專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明尤其涉及具有多層配線結(jié)構(gòu)的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
現(xiàn)在經(jīng)常使用的配線形成方法，是在絕緣膜上均勻堆積導(dǎo)電膜，再用平版印刷技術(shù)和刻蝕技術(shù)加工后用化學(xué)汽相沉積(CVD)技術(shù)在配線之間及配線上面形成絕緣膜的方法。
但是，這樣的配線方法，隨著半導(dǎo)體集成電路的高度集成化，配線寬度和配線間隔的縮小，要正確進(jìn)行配線加工和在配線間填滿絕緣膜都變得越來越困難。
這里對(duì)在絕緣膜形成的構(gòu)槽里充滿導(dǎo)電膜形成配線的配線方法(下稱埋入配線方法)進(jìn)行探討。
圖13至圖15表示埋入配線形成方法的各工序。
首先，如圖13所示，在硅基片11上形成電場(field)氧化膜12。在被電場氧化膜包圍的元件區(qū)域，形成例如MOS晶體管。在硅基板11上的整個(gè)面上形成硅氧化膜13、14。
而后，用照像刻蝕工藝加工硅氧化膜14，形成配線形成的溝槽31和接點(diǎn)孔32。接著，用照像刻蝕工藝加工硅氧化膜13，形成從溝槽31的底部分別達(dá)到MOS晶體管的柵極21、源極-漏極區(qū)域22a、22b的接點(diǎn)孔32。
接著，如圖14所示，在硅基片11上面整個(gè)面上形成導(dǎo)電膜16，并且，使用CMP(化學(xué)機(jī)械研磨)技術(shù)使這種導(dǎo)電膜16只留在溝槽31內(nèi)及接點(diǎn)孔32內(nèi)。
接著，如圖15所示，在硅氧化膜14及導(dǎo)電膜16上形成硅氧化膜17、18。然后，用照像刻蝕工藝加工硅氧化膜18，形成用于形成配線的溝槽33及接點(diǎn)孔34。接著用照像刻蝕工藝加工硅氧化膜17，形成從溝槽33底部到導(dǎo)電膜14的接點(diǎn)孔34。
然后，在硅基片11上部的整個(gè)面上形成導(dǎo)電膜20、并且用CMP(化學(xué)機(jī)械研磨)技術(shù)使這一導(dǎo)電膜20只在溝槽33內(nèi)和接點(diǎn)孔34內(nèi)留下。然后，在硅氧化膜18上及導(dǎo)電膜20上形成配線保護(hù)膜19。
在上述配線形成方法中，用于形成配線的溝槽31、33和形成于該溝槽31、33內(nèi)、連接上層配線和下層配線用的接點(diǎn)孔32、34分別用照像刻蝕工藝形成。
在這種情況下，如圖16所示，在形成接點(diǎn)孔32、34的照像刻蝕工藝中，存在如下缺點(diǎn)由于用來形成配線的溝槽31、33的臺(tái)階狀高差，保護(hù)膜35正確解像發(fā)生困難。
又，硅氧化膜14，18上形成的溝槽31、33底面與側(cè)面成直角相交，而且硅氧化膜13，17上形成的接點(diǎn)孔32、34的底面與側(cè)面也成直角相交，因此，導(dǎo)電膜16、20的敷層(Coverage)變壞。

發(fā)明內(nèi)容
本發(fā)明點(diǎn)是為解決上述缺點(diǎn)而作出的，其目的在于，提供即使在由于半導(dǎo)體集成電路的高集成化，配線寬度和配線間隔變窄的情況下，也能以高精度、高成品率、低成本提供多層配線的半導(dǎo)體器件的下一代配線方法，以及提供用來將導(dǎo)體膜完全填滿接點(diǎn)孔內(nèi)或用于形成配線的溝槽內(nèi)的半導(dǎo)體器件及其制造方法。
為了達(dá)到上述目的，本發(fā)明的半導(dǎo)體器件，其特征在于，具備半導(dǎo)體基片、形成于所述半導(dǎo)體基片上的第1阻擋層膜、在所述第1阻擋層膜上形成的第1絕緣膜、在所述第一絕緣膜上形成的第2阻擋層膜、在所述第2阻擋層膜上形成的第2絕緣膜、以及填滿設(shè)于所述第2阻擋層膜與所述第2絕緣膜的溝槽內(nèi)和設(shè)于所述第1阻擋層膜和所述第1絕緣膜，從所述溝槽的底部達(dá)到所述半導(dǎo)體基片的接點(diǎn)孔內(nèi)的導(dǎo)電構(gòu)件；在所述接點(diǎn)孔的底面和側(cè)面的角落部的所述第1阻擋層膜具有像所述接點(diǎn)孔的底面或側(cè)面與所述第1阻擋層膜的表面成鈍角相交那樣的錐狀，而所述溝槽的底面與側(cè)面的角落部的所述第2阻擋層膜具有像所述溝槽的底面或側(cè)面與所述第2阻擋層膜的表面成鈍角相交那樣的錐狀。
本發(fā)明的半導(dǎo)體器件，其特征在于，具有半導(dǎo)體基片、形成于所述半導(dǎo)體基片上的配線、在所述配線上形成的第1阻擋層膜，在所述第1阻擋層膜上形成的第1絕緣膜、所述第1絕緣膜上形成的第2阻擋層膜、在所述第2阻擋層膜上形成的第2絕緣膜、以及填滿所述第2阻擋層膜和所述第2絕緣膜上所設(shè)的溝槽內(nèi)以及設(shè)于所述第1阻擋層膜與第1絕緣膜，從所述溝槽的底部達(dá)到所述配線的接點(diǎn)孔內(nèi)的導(dǎo)體構(gòu)件；所述接點(diǎn)孔的底面與側(cè)面的角落部的所述第1阻擋層膜具有像所述接點(diǎn)孔的底面或側(cè)面和所述第1阻擋層膜的表面成鈍角相交那樣的錐狀，而所述溝槽的底面與側(cè)面的角落部的所述第2阻擋層膜具有像所述溝槽的底面或側(cè)面與所述第2阻擋層膜的表面成鈍角相交那樣的錐狀。
本發(fā)明的半導(dǎo)體器件的制造方法，其特征在于，具備在半導(dǎo)體基片上形成阻擋層膜的工序、在所述阻擋層膜上形成絕緣膜的工序、刻蝕所述絕緣膜，形成從所述絕緣膜表面達(dá)到所述半導(dǎo)體基片的接點(diǎn)孔的工序、所述接點(diǎn)孔底部的所述阻擋層膜，用刻蝕時(shí)側(cè)壁堆積保護(hù)膜的條件下進(jìn)行的反應(yīng)性離子刻蝕去除，使接點(diǎn)孔底面與側(cè)面的角落部留下具有錐狀的所述阻擋層膜的工序，以及在所述接點(diǎn)孔內(nèi)填滿導(dǎo)電膜的工序。
本發(fā)明的半導(dǎo)體器件的制造方法，其特征在于，具備在半導(dǎo)體基片上形成第1絕緣膜的工序、在所述第1絕緣膜上形成阻擋層膜的工序、在所述阻擋層膜上形成第2絕緣膜的工序、在所述第2絕緣膜上刻蝕、形成從第2絕緣膜表面達(dá)到第1絕緣膜表面的溝槽的工序、所述溝槽底部的所述阻擋層膜，用刻蝕時(shí)側(cè)壁堆積保護(hù)膜的條件下進(jìn)行的反應(yīng)性離子刻蝕方法去除，使所述溝槽底面和側(cè)面的角落部留下具有錐狀的所述阻擋層膜的工序，以及在所述溝槽內(nèi)填滿導(dǎo)電構(gòu)件的工序。
為了更好達(dá)到所述第1個(gè)目的，本發(fā)明半導(dǎo)體器件的制造方法，具有電氣連接隔著層間絕緣膜設(shè)置的第1導(dǎo)電區(qū)域和其上層的第2導(dǎo)電區(qū)域的一部分的埋入電極，其特征在于，具備形成所述層間絕緣膜的一部分的第1絕緣膜的工序、在所述第1絕緣膜上形成與該第1絕緣膜刻蝕選擇比不同的絕緣性保護(hù)膜的工序、對(duì)所述保護(hù)膜預(yù)先形成包含所述埋入電極的形成區(qū)域的開孔區(qū)域的工序、形成所述保護(hù)膜和覆蓋開孔區(qū)域的所述層間絕緣膜的一部分的第2絕緣膜的工序、形成所述保護(hù)膜為底部的所述第2導(dǎo)電區(qū)域用的溝槽，同時(shí)在該溝槽形成時(shí)形成經(jīng)過重迭的所述保護(hù)膜的開孔區(qū)域的部分達(dá)到所述第1導(dǎo)電區(qū)域的接點(diǎn)孔的，對(duì)所述第1絕緣膜的刻蝕工序、以及在所述接點(diǎn)孔和溝槽同時(shí)埋入導(dǎo)電構(gòu)件的工序。
為了達(dá)到上述第2目的，本發(fā)明具有如下特征特別是，對(duì)于所述保護(hù)膜的開孔區(qū)域，以比所述溝槽的刻蝕寬度大的尺寸形成。


圖1表示本發(fā)明第1實(shí)施例的半導(dǎo)體器件的剖面圖。
圖2表示本發(fā)明第2實(shí)施例的半導(dǎo)體器件的部面圖。
圖3表示本發(fā)明第3實(shí)施例的半導(dǎo)體器件的剖面圖。
圖4表示本發(fā)明第4實(shí)施例的半導(dǎo)體器件的剖面圖。
圖5是表示本發(fā)明的第1實(shí)施例的制造方法的一種工藝的剖面圖。
圖6是表示本發(fā)明第1實(shí)施例的制造方法的一種工藝的剖面圖。
圖7是表示本發(fā)明第1實(shí)施例的制造方法的一種工藝的立體圖。
圖8是表示本發(fā)明第1實(shí)施例的制造方法的一種工藝的剖面圖。
圖9是表示本發(fā)明第1實(shí)施例的制造方法的一種工藝的立體圖。
圖10是表示本發(fā)明第1實(shí)施例的制造方法的一種工藝的立體圖。
圖11是表示本發(fā)明第1實(shí)施例的制造方法的一種工藝的剖面圖。
圖12是表示本發(fā)明第2實(shí)施例的制造方法的一種工藝的剖面圖。
圖13是表示本發(fā)明第3實(shí)施例的制造方法的一種工藝的剖面投影圖。
圖14是表示本發(fā)明第3實(shí)施例的制造方法的一種工藝的剖面投影圖。
圖15是表示本發(fā)明第3實(shí)施例的制造方法的一種工藝的剖面投影圖。
圖16是表示本發(fā)明第3實(shí)施例的制造方法的一種工藝的部面投影圖。
圖17是表示本發(fā)明第4實(shí)施例的制造方法的一種工藝的剖面投影圖。
圖18是表示本發(fā)明第4實(shí)施例的制造方法的一種工藝的剖面投影圖。
圖19是表示本發(fā)明第4實(shí)施例的制造方法的一種工藝的剖面投影圖。
圖20是表示本發(fā)明第4實(shí)施例的制造方法的一種工藝的剖面投影圖。
圖21是表示本發(fā)明第4實(shí)施例的制造方法的一種工藝的剖面投影圖。
圖22是表示本發(fā)明第3實(shí)施例的制造方法的一種工藝的剖面圖。
圖23是表示本發(fā)明第4實(shí)施例的制造方法的一種工藝的剖面圖。
圖24是表示本發(fā)明第5實(shí)施例的制造方法的、在并行的兩條配線上形成對(duì)向的兩個(gè)接點(diǎn)的情況下的配線用溝槽及接點(diǎn)孔的平面圖。
圖25是沿圖24的F25～F25線的剖面投影圖。
圖26是表示本發(fā)明第5實(shí)施例的制造方法的一種工藝的剖面圖。
圖27是表示本發(fā)明第5實(shí)施例的制造方法的一種工藝的部面圖。
圖28是表示本發(fā)明第5實(shí)施例的制造方法的一種工藝的剖面圖。
圖29是表示本發(fā)明第5實(shí)施例的制造方法的一種工藝的剖面圖。
圖30是表示本發(fā)明第6實(shí)施例的制造方法的一種工藝的剖面圖。
圖31是表示本發(fā)明第6實(shí)施例的制造方法的一種工藝的剖面圖。
圖32是用于說明本發(fā)明第7實(shí)施例的制造方法的剖面圖。
圖33是表示本發(fā)明第8實(shí)施例的一種工藝的剖面圖。
圖34是表示本發(fā)明第8實(shí)施例的制造方法的一種工藝的剖面圖。
圖35是表示本發(fā)明第8實(shí)施例的制造方法的一種工藝的剖面圖。
圖36是用于說明本發(fā)明第9實(shí)施例的制造方法的剖面圖。
圖37是用于說明本發(fā)明的實(shí)施例的應(yīng)用例的剖面圖。
圖38是用于說明本發(fā)明的實(shí)施例的應(yīng)用例的剖面圖。
圖39是表示已有的制造方法的一種工藝的剖面圖。
圖40是表示已有的制造方法的一種工藝的剖面圖。
圖41是表示已有的制造方法的一種工藝的剖面圖。
圖42是表示已有的制造方法的一種工藝的剖面圖。
圖43是表示形成接點(diǎn)孔的已有的制造方法的一種工藝的剖面圖。
圖44是表示形成接點(diǎn)孔的已有的制造方法的一種工藝的剖面圖。
圖45是表示形成接點(diǎn)孔的已有的制造方法的一種工藝的剖面圖。
圖46(a)、(b)分別為表示配線溝槽與接點(diǎn)孔的關(guān)系的平面圖。
圖47(a)、(b)分別為表示配線溝槽與接點(diǎn)孔的關(guān)系的平面圖。
圖48是表示形成的具有平版印刷工藝的析像極限間隔的配線溝槽與接點(diǎn)孔的關(guān)系的平面圖。
圖49表示具有能夠應(yīng)付平版印刷工藝的偏離的接點(diǎn)孔的配線溝槽與接點(diǎn)孔的關(guān)系的平面圖。
具體實(shí)施例方式
下面參照附圖對(duì)本發(fā)明的實(shí)施例加以詳細(xì)說明。
圖1表示本發(fā)明第1實(shí)施例的半導(dǎo)體器件。
在硅基片11上形成電場氧化膜12。在該電場氧化膜12包圍的元件區(qū)域，形成例如MOS晶體管。
在硅基片11的整個(gè)面上，形成厚度約0.2微米的阻擋層膜(例如SiN、SiON、含雜質(zhì)的SiO2等)13a。在阻擋層膜13a上形成厚度約1.2微米的介電常數(shù)低的絕緣膜(例如含氟的SiO2等)13b。
而阻擋層膜13a，必須使用對(duì)于絕緣膜13b反應(yīng)性離子刻蝕(RIE)的選擇比大的。而且絕緣膜13b的表面平整。
在絕緣膜13上形成約0.2微米厚的阻擋層膜(例如SiN、SiON、含雜質(zhì)的SiO2等)14a。在阻擋層膜14a上面，形成厚度約1.5微米的介電常數(shù)低的絕緣膜(例如含氟SiO2等)14b。
又，阻擋層膜14a必須使用對(duì)于絕緣膜14b反應(yīng)性離子刻蝕(RIE)的選擇比大的。而且絕緣膜14b的表面平整。
在絕緣膜14b及阻擋層膜14a上形成用于形成配線的溝槽31。在該溝槽31的底面與側(cè)面的角落部的阻擋層膜14a具有錐形，使溝槽31的底面與側(cè)面的角落部消失。亦即，溝槽31底面或側(cè)面與阻擋層膜14a的錐形面成鈍角相交。
在絕緣膜13b及阻擋層膜13a上，形成從用于形成配線的溝槽31的底面到達(dá)MOS晶體管的柵極21或源-漏極區(qū)域22a的接點(diǎn)孔32。又在絕緣膜14b、13b及阻擋層膜14a、13a上形成從絕緣膜14a表面到達(dá)源-漏極區(qū)域22a的接點(diǎn)孔32。
在接點(diǎn)孔32的底面與側(cè)面的角落部的阻擋層膜13a呈錐狀，使接點(diǎn)孔32的底面與側(cè)面的角落部消失。亦即，接點(diǎn)孔32的底面或側(cè)面與阻擋層膜13a的錐面成鈍角相交。
在溝槽31的內(nèi)表面及接點(diǎn)孔32的內(nèi)表面，形成厚度約0.1微米的配線底膜(例如Ti、Co、W等)16a。該底膜16a在溝槽31的內(nèi)表面(包括阻擋層膜14a的錐面)及接點(diǎn)孔32的內(nèi)表面(包含阻擋層膜13a的錐面)以均勻的膜厚和良好的敷層(Coverage)形成。
在底膜16a上形成完全填滿溝槽31或接點(diǎn)孔32的導(dǎo)電膜(例如Al-Cu-Si、Al-Cu、Cu等)16b。又由底膜16a與導(dǎo)電膜16b構(gòu)成配線及接點(diǎn)(Conduct plug)。
在絕緣膜14b及導(dǎo)電膜16b上形成用來保護(hù)配線的配線保護(hù)膜19。
采用所述結(jié)構(gòu)的半導(dǎo)體器件，配線和上下配線的接點(diǎn)形成一體，因此，這些配線和接點(diǎn)可以同時(shí)形成，因而有降低成本的好處。而溝槽的角落部及接點(diǎn)孔的角落部的阻擋層膜13a、14a呈錐狀。即溝槽31到接點(diǎn)孔32的底面或側(cè)面與阻擋層膜13a的錐面成鈍角相交。
從而，配線的底膜16a，可以在溝槽31的內(nèi)表面(包括阻擋層膜14a的錐面)及接點(diǎn)孔32的內(nèi)表面(包括阻擋層膜13a的錐面)以均勻的膜厚和良好的敷面形成。
圖2表示本發(fā)明第2實(shí)施例的半導(dǎo)體器件。硅基片11上形成有電場氧化膜12。在該電場氧化膜12包圍的元件區(qū)域7形成例如MOS晶體管。
在硅基片11的整個(gè)面上形成厚度約為0.2微米的阻擋層膜(例如SiN、SiON、含雜質(zhì)的SiO2等)13a。在阻擋層膜13a上形成厚度約為1.2微米的低介電常數(shù)絕緣膜(例如含氟的SiO2等)13b。
而且，阻擋層膜13a必須使用對(duì)絕緣膜13b反應(yīng)性離子刻蝕的選擇比大的。而且絕緣膜13b的表面平整。
在絕緣膜13上形成厚度約0.2微米的阻擋層膜(例如SiN、SiON、含雜質(zhì)的SiO2等)14a。在阻擋層膜14a上形成厚度約1.5微米的介電常數(shù)低的絕緣膜(例如含氟SiO2等)14b。
還有，阻擋層膜14a必須使用對(duì)絕緣膜14b反應(yīng)性離子刻蝕的選擇比大的。而且絕緣膜14b的表面平整。
在絕緣膜14b及阻擋層膜14a上形成用于形成配線的溝槽31。在該溝槽31的底面與側(cè)面的角落部的阻擋層膜14a呈錐狀，消除了溝槽31的底面與側(cè)面的角落部。亦即，溝槽31的底面或側(cè)面與阻擋層膜14a的錐面成鈍角相交。
在絕緣膜13b及阻擋層膜13a形成從用于形成配線的溝槽31底面達(dá)到MOS晶體管柵極21或源極-漏極區(qū)域22a的接點(diǎn)孔31。而絕緣膜14b、13b及阻擋層膜14a、13a上形成從絕緣膜14a表面達(dá)到源極-漏極區(qū)域22a的接點(diǎn)孔32。
接點(diǎn)孔32底面和側(cè)面的角落部的阻擋層膜13a呈錐狀，消除了接點(diǎn)孔32底面與側(cè)面的角落部。亦即，接點(diǎn)孔32的底面或側(cè)面與阻擋層膜13a的錐面成鈍角相交。
在設(shè)于絕緣膜13的接點(diǎn)孔32內(nèi)，形成完全填滿該接點(diǎn)孔32的導(dǎo)電膜(例如鎢等)16c。導(dǎo)電膜正下方的源-漏極區(qū)域22a、22b上形成硅化物層(例如硅化鎢)25。
在設(shè)于絕緣膜13的溝槽31的內(nèi)表面及接點(diǎn)孔32的內(nèi)表面形成厚度約0.1微米的配線的底膜(例如Ti、Co、W等)16a。這底膜16a在溝槽31的內(nèi)表面(包括阻擋層膜14a的錐面)及接點(diǎn)孔32內(nèi)表面以均勻的膜厚及良好的敷層形成。
在底膜16a上形成完全填滿溝槽31或接點(diǎn)孔32的導(dǎo)電膜(例如Al-Cu-Si、Al-Cu、Cu等)16b。而由底膜16a及導(dǎo)電膜16b構(gòu)成配線及接點(diǎn)。
絕緣膜16b上及導(dǎo)電膜16b上形成保護(hù)配線用的配線保護(hù)膜19。
采用上述結(jié)構(gòu)的半導(dǎo)體器件、溝槽角落部及接點(diǎn)孔的角落部的阻擋層膜13a、14a呈錐狀。亦即，溝槽31或接點(diǎn)孔32的底面或側(cè)面與阻擋層膜13a的錐面成鈍角相交。
從而，配線的底膜16a可以在溝槽31的內(nèi)表面(包括阻擋層膜14a的錐面)以均勻的膜厚和良好的敷層形成，可以在溝槽31內(nèi)及接點(diǎn)孔32內(nèi)完全填滿導(dǎo)電膜16b、16c。
圖3表示本發(fā)明第3實(shí)施例的半導(dǎo)體器件。這一半導(dǎo)體器件是圖1的半導(dǎo)體器件的變形例。
亦即，這一實(shí)施例的半導(dǎo)體器件與第1實(shí)施例的半導(dǎo)體器件的不同點(diǎn)在于使用埋入硅基片11內(nèi)的埋入氧化膜12′代替電場氧化膜12。
該實(shí)施例的半導(dǎo)體器件的其他結(jié)構(gòu)與第1實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)相同。
上述結(jié)構(gòu)也能取得與第1實(shí)施例的半導(dǎo)體器件相同的效果。
圖4表示本發(fā)明第4實(shí)施例的半導(dǎo)體器件。該半導(dǎo)體器件是圖2的半導(dǎo)體器件的變形例。
亦即，該實(shí)施例的半導(dǎo)體器件與第2實(shí)施例的半導(dǎo)體器件的不同點(diǎn)在于，用埋入硅基片11內(nèi)的埋入氧化膜12′代替電場氧化膜12。
本實(shí)施例的半導(dǎo)體器件的其他結(jié)構(gòu)與第2實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)相同。
上述結(jié)構(gòu)也可以得到與第2實(shí)施例的半導(dǎo)體器件相同的效果。
下面對(duì)本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法加以詳細(xì)說明。在實(shí)施例中，以所述第1實(shí)施例的半導(dǎo)體器件為例加以說明。
首先，如圖5所示，使用LOCOS(硅的局部氧化)法，在硅基片11上形成電場氧化膜12。在電場氧化膜12包圍的元件區(qū)域，例如MOS晶體管。21是MOS晶體管的柵極，22a、22b是MOS晶體管的源極-漏極區(qū)域。
接著，如圖6所示，使用等離子體化學(xué)汽相沉積法在硅基片11上的整個(gè)面上形成厚度約0.2微米的阻擋層膜(例如SiN、SiON、食雜質(zhì)的SiO2等)13a。
接著用等離子體化學(xué)汽相沉積法在阻擋層膜13a上形成其厚度約為1.2微米的低介電常數(shù)的絕緣膜(例如SiO2、含氟SiO2等)13b。
而后，使用化學(xué)機(jī)械研磨(CMP)方法和保護(hù)刻蝕(resist etching)方法等表面平整技術(shù)將絕緣膜13b的上表面加工平整。
阻擋層膜13a必須使用對(duì)絕緣膜13b反應(yīng)性離子刻蝕的選擇比大的。而且將絕緣膜13b加工平整的工序在絕緣膜13b的厚度十分厚的性況下不一定必要。
接著，如圖7所示，用等離子體化學(xué)汽相沉積法在絕緣膜13b上形成厚度約為0.2微米的阻擋層膜(例如SiN、SiON、含雜質(zhì)的SiO2等)14a。
又用平版印刷技術(shù)與反應(yīng)性離子刻蝕技術(shù)進(jìn)行照像刻蝕工序，在阻擋層膜14a上形成用來形成接點(diǎn)的開口36。
接著，如圖8所示，使用等離子化學(xué)汽相沉積法在阻擋層膜14a上形成厚度約為1.5微米，介電常數(shù)低的絕緣膜(例如SiO2、含氟SiO2等)14b。
而后，用化學(xué)機(jī)械研磨法及保護(hù)刻蝕法等平整化技術(shù)將絕緣膜14b的上表面弄平整。
還有，阻擋層膜14a必須使用對(duì)絕緣膜14b反應(yīng)性離子刻蝕的選擇比大的。而且在絕緣膜14b的厚度十分厚的情況下絕緣膜14b的平整化工序不一定必要。
接著，如圖9所示，在絕緣膜14b上形成保護(hù)膜35，用平版印刷技術(shù)使保護(hù)膜形成圖案，以此在保護(hù)膜35上形成配線圖案。
而后，用反應(yīng)性離子刻蝕法同時(shí)刻蝕絕緣膜14b與絕緣膜13b。結(jié)果，在絕緣膜14b上形成具有與配線圖案相同的圖案的溝槽31，在絕緣膜13b上形成用來形成接點(diǎn)的接點(diǎn)孔32。
這時(shí)，阻擋層膜13a、14a為對(duì)于絕緣膜13b、14b反應(yīng)性離子刻蝕的選擇比大的。即阻擋層膜13a、14a在成為反應(yīng)性離子刻蝕的阻擋層膜的同時(shí)，阻擋層膜14a成為用來形成接點(diǎn)孔32的掩膜。
從而，可以同時(shí)形成用于形成配線的溝槽31、和用于形成連接上下配線(或基片與配線)的接點(diǎn)的接點(diǎn)孔32。亦即，能夠自我調(diào)整地形成接點(diǎn)孔32，因此，能夠降低造價(jià)。
又，保護(hù)膜35形成于表面平整的絕緣膜14b上、因而能夠在絕緣膜14b上形成正確的配線圖案(溝槽)。亦即能夠在正確的位置上形成溝槽31及接點(diǎn)孔32，因而，即使對(duì)于元件精細(xì)的情況也能充分對(duì)付。
接著，如圖10所示，刻蝕時(shí)在側(cè)壁保護(hù)膜形成的條件下進(jìn)行反應(yīng)性離子刻蝕，除去溝槽31的底部及接點(diǎn)孔的底部阻擋層膜13a、14a。
其結(jié)果是，溝槽31的底面與側(cè)面的角落部的阻擋層膜14a的形狀呈錐狀。即阻擋層膜14a的錐面與溝槽31的底面或側(cè)面成鈍角相交。
同樣，接點(diǎn)孔32的底面與側(cè)面的角落部的阻擋層膜13a的形狀也成錐狀。亦即，阻擋層膜13a的錐面與接點(diǎn)孔32的底面或側(cè)面成鈍角相交。
還有，作為刻蝕時(shí)側(cè)壁形成保護(hù)膜的條件，有例如在含碳?xì)怏w氛圍中進(jìn)行反應(yīng)性離子刻蝕。
此后剝離防護(hù)膜35。
接著，如圖11所示，用濺射法或化學(xué)汽相沉積法形成厚度約0.1微米的配線及接點(diǎn)的底膜(例如Ti、Co、W等)16a。
這時(shí)，溝槽31及接點(diǎn)孔32的角落部的阻擋層膜13a、14a的形狀呈錐狀，因此，底膜16a以均勻的厚度和良好的敷層覆蓋溝槽31的內(nèi)表面和接點(diǎn)孔32的內(nèi)表面。
又用濺射法及化學(xué)汽相沉積法在底膜16a上形成厚度約2.0微米的導(dǎo)電膜(例如Al-Cu-Si、Al-Cu、Cu等)16b。
又使用化學(xué)機(jī)械研磨法，刻蝕導(dǎo)電膜16b，只使溝槽31內(nèi)及接點(diǎn)孔32內(nèi)留下導(dǎo)電膜16b。結(jié)果，配線和接點(diǎn)同時(shí)形成。
而后，用等離子體化學(xué)汽相沉積法形成膜厚約0.3微米的配線保護(hù)膜(例如SiO2等)。
采用上述制造方法，以保護(hù)膜35為掩膜，形成用于形成配線的溝槽31，同時(shí)以該保護(hù)膜35及阻擋層膜14a為掩膜，自動(dòng)調(diào)整地形成用于形成接點(diǎn)的接點(diǎn)孔32。
從而，可同時(shí)形成配線圖案(溝槽)和接點(diǎn)圖案(接點(diǎn)孔)，可以對(duì)工序的簡化導(dǎo)致的成本降低作出貢獻(xiàn)。
又，溝槽31的角落部及接點(diǎn)孔32的角落部的阻擋層膜13a，14a有可能做成錐狀。即溝槽31或接點(diǎn)孔32的底面或側(cè)面與阻擋層膜13a的錐面成鈍角相交。
從而，配線的底膜16a可以以均勻的膜厚和良好的敷層形成于溝槽31的內(nèi)表面(包括阻擋層膜14a的錐面)和接點(diǎn)孔32的內(nèi)表面(包括阻擋層膜13a的錐面)，可以使導(dǎo)電膜16b、16c完全填滿溝槽31內(nèi)和接點(diǎn)孔32內(nèi)。
下面，對(duì)本發(fā)明的第2實(shí)施例的半導(dǎo)體器件和制造方法進(jìn)行詳細(xì)說明。還有，本實(shí)施例中以上述第2實(shí)施例的半導(dǎo)體器件為例加以說明。
首先，用與上述第1實(shí)施例的制造方法相同的方法進(jìn)行，直到形成溝槽31及接點(diǎn)孔32為止。
亦即，如圖5所示，使用LOCOS方法，在硅基片11上形成電場氧化膜12。在電場氧化膜12包圍的元件區(qū)域形成例如MOS晶體管。21為MOS晶體管的柵極，22a、22b為MOS晶體管的源極-漏極區(qū)域。
接著，如圖6所示，用等離子體CVD法，在硅基片11上的整個(gè)面上形成厚度約0.2微米的阻擋層膜(例如SiN、SiON、含雜質(zhì)SiO2等)13a。
接著用等離子體CVD法在阻擋層膜13a上形成膜厚約1.2微米的低介電常數(shù)的絕緣膜(例如SiO2含氟SiO2等)13b。
而后，用CMP法及保護(hù)膜刻蝕方法等平整化技術(shù)使絕緣膜13b上表面平整。
再者，阻擋層膜13a必須使用對(duì)于絕緣膜13b RIE選擇比大的。而絕緣膜13b的平整化工序在絕緣膜13b的厚度十分厚的情況下就不一定必要。
接著，如圖7所示，用等離子體CVD法在絕緣膜13b上形成厚度約為0.2微米的阻擋層膜(例如SiN、SiON、不含雜質(zhì)的SiO2等)14a。
又進(jìn)行使用平版印刷技術(shù)和RIE技術(shù)的照像刻蝕工序，在阻擋層膜14a上形成用形成接點(diǎn)的開口36。
接著，如圖8所示，用等離子體CVD法在阻擋層膜14a上形成厚度約為1.5微米的低介電常數(shù)的絕緣膜(例如SiO2、含氟SiO2等)14b。
此后，用CMP法及保護(hù)膜刻蝕法等平整化技術(shù)使絕緣膜14b上表面平整。
還有，阻擋層膜14a必須使用對(duì)絕緣膜RIE的選擇比大的。又，在絕緣膜14b的厚度十分厚的情況下，絕緣膜14b的平整化工序不一定必要。
如圖9所示，接著在絕緣膜14b上形成保護(hù)膜35，用平版印刷技術(shù)使保護(hù)膜35形成圖案，以此在保護(hù)膜35上形成配線圖案。
而后，用RIE法同時(shí)對(duì)絕緣膜14b和絕緣膜13b進(jìn)行刻蝕。其結(jié)果是，在絕緣膜14b上形成具有與配線圖案相同的圖案的溝槽31，在絕緣膜13b上形成用于形成接點(diǎn)的接點(diǎn)孔32。
這時(shí)，阻擋層膜13a，14a對(duì)絕緣膜13b、14b RIE的選擇比大。亦即在阻擋層膜13a、14a成為RIE的阻擋層膜的同時(shí)，阻擋層膜14a成為用來形成接點(diǎn)孔32的掩膜。
從而，用來形成配線的溝槽31和用來形成連接上下配線(或基片與配線)的接點(diǎn)用的接點(diǎn)孔32可以同時(shí)形成。亦即，由于可以自我調(diào)整形成接點(diǎn)孔32，可以降低制造成本。
又，保護(hù)膜35由于形成于表面平整的絕緣膜14b上，可以在絕緣膜14b上形成正確的配線圖案(溝槽)。亦即，可以在正確的位置上形成溝槽31及接點(diǎn)孔32，因此也足以對(duì)付元件微細(xì)化的情況。
接著，如圖10所示，在刻蝕時(shí)形成側(cè)壁保護(hù)膜的條件下進(jìn)行RIE，除去溝槽31底部及接點(diǎn)孔32底部的阻擋層膜13a、14a。
其結(jié)果是，溝槽31的底面與側(cè)面的角落部的阻擋層膜14a的形狀呈錐狀。即阻擋層膜14a的錐面與溝槽31的底面或側(cè)面成鈍角相交。
同樣，接點(diǎn)孔32的底面與側(cè)面的角落部的阻擋層膜13a的形狀也呈錐狀。即阻擋層膜13a的錐面與接點(diǎn)孔32的底面或側(cè)面成鈍角相交。
作為刻蝕時(shí)側(cè)壁保護(hù)膜形成的條件，可以舉出在例如含碳的氣體氛圍中進(jìn)行RIE的情況。
而后將保護(hù)膜35剝離。
接著，如圖12所示，用濺射法和CVD法，至少在接點(diǎn)孔32內(nèi)形成高熔點(diǎn)金屬膜(例如Ti、Co、W等)。而后，在約600℃分溫度下退火約30分鐘，在接點(diǎn)孔32底部的柵極21和源極-漏極區(qū)域22a、22b形成氧化硅層25。
而后，用例如硫酸與過氧化氫的混和液完全去除與硅基片11不起反應(yīng)的殘存的高熔點(diǎn)金屬膜。
用等離子體CVD法只在接點(diǎn)孔32內(nèi)有選擇地形成導(dǎo)電膜(例如鎢)16c。其結(jié)果是，在接點(diǎn)孔32內(nèi)形成接點(diǎn)。
還有，本實(shí)施例中，不形成導(dǎo)電膜16c的底膜為好。
使用濺射法和CVD法形成膜厚約0.1微米的配線和接點(diǎn)的底膜(例如Ti、Co、W等)16a。
這時(shí)，溝槽31角落部的阻擋層膜14a的形狀為錐狀，因此，底膜16a以均勻的厚度和良好的敷層被覆溝槽31的內(nèi)表面。
又用濺射法和CVD法在底膜16a上形成膜厚約2.0微米的導(dǎo)電膜(例如Al-Cu-Si、Al-Cu、Cu等)16b。
又用CMP法，刻蝕導(dǎo)電膜16b，只讓溝槽31內(nèi)和接點(diǎn)孔32內(nèi)留下導(dǎo)電膜16b。其結(jié)果是，同時(shí)形成配線及接點(diǎn)。
而后，使用等離子體CVD法，以約0.3微米的膜厚形成配線保護(hù)膜(例如SiO2等)。
采用上述制造方法，以保護(hù)膜35為掩膜，形成用于形成配線的溝槽31，同時(shí)，以該防護(hù)膜35及阻擋層膜14a為掩膜，自我調(diào)整地形成用來形成接點(diǎn)的接點(diǎn)孔32。
從而，可以同時(shí)形成配線圖案(溝槽)和接點(diǎn)圖案(接點(diǎn)孔)，因而可以簡化工序，從而降低制造成本。
又，將溝槽13的角落部及接點(diǎn)孔32的角落部的阻擋層膜13a，14a加工成錐狀。亦即，溝槽31或接點(diǎn)孔32的底面或側(cè)面與阻擋層膜13a的錐面以鈍角相交。
從而，可以在溝槽31的內(nèi)表面(包括阻擋層膜14a的錐面)上以均勻的膜厚和良好的敷層形成配線的底膜16a，可以使導(dǎo)電膜16b、16c完全充滿溝槽31內(nèi)和接點(diǎn)孔32內(nèi)。
下面對(duì)本發(fā)明半導(dǎo)體器件的制造方法的第3實(shí)施例加以說明。
圖13～圖16為依序表示上述第3實(shí)施例的接點(diǎn)孔形成工序的剖面投影圖。
如圖13所示，在半導(dǎo)體基片上形成絕緣膜41、下層配線42。在包含該下層配線42的絕緣膜41上依序?qū)臃e絕緣膜43、阻擋層膜44。阻擋層膜44是對(duì)于后面進(jìn)行的配線溝槽刻蝕的絕緣性保護(hù)膜。
對(duì)于上述阻擋層膜44，用感光平版印刷工藝、刻蝕工藝預(yù)先形成包含后來形成(作為形成接點(diǎn)用的)接點(diǎn)孔的區(qū)域的開孔區(qū)域51。該開孔區(qū)域以大于后來形成的上層配線用的溝槽的刻蝕寬度的尺寸形成。
接著，如圖14所示，形成絕緣膜45覆蓋著阻擋層膜44及開孔區(qū)域51。接著在絕緣膜54的規(guī)定區(qū)域、即包含下層線42上方的區(qū)域形成用于形成上層配線的溝槽的保護(hù)膜47。
保護(hù)膜47用感光平版印刷技術(shù)形成圖案。這時(shí)，阻擋層膜44與絕緣膜相比非常薄，由于絕緣膜45做得厚，開孔區(qū)域51的梯級(jí)差影響幾乎不存在，絕緣膜45的平整性沒有受到影響。從而，防護(hù)膜45以均勻的厚度形成于大致平整的絕緣膜45上，不會(huì)導(dǎo)致析像度下降，可得到精確的圖案。
下面，如圖所示，以保護(hù)膜47為掩膜用RIE法刻蝕絕緣膜45。刻蝕的進(jìn)行受到阻擋層的阻止。從而形成阻擋層膜44露出的配線用的溝槽46。又在溝槽46上，存在與阻擋層膜44的開孔區(qū)域51重迭的區(qū)域，只通過與該溝槽46共有的開孔區(qū)域51的部分再進(jìn)行RIE。以此形成溝槽46，同時(shí)形成達(dá)到下層配線42的接點(diǎn)孔48。
接著，如圖16所示，以同一工序在所述溝槽46及接點(diǎn)孔48埋入導(dǎo)電構(gòu)件(例如Al-Cu、Al-Cu-Si合金等)49。接著，用CMP法除去多余的導(dǎo)電構(gòu)件49，只在溝槽46內(nèi)及接點(diǎn)孔48內(nèi)留下導(dǎo)電構(gòu)件。以此形成接點(diǎn)孔48內(nèi)的接點(diǎn)491和埋入溝槽46內(nèi)的上層配線492。
采用這樣的制造方法，上層配線492和連接到下層配線42的接點(diǎn)491被做成一體，可用同一工序形成，因而有降低制造成本的好處。
上述工序中的阻擋層膜44使用對(duì)絕緣膜43、45RIE選擇比大的。例如，絕緣膜43、45為氧化硅膜(也有含氟、碳等的情況)，阻擋層膜44為氮化硅膜等。
還有，在該實(shí)施例中，首先接點(diǎn)孔48通過與溝槽46共有的開孔區(qū)域51的一部分，對(duì)溝槽46自為調(diào)整形成。其次，將阻擋層膜44的開孔區(qū)域51的尺寸在配線的寬度方向上做得大，對(duì)上下層配線配合偏差留有余地。第三，保護(hù)膜47厚度均勻地形成，圖案的精度良好，因而不會(huì)使析像度變壞。根據(jù)以上情況，充分考慮使細(xì)微的配線層中間的接點(diǎn)的接觸面積不因位置配合偏差而變小的制造工藝得以實(shí)現(xiàn)。
下面對(duì)本發(fā)明半導(dǎo)體器件的制造方法的第4實(shí)施例加以說明。圖17～圖21是依序表示上述第4實(shí)施例的接點(diǎn)孔形成的工序的剖面投影圖。與所述第3實(shí)施例不同之處在于，阻擋層膜還設(shè)于下層配線42上。
如圖17所示，在半導(dǎo)體基片上形成了絕緣膜41、下層配線42。在包含該下層配線42的絕緣膜41上依次層積阻擋層膜54、絕緣膜43、阻擋層膜44。阻擋層膜44和45是對(duì)爾后進(jìn)行的配線的溝槽的刻蝕和接點(diǎn)孔的刻蝕的絕緣性保護(hù)層。阻擋層膜44和45具有同等性質(zhì)。
對(duì)上述阻擋層膜44，用感光平版印刷工藝、刻蝕工藝預(yù)先形成包含(用于形成接點(diǎn)的)接點(diǎn)孔的區(qū)域的開孔區(qū)域51。該開孔區(qū)域51以比爾后形成的上層配線用的溝槽的刻蝕寬度大的尺寸形成。
接著，如圖18所示，形成覆蓋阻擋層膜44和開孔區(qū)域51的絕緣膜45。接著在絕緣膜45的規(guī)定區(qū)域、即包含下層配線42上方的區(qū)域形成用于形成上層配線的溝槽的防護(hù)膜47。
防護(hù)膜47用感光平版印刷工藝形成圖案。這時(shí)，阻擋層膜44與絕緣膜45相比非常薄，由于絕緣膜45做得厚，開孔區(qū)域51的梯極差的影響幾乎不存在，絕緣膜45的平整性沒有受到損害。從而，保護(hù)膜47的均勻的厚度形成于大致平整的絕緣膜45上，不會(huì)招致析像度的下降，能得到精確的圖案。
接著，如圖19所示，以保護(hù)膜47為掩膜，用RIE法刻蝕絕緣膜45?？涛g的進(jìn)行受到阻擋層膜44的阻止。從而，形成阻擋層膜露出的配線用的溝槽46。再者，在溝槽46有與阻擋層膜44的開孔區(qū)域51重迭的區(qū)域，只通過與該溝槽46共有的開孔區(qū)域51的部分進(jìn)一步進(jìn)行RIE。為此，在形成溝槽46的同時(shí)，形成達(dá)到阻擋層膜54的接點(diǎn)孔48。
接著，如圖20所示，同時(shí)刻蝕去除上述溝槽46及接點(diǎn)孔48的底部露出的阻擋層膜44及54，使接點(diǎn)孔48底部露出下層配線42。
接著，如圖21所示，在溝槽46及接點(diǎn)孔48以同一工序埋入導(dǎo)電構(gòu)件(例如Al-Cu、Al-Cu-Si合金等)49。接著，用CMP法除去多余的導(dǎo)電構(gòu)件49，使導(dǎo)電構(gòu)件49只在溝槽46以及接點(diǎn)孔48內(nèi)存留。以此形成接點(diǎn)孔48內(nèi)的接點(diǎn)491以及埋入溝槽46中的上層配線492。
上述工序中的阻擋層膜54，44使用對(duì)絕緣膜43、45RIE的選擇比大的。例如絕緣膜43、45用氧化硅膜(也有含氟、碳等的情況)，阻擋層膜55、54用氮化硅膜等。
采用上述第4實(shí)施例例的方法，可以得到與第3實(shí)施例相同的效果。而本第4實(shí)施例，與第3實(shí)施例相比，阻擋層膜54增加了一些，刻蝕工序增加了一次。但是接點(diǎn)孔48的過度刻蝕的危險(xiǎn)性減少了。
也就是說，假如溝槽46的形成位置偏離，其結(jié)果是，發(fā)生與接點(diǎn)孔48的位置配合偏差，于是，在第3實(shí)施例，如圖22所示，有可能發(fā)生過度刻蝕(55)。但是，在第4實(shí)施例，阻擋層膜54的去除作為選擇性的刻蝕工序存在，因此，如圖23所示，不會(huì)發(fā)生過度刻蝕。在第3實(shí)施例，作為接點(diǎn)的結(jié)構(gòu)，如果可以成為圖22所示的形狀，即使接點(diǎn)孔48的位置配合有偏離，下層配線42和導(dǎo)電構(gòu)件49的接觸面積也不減少。
下面對(duì)本發(fā)明半導(dǎo)體器件的制造方法的第5實(shí)施例加以說明。圖24為表示并行的兩條配線上形成對(duì)向的兩個(gè)接點(diǎn)的情況下配線用的溝槽及接點(diǎn)孔的平面圖。圖25是沿圖24的F25-F25線的剖面投影圖。而圖25為了說明，表示出溝槽46及接點(diǎn)孔48底部露出的阻擋層膜去除前的狀態(tài)。
在圖24、25，與圖17～圖21相同的地方標(biāo)以同一符號(hào)。應(yīng)該注意的是，阻擋層膜44的開孔區(qū)域51橫越2條配線用的溝槽46形成的結(jié)構(gòu)(如圖24的虛線所示)。該開孔區(qū)51在這里稱為切口區(qū)域51。下面對(duì)形成這樣的結(jié)構(gòu)用的制造方法加以說明。
圖26～圖29是依序分別表示上述第5實(shí)施例的接點(diǎn)孔及埋入配線的形成工序的剖面圖。
如圖26所示，在絕緣膜41內(nèi)的配線溝槽中用鋁合金(例如Al-Cu-Si、Al-Cu等)構(gòu)成兩條下層配線42。在包含這些下層配線42的絕緣膜41依序?qū)臃e阻擋層膜54、絕緣膜43、阻擋層膜44。阻擋層膜54、44是爾后進(jìn)行的配線溝槽刻蝕時(shí)的絕緣性保護(hù)膜。
接著，如圖27所示，在阻擋層膜44上涂布保護(hù)膜56，使用平版印刷技術(shù)，使包含在兩條配線42上對(duì)向的(用于形成接點(diǎn)的)兩個(gè)接點(diǎn)孔的區(qū)域的切口區(qū)域51的保護(hù)膜形成圖案。在這里，保護(hù)膜56在平整的阻擋層膜44上以均勻的厚度涂布。在該保護(hù)膜的圖案上，寬曝光聚焦范圍和高析像度得到實(shí)現(xiàn)。
接著，如圖28所示，以保護(hù)膜為掩膜進(jìn)行阻擋層膜44的刻蝕。亦即，使用阻擋層膜44比絕緣膜43刻蝕速度快得多的條件下的RIE。以此形成切口區(qū)域51。其后，形成覆蓋阻擋層膜44及切口區(qū)域51的絕緣膜45。
接著，在絕緣膜45的規(guī)定區(qū)域，即包含下層配線42各自的上方的區(qū)域，形成上層配線用的溝槽所需的保護(hù)膜47形成圖案。這時(shí)，阻擋層膜44與絕緣膜45相比非常薄，由于絕緣膜45做得厚，切口區(qū)域51的梯級(jí)差的影響幾乎不存在，絕緣膜45的平整性沒有受到損害。從而保護(hù)膜47在大致平整的絕緣膜45上以均勻的厚度形成，不會(huì)招致析像度下降，精確的圖案得以實(shí)現(xiàn)。
接著，以保護(hù)膜47為掩膜用RIE法刻蝕絕緣膜45?？涛g的進(jìn)行除切口區(qū)域51外，都被阻擋層膜44所阻。從而形成露出阻擋層膜44的配線用的溝槽46。還有，在溝槽46有與阻擋層膜44上的開口區(qū)域51重迭的區(qū)域，只通過與該溝槽46共有的切口區(qū)域51的部分，進(jìn)一步進(jìn)行RIE。以此，在形成溝槽46的同時(shí)，形成達(dá)到阻擋層膜54的接點(diǎn)孔48(參見圖25)。其后，進(jìn)行有選擇地去除在接點(diǎn)孔48底部露出的阻擋層膜54的條件下的刻蝕工序，使接點(diǎn)孔48底部露出下層配線42。這時(shí)，也可以同時(shí)刻蝕溝槽46底部露出的阻擋層膜44。
接著，如圖29所示，在溝槽46及接點(diǎn)孔48同時(shí)埋入導(dǎo)電構(gòu)件(例如Al-Cu、Al-Cu-Si合金等)49。接著，用CMP技術(shù)、RIE技術(shù)、CDE電化學(xué)干刻蝕(Chemical Dry Etching)等技術(shù)，除去多余的導(dǎo)電構(gòu)件，只讓溝槽46內(nèi)及接點(diǎn)孔48內(nèi)留下導(dǎo)電構(gòu)件49。以此，形成接點(diǎn)孔48內(nèi)的接點(diǎn)491和埋在溝槽46內(nèi)的上層配線492。
上述工序中的阻擋層膜54，44使用對(duì)絕緣膜43、45RIE的選擇比大的。例如絕緣膜43、45用氧化硅膜(有時(shí)也用含氟、碳等的)；阻擋層膜54、44用氮化硅膜。這里，以所述阻擋層膜44的刻蝕速度為E3，所述絕緣膜43的厚度為T，該絕緣膜43的刻蝕速度為E2，則阻擋層膜44的膜厚必須大于用(E3/E2)×T求得的值。
絕緣膜43、45、阻擋層膜54、44也可以使用硅系薄膜以外的材料。例如，可以考慮有機(jī)系薄膜。絕緣膜43和45不一定要與阻擋層膜54、44使用同一材料。而在形成配線用的溝槽46和接點(diǎn)孔48的刻蝕工序中，阻擋層膜54和44的刻蝕速度必須比絕緣膜43和45的刻蝕速度慢。
采用上述第5實(shí)施例，可以得到與第3實(shí)施例相同的效果，同時(shí)，阻擋層膜51的結(jié)構(gòu)特長強(qiáng)調(diào)如下。切口區(qū)域51可以做成橫越兩條配線，具有位置配合的余量。保護(hù)膜47以均勻的厚度形成，圖案精度良好，因而析像度不下降。而且對(duì)向的接點(diǎn)孔48的間隔必然與配線溝槽46的間隔相等。此外，即使在形成在并行的各配線上對(duì)向的接點(diǎn)孔的情況下，也能以析橡極限間隔L1形成配線溝槽46的間隔(參看圖24)。結(jié)果是，可以使半導(dǎo)體器件的集成度比以往高。
作為上述第5實(shí)施例的變形例，以不形成阻擋層膜54的結(jié)構(gòu)作為第6實(shí)施例示于圖30。假如溝槽46的形成位置有偏差，結(jié)果，接點(diǎn)孔48的位置配合發(fā)生偏差，如圖所示，則有可能發(fā)生過度刻蝕(55)。如果允許形成這樣的形狀，則即使接點(diǎn)孔48的位置配合有偏差，也能夠?qū)崿F(xiàn)使下層配線42與導(dǎo)電構(gòu)件49的接觸面積不減少的結(jié)構(gòu)。
下面對(duì)本發(fā)明半導(dǎo)體器件的制造方法的第7實(shí)施例加以說明。作為配線的埋入材料，使用電阻率比鋁合金低的酮。銅是在氧化硅膜中擴(kuò)散速度非常大的材料，因此，在氧化硅膜中形成配線時(shí)，必須有用于阻止銅向氧化硅膜擴(kuò)散的防擴(kuò)散膜。
圖31是上述第7實(shí)施例的剖面圖，下層配線62用Cu構(gòu)成，因此，銅的周圍覆蓋著防擴(kuò)散膜71。在含有該下層配線62的絕緣膜41上形成防擴(kuò)散膜72。在該防擴(kuò)散膜72上依序?qū)臃e阻擋層膜54、絕緣膜43、阻擋層膜44(具有切口區(qū)域51)、絕緣膜54、制造工序與上述第5實(shí)施例相同。
亦即，在形成配線溝槽46及接點(diǎn)孔48后、埋入銅之前，使用CVD技術(shù)、濺射技術(shù)等，在配線溝槽及接點(diǎn)孔內(nèi)壁上被覆防擴(kuò)散膜43作為底膜。爾后，同時(shí)在溝槽46及接點(diǎn)孔48埋入導(dǎo)電構(gòu)件69(銅)。
接著，用CMP技術(shù)、RIE技術(shù)、CDE技術(shù)等，去除多余的導(dǎo)電構(gòu)件69，只在溝槽46內(nèi)接點(diǎn)孔48內(nèi)留下導(dǎo)電構(gòu)件69。以此在接點(diǎn)孔48內(nèi)形成接點(diǎn)691；在溝槽46形成埋入其中的上層配線692。
接著，在包含上層配線692的絕緣膜45上被覆防擴(kuò)散膜74。在該圖中，在防擴(kuò)散膜74上再形成上層配線用的阻擋層膜64。
上述防擴(kuò)散膜71，73是導(dǎo)電性的，考慮使用Ti系、W系、Co系的金屬。作為防擴(kuò)散膜71、73的厚度為10毫微米～100毫微米。上述防擴(kuò)散膜72、74是絕緣性的，考慮使用氮化硅膜、或含Ti或W的微晶的氮化硅膜。這里所說的微晶，是Ti(或W)分離存在于SiN中的結(jié)構(gòu)，導(dǎo)入的目的在于捕捉Cu原子。
在圖31的結(jié)構(gòu)中分別設(shè)置防擴(kuò)散膜和阻擋層膜，如果是使用兼?zhèn)淇涛g阻擋層和防擴(kuò)散兩種功能的材料，則以一種膜構(gòu)成亦可。例如，圖31的阻擋層膜54如果是氮化硅膜，則可以考慮不形成防擴(kuò)散膜72。
下面對(duì)本發(fā)明半導(dǎo)體器件的制造方法的第8實(shí)施例加以說明。這是與形成上層配線一起，將決定接點(diǎn)孔的形成的阻擋層膜(44)按設(shè)計(jì)加工成接點(diǎn)孔的大小的方法。
圖32～圖35是依序表示所示第8實(shí)施例的接點(diǎn)孔及埋入配線的形成工序的剖面圖。基本制造工序與所述第5實(shí)施例相同，標(biāo)以相同符號(hào)。
如圖32所示，在絕緣膜41內(nèi)的配線溝槽形成兩條由鋁合金構(gòu)成的下層配線。在包含該下層配線42的絕緣膜41上依序?qū)臃e阻擋層膜54，絕緣膜43、阻擋層膜44。阻擋層膜54、44是爾后進(jìn)行的配線溝槽刻蝕時(shí)的絕緣性保護(hù)膜。
接著，如圖33所示，在阻擋層膜44上涂布保護(hù)膜56，用平版印刷技術(shù)，使在2條配線42上對(duì)向的兩個(gè)(用于形成接點(diǎn)的)接點(diǎn)孔的區(qū)域的保護(hù)膜圖案形成。在這里，保護(hù)膜56以均勻的厚度在平整的阻擋層膜44上涂布，因而在保護(hù)膜圖案上，寬曝光聚焦范圍和高析像度得以實(shí)現(xiàn)。
接著，如圖34所示，以保護(hù)膜56為掩膜對(duì)阻擋層膜44進(jìn)行刻蝕。借助于此，在各下層配線42的上方形成導(dǎo)通(Conduct)區(qū)域。而后形成覆蓋阻擋層膜44和導(dǎo)通區(qū)域81的絕緣膜45。
接著，使用于形成通過絕緣膜45的規(guī)定區(qū)域，即導(dǎo)通區(qū)域81的上層配線用的溝槽的保護(hù)膜47形成圖案。這時(shí)，阻擋層膜44要比絕緣膜45薄得多，絕緣膜45由于做得厚，切口區(qū)域51的梯級(jí)差的影響幾乎不存在，絕緣膜45的平整性沒有受到損害。從而，保護(hù)膜47以均勻的厚度在大致平整的絕緣膜45上形成，沒有招致析像度下降，圖案精確地形成。
接著，以保護(hù)膜為掩膜用RIE法對(duì)絕緣膜45進(jìn)行刻蝕?？涛g的進(jìn)行除了導(dǎo)通區(qū)域81外都被阻擋層膜44阻止。從而，形成阻擋層膜44露出的配線用的溝槽46。隨之，通過與導(dǎo)通區(qū)域81重迭的區(qū)域，再進(jìn)行RIE。以此與形成溝槽46一起，形成達(dá)到阻擋層膜54的接點(diǎn)孔48。
此后，有選擇地去除露出于接點(diǎn)孔48底部的阻擋層膜54，使接點(diǎn)孔底部露出下層配線42。這時(shí)，也可以同時(shí)去除溝槽46底部露出的阻擋層膜44。
接著，如圖35所示，在溝槽46和接點(diǎn)孔48同時(shí)埋入導(dǎo)電構(gòu)件(例如Al-Cu、Al-Cu-Si合金等)49。接著，用CMP技術(shù)、RIE技術(shù)、CDE技術(shù)等去除多余的導(dǎo)電構(gòu)件49，只讓溝槽46內(nèi)及接點(diǎn)孔48內(nèi)留下導(dǎo)電構(gòu)件49。以此形成接點(diǎn)孔48內(nèi)的接點(diǎn)491和埋入溝槽46的上層配線492。
上述制造方法具有與其他實(shí)施例相同的制造成本降低的好處。還有，本實(shí)施例在制造時(shí)位置配合精度極好，適于可靠性要求高的制造工藝。當(dāng)然，采用本發(fā)明，保護(hù)膜47和56由于圖案精度良好，析像度不會(huì)變壞。以此，使位置配合精度高，從而能夠形成符合設(shè)計(jì)的接點(diǎn)孔。
作為本發(fā)明的半導(dǎo)體器件的制造方法的第9實(shí)施例，參看圖36。圖36是將上述第8實(shí)施例應(yīng)用于所述第7實(shí)施例的結(jié)構(gòu)而成的。
在圖36中，下層配線62用銅形成，因而在銅的周圍用防擴(kuò)散膜71覆蓋。在包含該下層配線62的絕緣膜41上形成防擴(kuò)散膜72。在該防擴(kuò)散膜72上依序?qū)臃e阻擋層膜54、絕緣膜43、阻擋層膜44(具有導(dǎo)通區(qū)域81)、絕緣膜45，制造工藝和前述第8實(shí)施例相同。
亦即，在形成配線溝槽46及接點(diǎn)孔48之后，埋入銅之前，用CVD技術(shù)、濺射技術(shù)等，在配線溝槽及接點(diǎn)孔內(nèi)壁被覆防擴(kuò)散膜73作為底膜。而后，在溝槽46及接點(diǎn)孔48上同時(shí)埋入導(dǎo)電構(gòu)件69(銅)。
接著，用CMP技術(shù)，RIE技術(shù)、CDE技術(shù)等，去除多余的導(dǎo)電構(gòu)件69，只在溝槽46內(nèi)及接點(diǎn)孔48內(nèi)留下導(dǎo)電構(gòu)件69。以此在接點(diǎn)孔48內(nèi)形成接點(diǎn)691，在溝槽46形成埋于其中的上層配線692。
接著，在包含上層配線692的絕緣膜45上被覆防擴(kuò)散膜74。在這一圖中，在防擴(kuò)散膜74上還形成上層的配線用的阻擋層膜64。
在圖36的結(jié)構(gòu)中分別設(shè)置防擴(kuò)散膜和阻擋層膜，但是，如果是用兼有刻蝕阻擋層和防擴(kuò)散兩種功能的材料，則用一種膜構(gòu)成也可以。
各實(shí)施例中的下層配線，作為導(dǎo)電區(qū)域，通常考慮各種結(jié)構(gòu)。也就是說，不僅是層間絕緣膜之間的配線層，也可以是基片上的雜質(zhì)擴(kuò)散層、元件的柵極。圖37、圖38是作為其應(yīng)用例出示的剖面圖。
在圖37中，MOS晶體管的柵極91、基片90上的擴(kuò)散層92、絕緣膜93上的配線層94上分別形成接點(diǎn)491。在層間絕緣膜(絕緣膜43、45)中，與形成上層的配線溝槽46同時(shí)，形成決定接點(diǎn)孔48的位置的、具有開孔區(qū)域的阻擋層膜44。而阻擋層膜54是接點(diǎn)孔48的刻蝕工序的保護(hù)膜。最終，按與接點(diǎn)孔48相應(yīng)的大小分別有選擇地刻蝕去除。圖38是采用銅構(gòu)成的導(dǎo)電構(gòu)件69代替圖37的結(jié)構(gòu)中的導(dǎo)電材料49。銅的周圍由防擴(kuò)散膜73所覆蓋。
如上所述，采用本發(fā)明的半導(dǎo)體器件及其制造方法，具有如下效果(1)以保護(hù)膜為掩膜，在形成用來形成配線的溝槽的同時(shí)，以該保護(hù)膜及阻擋層膜為掩膜，對(duì)上層配線溝槽自我調(diào)整地形成接點(diǎn)孔。從而可以同時(shí)形成配線圖案(溝槽)和接點(diǎn)圖案(接點(diǎn)孔)，可以對(duì)簡化工序、從而降低制造成本作出貢獻(xiàn)。
(2)分別形成上述阻擋層膜和上述配線用的溝槽的保護(hù)膜以均勻的厚度形成，因而形成的圖案精度良好，所述極不容易引起析像度劣化。
(3)在配線溝槽下部的阻擋層膜上對(duì)切口區(qū)域開孔開得比配線溝槽的寬度大，因此，即使在平版印刷工序中位置配合發(fā)生偏離，也可以避免接點(diǎn)與該上層配線的接觸面積減少。
(4)在并行的配線下形成對(duì)向的接點(diǎn)孔的情況下，切口區(qū)域橫越并行的兩條配線形成，從而接點(diǎn)孔的間隔必然與配線溝槽的間隔相等。從而，即使在使用上述(3)的方法、在并行的各配線上形成對(duì)向的接點(diǎn)孔的情況下，也能夠以析像極限間隔形成配線溝槽的間隔。其結(jié)果有助于半導(dǎo)體器件的高度集成化。
(5)溝槽的角落部及接點(diǎn)孔的角落部的阻擋層膜加工成錐狀。亦即，溝槽或接點(diǎn)孔的低面或側(cè)面與阻擋層膜的錐面以成鈍角相交的方式構(gòu)成。從而，配線的底膜可以在溝槽的內(nèi)表面及接點(diǎn)孔的內(nèi)表面以均一膜厚和良好的敷層形成。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，其特征在于，具有在半導(dǎo)體基片上形成第1阻擋層膜的工序、在所述第1阻擋層膜上形成第1絕緣膜的工序、在所述第1絕緣膜上形成第2阻擋層膜的工序、在所述第2阻擋層膜上形成開孔區(qū)域的工序、所述第1絕緣膜上及所述第2阻擋層膜上形成第2絕緣膜的工序、在所述第2絕緣膜上形成保護(hù)膜的工序、在所述保護(hù)膜上形成至少包含所述第2阻擋層膜的開孔區(qū)域的所述第2絕緣膜表面露出的圖案的工序、將所述保護(hù)膜作為掩膜刻蝕所述第2絕緣膜，在所述第2絕緣膜上形成溝槽，同時(shí)以所述第2阻擋層膜和所述保護(hù)膜作為掩膜刻蝕所述述第1絕緣膜，在第1絕緣膜上形成接點(diǎn)孔的工序、除去所述接點(diǎn)孔底部的所述第1阻擋層膜的工序、以及在所述接點(diǎn)孔內(nèi)及所述溝槽內(nèi)填滿導(dǎo)電構(gòu)件的工序。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，除去所述第1阻擋層膜的所述接點(diǎn)孔的底部包含，所述半導(dǎo)體基片上的層間絕緣膜之間的配線層、所述半導(dǎo)體基片表面的雜質(zhì)擴(kuò)散層、以及形成于半導(dǎo)體基片上的元件的柵極中的任一導(dǎo)電區(qū)域；所述溝槽成為上層的配線。
3.一種半導(dǎo)體器件的制造方法，其特征在于，具有在半導(dǎo)體基片上形成配線的工序、在所述配線上形成第1阻擋層膜的工序、在所述第1阻擋層膜上形成第1絕緣膜的工序、在所述第1絕緣膜上形成第2阻擋層膜的工序、在所述第2阻擋層膜上形成開孔區(qū)域的工序、在所述第1絕緣膜上及所述第2阻擋層膜上形成第2絕緣膜的工序、在所述第2絕緣膜上形成保護(hù)膜的工序、在所述保護(hù)膜上形成至少包含所述第2阻擋層膜的開孔區(qū)域的所述第2絕緣膜表面露出的圖案的工序、以所述保護(hù)膜為掩膜刻蝕所述第2絕緣膜，在所述第2絕緣膜上形成溝槽，同時(shí)以所述第2阻擋層膜和所述保護(hù)膜為掩膜刻蝕所述第1絕緣膜，在所述第1絕緣膜上形成接點(diǎn)孔的工序、除去所述接點(diǎn)孔底部的所述第1阻擋層膜的工序、以及在所述接點(diǎn)孔內(nèi)及所述溝槽內(nèi)填滿導(dǎo)電構(gòu)件的工序。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述第2阻擋層膜上形成的開孔區(qū)域的尺寸比所述溝槽的刻蝕寬度大。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，所述接點(diǎn)孔底部的所述第1阻擋層膜及所述溝槽底部的所述第2阻擋層膜，用刻蝕時(shí)側(cè)壁堆積保護(hù)膜的條件下進(jìn)行的反應(yīng)性離子刻蝕去除，所述接點(diǎn)孔的底面與側(cè)面的角落部留下呈錐狀的所述第1阻擋層膜，在所述溝槽的底面與側(cè)面的角落部留下呈錐狀的所述第2阻擋層膜。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述接點(diǎn)孔的底面及側(cè)面、以及所述溝槽的底面及側(cè)面形成底膜后，所述導(dǎo)電構(gòu)件借助于在所述底膜上形成金屬膜，填滿所述接點(diǎn)孔內(nèi)及所述溝槽內(nèi)。
7.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，所述第2阻擋層膜上形成的開孔區(qū)域的尺寸比所述溝槽的刻蝕寬度大。
8.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，所述接點(diǎn)孔底部的所述第1阻擋層膜及所述溝槽底部的所述第2阻擋層膜用刻蝕時(shí)側(cè)壁堆積保護(hù)膜的條件下進(jìn)行的反應(yīng)性離子刻蝕去除，所述接點(diǎn)孔的底面與側(cè)面的角落部留下呈錐狀的所述第1阻擋層膜，在所述溝槽的底面與側(cè)面的角落部留下呈錐狀的所述第2阻擋層膜。
9.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，在所述接點(diǎn)孔的底面及側(cè)面、以及所述溝槽的底面及側(cè)面形成底膜后，所述導(dǎo)電構(gòu)件借助于在所述底膜上形成金屬膜的方法，填滿所述接點(diǎn)孔內(nèi)及所述溝槽內(nèi)。
10.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，所述導(dǎo)電構(gòu)件，在溝槽內(nèi)成為所述配線的上層配線，在所述接點(diǎn)孔內(nèi)成為配線間的接點(diǎn)。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述接點(diǎn)孔內(nèi)填滿金屬膜后，在所述溝槽底面、側(cè)面以及接點(diǎn)孔內(nèi)的金屬膜上形成底膜，再在所述底膜上形成金屬膜，以此使所述導(dǎo)電構(gòu)件填滿所述接點(diǎn)孔內(nèi)及所述溝槽內(nèi)。
12.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件的制造方法，其特征在于，在所述接點(diǎn)孔內(nèi)填滿金屬膜后，在所述溝槽底面、側(cè)面及接點(diǎn)孔內(nèi)的金屬膜上形成底膜，再在所述底膜上形成金屬膜，以此使所述導(dǎo)電構(gòu)件填滿所述接點(diǎn)孔內(nèi)及所述溝槽內(nèi)。
13.一種半導(dǎo)體器件的制造方法，該器件具有電氣連接隔著層間絕緣膜設(shè)置的第1導(dǎo)電區(qū)域和其上層的第2導(dǎo)電區(qū)域的一部分的埋入電極，該制造方法的特征在于，具備形成所述層間絕緣膜的一部分的第1絕緣膜的工序、在所述第1絕緣膜上形成與該第1絕緣膜刻蝕選擇比不同的絕緣膜保護(hù)膜的工序、對(duì)所述保護(hù)膜預(yù)先形成包含所述埋入電極的形成區(qū)域的開孔區(qū)域的工序、形成覆蓋所述保護(hù)膜和開孔區(qū)域的所述層間絕緣膜的一部分的第2絕緣膜的工序、形成所述保護(hù)膜為底部的所述第2導(dǎo)電區(qū)域用的溝槽，同時(shí)在該溝槽形成時(shí)形成經(jīng)過重迭的所述保護(hù)膜的開孔區(qū)域的部分達(dá)到所述第1導(dǎo)電區(qū)域的接點(diǎn)孔的，對(duì)所述第1絕緣膜的刻蝕工序、以及在所述接點(diǎn)孔和溝槽同時(shí)埋入導(dǎo)電構(gòu)件的工序。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于，具備在形成所述第1絕緣膜的工序之前在所述第1導(dǎo)電區(qū)域上形成與所述保護(hù)膜相同性質(zhì)膜厚的預(yù)備保護(hù)膜的工序、以及在對(duì)所述層間絕緣膜進(jìn)行刻蝕的工序之后除去所述保護(hù)膜及預(yù)備保護(hù)膜的刻蝕工序。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于，對(duì)于所述保護(hù)膜的開孔區(qū)域以大于所述溝槽的刻蝕寬度的尺寸形成。
16.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于，所述第1導(dǎo)電區(qū)域包含層間絕緣膜之間的配線層、基片上的雜質(zhì)擴(kuò)散層和元件的柵極中的任一層，所述第2導(dǎo)電區(qū)域是形成于所述溝槽內(nèi)的配線層。
17.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于，所述第2導(dǎo)電區(qū)域是形成于所述溝槽內(nèi)的配線；所述保護(hù)膜的開孔區(qū)域是橫越所述第2導(dǎo)電區(qū)域中的配線形成的切口(Slit)區(qū)域；以該切口區(qū)域與所述溝槽的形成區(qū)域在刻蝕方向共有的部分作為所述接點(diǎn)孔的形成區(qū)域。
18.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于，所述溝槽數(shù)條并行地形成；所述第2導(dǎo)電區(qū)域構(gòu)成埋入這些溝槽內(nèi)的所述導(dǎo)電構(gòu)件形成的多條配線；所述保護(hù)膜的開孔區(qū)域是橫越所述多條配線形成的切口區(qū)域；以所述切口區(qū)域與所述溝槽的形成區(qū)域在刻蝕方向共有的部分作為所述接點(diǎn)孔形成區(qū)域。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件的制造方法，其特征在于，所述接點(diǎn)孔分別相向形成于并行的兩條所述溝槽上。
20.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于，具備形成所述導(dǎo)電構(gòu)件的底膜的工序；將該底膜用于防止擴(kuò)散。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體器件的制造方法，其特征在于，所述底膜是以Ti、W、Co中的任意一種金屬為主成份的導(dǎo)電體。
22.一種半導(dǎo)體器件的制造方法，其特征在于，具備如下工序在硅基片上或形成于硅基片上的導(dǎo)電區(qū)域上堆積第1絕緣膜的工序、堆積與所述第1絕緣膜刻蝕選擇比不同的第2絕緣膜的工序、堆積與所述第2絕緣膜刻蝕選擇比不同的第3絕緣膜的工序、對(duì)所述第3絕緣膜預(yù)先形成以后給第2絕緣膜開孔用的切口區(qū)域的工序、在所述第3絕緣膜及切口區(qū)域上堆積與所述第3絕緣膜刻蝕選擇比不同的第4絕緣膜的工序、以所述第3絕緣膜作為刻蝕阻擋層對(duì)所述第4絕緣膜形成成為配線區(qū)域的第1開孔部，同時(shí)對(duì)與所述切口區(qū)域和第1開孔部重迭的區(qū)域?qū)?yīng)的所述第2絕緣膜形成第2開孔部的第1刻蝕工序、除去所述第3絕緣膜和第1絕緣膜，使所述第2開孔部達(dá)到所述導(dǎo)電區(qū)域的第2刻蝕工序、以及在所述第1、第2開孔部內(nèi)同時(shí)埋入導(dǎo)電構(gòu)件的工序。
23.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件的制造方法，其特征在于，所述第3絕緣膜接觸著所述導(dǎo)電構(gòu)件形成。
24.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件的制造方法，其特征在于，所述第1絕緣膜接觸著所述導(dǎo)電構(gòu)件形成。
25.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件的制造方法，其特征在于，以所述第3絕緣膜的刻蝕速度為E3、從所述第3絕緣膜起，到所述第1絕緣膜為止的第2絕緣膜的厚度為T，該第2絕緣膜的刻蝕速度為E2，則所述第3絕緣膜的厚度大于用(E3/E2)×T計(jì)算出的值。
26.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件的制造方法，其特征在于，所述第1絕緣膜與第3絕緣膜性質(zhì)相同；所述第2絕緣膜與第4絕緣膜性質(zhì)相同。
27.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件的制造方法，其特征在于，對(duì)所述第3絕緣膜的切口區(qū)域，形成于所述第1開孔部一側(cè)的方向上，尺寸做得比該第1開孔部大。
28.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件的制造方法，其特征在于，所述第1開孔部是至少兩條并行被刻蝕的溝槽；所述切口區(qū)域橫越這兩條溝槽形成；所述第2開孔部被規(guī)定于所述切口區(qū)域與溝槽的形成區(qū)域在刻蝕方向上共有的部分。
29.根據(jù)權(quán)利要求28所述的半導(dǎo)體器件的制造方法，其特征在于，所述溝槽使用平版印刷技術(shù)形成，所述溝槽之間的間隔與所述平版印刷技術(shù)的最小析像間隔相同。
30.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件的制造方法，其特征在于，具備形成所述導(dǎo)電構(gòu)件的底膜的工序，該底膜用于防止擴(kuò)散。
31.根據(jù)權(quán)利要求30所述的半導(dǎo)體器件的制造方法，其特征在于，所述底膜是Ti、W、Co中的任意一種金屬為主成份的導(dǎo)電體。
全文摘要
本發(fā)明半導(dǎo)體器件及其制造方法提供配線寬度、間隔縮小的下一代配線方法。其方法是，在基片上形成阻擋層膜13a和絕緣膜13b。阻擋層膜13a選擇對(duì)絕緣膜13bRIE的選擇比大的。在絕緣膜13b上形成阻擋層膜14a和絕緣膜14b。在阻擋層膜14a上形成接點(diǎn)孔32的圖案。在保護(hù)膜35上形成配線圖案。以保護(hù)膜35和阻擋層膜14a為掩膜用RIE對(duì)絕緣膜13b、14b進(jìn)行刻蝕，即自我調(diào)整地同時(shí)形成用于形成配線的溝槽和用于形成接點(diǎn)的接點(diǎn)孔。
文檔編號(hào)H01L23/522GK1501472SQ20031011437
公開日2004年6月2日 申請(qǐng)日期1996年9月28日 優(yōu)先權(quán)日1995年9月29日
發(fā)明者豬原正弘, 柴田英毅, 松能正, 毅 申請(qǐng)人:東芝株式會(huì)社