技術(shù)編號：7134683
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明尤其涉及具有多層配線結(jié)構(gòu)的。背景技術(shù) 現(xiàn)在經(jīng)常使用的配線形成方法，是在絕緣膜上均勻堆積導(dǎo)電膜，再用平版印刷技術(shù)和刻蝕技術(shù)加工后用化學(xué)汽相沉積(CVD)技術(shù)在配線之間及配線上面形成絕緣膜的方法。但是，這樣的配線方法，隨著半導(dǎo)體集成電路的高度集成化，配線寬度和配線間隔的縮小，要正確進(jìn)行配線加工和在配線間填滿絕緣膜都變得越來越困難。這里對在絕緣膜形成的構(gòu)槽里充滿導(dǎo)電膜形成配線的配線方法(下稱埋入配線方法)進(jìn)行探討。圖13至圖15表示埋入配線形成方法的各工序...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。