專利名稱：一種降低rfcmos器件噪聲的方法
技術領域：
本發(fā)明屬于集成電路制造技術領域，具體涉及一種降低RFCMOS器件噪聲的方法。
背景技術：
RFCMOS器件在現(xiàn)代通訊，IT領域正得到廣泛應用。例如，Bluetooth技術以它特的產(chǎn)品間無線連接的優(yōu)勢更被認為是下一代通訊產(chǎn)品的發(fā)展方向。為了實現(xiàn)這樣復雜而快速的功能，一個通常的RFCMOS器件通常需要至少這樣3個模塊RF電路，CMOS邏輯電路，ADC/DAC等模擬電路。
RF電路是實現(xiàn)無線通訊的信號出入口。其主要組件電感，電容通常由較上層金屬層做成。RF電路發(fā)射的無線信號對接受目標而言是信號，但對器件本身其它電路而言是躁聲。CMOS邏輯電路包括嵌入式存儲器(SRAM，DRAM，F(xiàn)alsh memory等)、邏輯電路、時序電路等等。這部分電路通?？乖曷暷芰軓?，有較大的工作余量。但是，ADC/DAC等模擬電路通常對各種躁聲十分敏感。
事實上，這些躁聲直接影響ADC/DAC重要性能之一---分辨率。來自器件內(nèi)部的躁聲包括2部分一部分來自ADC/DAC組件，這里不做討論；另一部分來自上層鋁線，特別是RF電路。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種可降低RFCMOS器件噪聲的方法。
在傳統(tǒng)的用分立元件設計的RF電路模塊中，經(jīng)常是用金屬層將RF電路模塊全部屏蔽起來，可以有效減少RF電路與其他電路之間的相互影響。聯(lián)系到集成電路的實際制造及使用，本發(fā)明提出在RFCMOS器件中介于晶體管和金屬鋁之間設置一金屬屏蔽層，這層金屬屏蔽層覆蓋除有接觸孔的地方(包括PAD)外的所有區(qū)域，且金屬屏蔽層接地或接某固定電壓，如圖1所示。
本發(fā)明的結(jié)構設計，可以將電路中的晶體管與RF電路及其它上層鋁線進行有效的隔離。使RF電路及其它上層鋁線對ADC/DAC等模擬電路噪聲最小化。而實現(xiàn)這樣的結(jié)構設計也比較簡單，只是在標準的CMOS工藝上增加一金屬屏蔽層的制作，如圖1所示。金屬屏蔽層采用可用鋁(Al)，銅(Cu)或其它金屬，厚度為0.3微米到2微米。
現(xiàn)有標準CMOS工藝簡略流程如下首先進行晶體管制作，然后進行自對準金屬硅化物(Salicide)層的制作、層間介質(zhì)ILD(層間膜通常為SiO2)制作、接觸孔制作，最后進行多層鋁配線即可完成整個集成電路的制造，如圖2所示。
而增加一金屬屏蔽層的制作工藝只是在ILD(通常為SiO2)制作中增加鋁(AL)淀積、金屬屏蔽層光刻、金屬屏蔽層刻蝕及SiO2淀積，如圖3所示。


圖1本發(fā)明的結(jié)構示意圖。
圖2現(xiàn)有標準CMOS工藝基本流程。
圖3本發(fā)明中的工藝基本流程。
附圖標號1表示晶體管部分需要連線的部分、2是金屬屏蔽層、3表示把金屬屏蔽層接地或某個固定電壓、4表示晶體管部分。
5表示晶體管制作、6表示自對準硅化物層制作、7表示層間介質(zhì)制作、8表示接觸空制作、9表示多層鋁配線、10表示完成。
11表示金屬屏蔽層的淀積、12表示金屬屏蔽層的光刻、13表示金屬屏蔽層的刻蝕、13表示SiO2淀積。
具體實施例方式
本發(fā)明的的具體實施方式
如下1.通過常規(guī)的標準CMOS工藝流程完成晶體管制作；2.進行自對準硅化物層(Salicide)制作；3.用SiO2完成層間介質(zhì)(ILD)制作；4.進行鋁金屬屏蔽層的淀積；5.進行鋁金屬屏蔽層的光刻；6.進行鋁金屬屏蔽層的刻蝕；7.進行SiO2淀積；8.常規(guī)的標準CMOS工藝流程完成接觸空制作以及多層鋁配線制作等工藝步驟，完成整個集成電路的工藝制作。
本發(fā)明充分利用了金屬屏蔽層可以對干擾進行屏蔽的原理，在介于晶體管和金屬鋁之間增加一層金屬屏蔽層，可以將電路中的晶體管與RF電路及其它上層鋁線進行了有效的隔離，可以取得良好的效果。
權利要求
1.一種降低RFCMOS器件噪聲的方法，其特征在于RFCMOS器件中介于晶體管和金屬鋁之間設置一個金屬屏蔽層，該金屬屏蔽層覆蓋除有接觸孔地方以外的所有區(qū)域，并且接地或接某固定電壓。
2.根據(jù)權利要求1所述的降低RFCMOS器件噪聲的方法，其特征在于所說金屬屏蔽層采用鋁(Al)，銅(Cu)或其它金屬，厚度為0.3微米到2微米。
全文摘要
本發(fā)明是一種降低RFCMOS器件噪聲的方法，具體是在的集成電路的制造過程中，介于晶體管和金屬鋁之間增加一層金屬屏蔽層，該金屬屏蔽層覆蓋除有接觸孔的地方(包括PAD)外的所有區(qū)域，金屬屏蔽層接地或接某固定電壓。進行這樣的結(jié)構設計，可以將電路中的晶體管與RF電路及其它上層鋁線進行了有效的隔離。而實現(xiàn)這樣的結(jié)構設計也比較簡單，只是在標準的CMOS工藝上增加一金屬屏蔽層的制作。
文檔編號H01L21/8238GK1571141SQ20031010883
公開日2005年1月26日 申請日期2003年11月25日 優(yōu)先權日2003年11月25日
發(fā)明者李建文 申請人:上海華虹Nec電子有限公司