專利名稱：半導(dǎo)體存儲器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器件的制造方法，特別涉及使用鐵電材料作為電容器的介電膜的非易失性半導(dǎo)體存儲器(FeRAM鐵電隨機存取存儲器)的制造方法。
背景技術(shù)：
制造FeRAM的存儲芯片之后，進行監(jiān)控器測試(monitor test)和器件測試(device test)以便確定是否可以將芯片交貨。


圖1示出了含有這些測試的FeRAM制造步驟的流程圖。
通過依次進行形成控制MOS晶體管的CMOS工藝、在控制MOS晶體管上形成鐵電容器的鐵電工藝、以及在電容器上形成布線的布線工藝而完成FeRAM芯片。然后，在晶片狀態(tài)下相繼進行作為第一交貨判斷測試的監(jiān)視測試和作為第二交貨判斷測試的器件測試。然后，如果在監(jiān)控器測試或器件測試中芯片被確定為有缺陷，那么具有該芯片的晶片被廢棄或者從第一CMOS工藝開始再次進行制造。
通過使用并聯(lián)連接各具有與主芯片相同結(jié)構(gòu)的電路元件的單元測試圖形，并測量晶體管特性、接觸電阻、布線電阻、布線間泄漏、鐵電容器特性等，進行監(jiān)控器測試。如果這些測量值在標(biāo)準(zhǔn)內(nèi)，那么這種芯片確定為無缺陷，如果這些測量值在標(biāo)準(zhǔn)之外，那么這種芯片確定為有缺陷。
以上測量項目中的鐵電容器特性為剩余電介質(zhì)極化(QSW)的量、有效剩余電介質(zhì)極化(Qeff)的量、飽和電壓(V90)、電容器漏電流(Lcap)、電容器電容(Ccap)之類的鐵電容器特性。通過使用專利申請公開(KOKAI)Hei 11-176195中介紹的單元測試圖形測量這些測量項目。這些測量項目對評估如鐵電物質(zhì)的結(jié)晶度和組分等結(jié)果特別有效。
器件測試包括測量輸入保護電路的工作狀態(tài)的直流電流測試、測量外圍電路和所有單元的工作狀態(tài)的交流電流測試、以及檢查是否能保持鐵電容器的數(shù)據(jù)的保持測試。根據(jù)預(yù)定的標(biāo)準(zhǔn)評估測試結(jié)果以確定芯片是有缺陷還是無缺陷。
同時，在FeRAM中，鐵電容器的特性特別重要，此外，由于FeRAM是非易失性存儲器，因此保持測試的結(jié)果也很重要。鐵電容器的形成步驟是影響鐵電容器的特性和保持性能(數(shù)據(jù)保持能力)的最重要工藝。
然而，即使在鐵電容器的形成步驟中存在問題，也必須進行制造步驟直到最終步驟而完成FeRAM，以便進行現(xiàn)有技術(shù)中的上述交貨判斷。因此，如果根據(jù)測試的結(jié)果器件確定為有缺陷，那么成品率降低，此外進行制造步驟需要的工時也完全浪費了，由此生產(chǎn)量降低。在這種情況下，如果在中間步驟存在問題，那么希望在較早階段做出交貨判斷，不必繼續(xù)進行步驟直到最終的制造步驟。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供一種半導(dǎo)體存儲器件的制造方法，如果在制造步驟的中間產(chǎn)生問題，通過將問題在早期階段反饋到制造步驟，能夠提高成品率和增加生產(chǎn)量。
在半導(dǎo)體襯底上提供有電容器的半導(dǎo)體存儲器件的制造方法中(電容器具有以下疊層結(jié)構(gòu)第一導(dǎo)電膜制成的下電極、介電膜制成的電容器介電膜、以及第二導(dǎo)電膜制成的上電極)，本發(fā)明的半導(dǎo)體存儲器件制造方法的特征在于包括以下步驟在半導(dǎo)體襯底上形成絕緣膜；在絕緣膜上形成電容器；在絕緣膜上形成電介質(zhì)監(jiān)控器(dielectric monitor)，電介質(zhì)監(jiān)控器與電容器的材料相同并具有相同的層結(jié)構(gòu)；在形成電容器的工藝中間測量電介質(zhì)監(jiān)控器的特性；以及根據(jù)電介質(zhì)監(jiān)控器特性的測量結(jié)果評估電容器。
同時，在這種情況下，即當(dāng)形成電容器過程中產(chǎn)生工藝故障時，剩余電介質(zhì)極化的量不能滿足標(biāo)準(zhǔn)，則需要在相關(guān)的步驟中立即確定加工中的晶片是否應(yīng)廢棄掉或者這種晶片是否應(yīng)重新制造(reproduce)。然而在現(xiàn)有技術(shù)中，在所有的制造步驟完成之后通過監(jiān)控器測試或器件測試得出交貨決定。因此，如果晶片被重新制造，那么重新制造操作變得復(fù)雜，導(dǎo)致成品率下降。此外，產(chǎn)生問題的相關(guān)步驟之后的后續(xù)制造步驟中消耗的工時就浪費了，由此降低了生產(chǎn)量。
除了形成電容器的步驟之外，本發(fā)明還包括形成電介質(zhì)監(jiān)控器的步驟。此外它進一步包括在形成電容器的工藝中間測量電介質(zhì)監(jiān)控器的特性的步驟，以及根據(jù)電介質(zhì)監(jiān)控器特性的測量結(jié)果評估電容器的步驟。
由于在形成電容器的工藝中間測量電介質(zhì)監(jiān)控器的特性，因此借助如剩余電介質(zhì)極化(QSW)的量等的電容器特性測量值可以檢測電介質(zhì)膜的結(jié)晶性異常、組分等。因此，在電容器的形成完成之前，可以評估電容器以在較早階段確定是否繼續(xù)電容器的形成步驟，或者相關(guān)的晶片是否應(yīng)廢棄掉，或者步驟是否應(yīng)返回到重新制造電容器的步驟。即使在電容器的形成工藝中產(chǎn)生故障，評估也可以避免產(chǎn)生故障的相關(guān)步驟之后的后續(xù)制造步驟中工時的浪費，由此提高了生產(chǎn)量。此外，如果選擇了重新制造，只需重復(fù)產(chǎn)生缺陷的制造步驟，由此可以簡化重新制造操作，也可以提高成品率。
此外，借助如剩余電介質(zhì)極化(QSW)的量等的電容器特性測量值可以預(yù)測電容器的保持特性等的成品率。因此，僅有高成品率的加工中晶片被選擇性地轉(zhuǎn)到后面的步驟，由此可以提高器件成品率。
附圖簡介圖1示出了現(xiàn)有技術(shù)中半導(dǎo)體存儲器件的制造步驟的流程圖；圖2A到2G示出了根據(jù)本發(fā)明的一個實施例半導(dǎo)體存儲器件的制造步驟的在位線延伸方向的剖面圖；
圖3示出了根據(jù)本發(fā)明的一個實施例半導(dǎo)體存儲器件的制造步驟的流程圖；圖4A示出了根據(jù)本發(fā)明的一個實施例半導(dǎo)體存儲器件的電容器的剖面圖，圖4B示出了根據(jù)本發(fā)明的實施例半導(dǎo)體存儲器件的電介質(zhì)監(jiān)控器的剖面圖；圖5示出了根據(jù)本發(fā)明的一個實施例，半導(dǎo)體存儲器件電介質(zhì)監(jiān)控器中剩余電介質(zhì)極化的量與單元測試圖形中剩余電介質(zhì)極化的量之間的相關(guān)曲線圖；以及圖6示出了根據(jù)本發(fā)明的一個實施例，半導(dǎo)體存儲器件電介質(zhì)監(jiān)控器中剩余電介質(zhì)極化的量與單元測試圖形中保持成品率(retentionyield)之間的相關(guān)曲線圖。
優(yōu)選實施例的介紹下面參考附圖介紹本發(fā)明的一個實施例。
(半導(dǎo)體存儲器件的制造方法的說明)圖2A到2G示出了根據(jù)本發(fā)明的一個實施例說明半導(dǎo)體存儲器件(FeRAM)的制造步驟的在位線延伸方向的剖面圖。左側(cè)圖示出了存儲區(qū)域A，右側(cè)圖示出了監(jiān)控器區(qū)域B。圖4A和4B分別示出了電容器和電介質(zhì)監(jiān)控器的剖面圖。此外，圖3示出了根據(jù)本發(fā)明的一個實施例半導(dǎo)體存儲器件的制造步驟的流程圖。
在這種情況下，在形成主芯片的電路元件的同時，在監(jiān)控器區(qū)域中形成單元測試圖形。單元測試圖形由各具有與主芯片相同結(jié)構(gòu)的電路元件并聯(lián)連接而成。但下面省略了對它的進一步介紹。
首先，下面介紹直到得到圖2A所示剖面結(jié)構(gòu)需要的所謂的CMOS步驟。
在圖2A中，通過LOCOS(硅的局部氧化)方法，元件隔離絕緣膜2形成在p型硅襯底(半導(dǎo)體襯底)的表面上。在這種情況下，作為元件隔離絕緣膜2，除了通過LOCOS法形成的氧化硅膜之外，還可以使用STI(淺溝槽隔離，Shallow Trench Isolation)。
形成這種元件隔離絕緣膜2之后，通過將p型雜質(zhì)和n型雜質(zhì)選擇性地引入硅襯底1的存儲區(qū)域A內(nèi)，在存儲區(qū)域A的有源區(qū)中形成第一p阱3。此外，第二p阱(未示出)形成在要形成存儲區(qū)域A的電容器的區(qū)域的附近。
然后，通過熱氧化硅襯底1的各有源區(qū)表面，形成用做柵極絕緣膜4的氧化硅膜。
之后，在硅襯底1的整個表面上依次形成非晶硅膜和硅化鎢膜，覆蓋元件隔離絕緣膜2和柵極絕緣膜4。然后，通過光刻法將非晶硅膜和硅化鎢膜構(gòu)圖成預(yù)定形狀。由此，柵電極5a，5b形成在有源區(qū)中，此外引線(未示出)形成在元件隔離絕緣膜2上。
在存儲區(qū)域A上，兩個柵電極5a，5b幾乎平行地排列在第一p阱3上。這些柵電極5a，5b作為延伸到元件隔離絕緣膜2上的字線WL。
在這里，可以不用構(gòu)成柵電極5a，5b的非晶硅膜，而形成多晶硅膜。
然后，通過將n型雜質(zhì)離子注入到柵電極5a，5b兩側(cè)存儲區(qū)域A的第一p阱3中，形成作為n溝道MOS晶體管的源/漏極的n型雜質(zhì)擴散區(qū)6a，6b。
此后，絕緣膜形成在硅襯底1的整個表面上。之后，通過深蝕刻(etch back)絕緣膜，側(cè)壁絕緣膜7留在柵電極5a，5b的側(cè)部。絕緣膜例如由通過CVD法形成的氧化硅(SiO2)膜制成。
然后，通過等離子體增強CVD法，在硅襯底1的整個表面上形成氮氧化硅(SiON)膜(未示出)作為覆蓋膜。
接著，使用TEOS氣體通過等離子體增強CVD法將氧化硅(SiO2)膜淀積到約1.0μm的厚度。該氧化硅膜用做第一層間絕緣膜8。
接下來，為了使第一層間絕緣膜8致密化，在大氣壓氮氣氛中700℃的溫度下將這種第一層間絕緣膜8退火30分鐘。然后，通過CMP(化學(xué)機械拋光)法拋光第一層間絕緣膜8而使第一層間絕緣膜8的上表面平面化。
之后，通過光刻法構(gòu)圖第一層間絕緣膜8，以形成深度分別達到n型雜質(zhì)擴散區(qū)6a，6b的孔8a，8b。然后，通過濺射法依次在第一層間絕緣膜8的上表面上和孔8a，8b中形成20nm厚的Ti(鈦)膜和50nm厚度的TiN(氮化鈦)膜。接著，通過CVD法將W(鎢)膜淀積在TiN膜上，使之具有能完全掩埋孔8a，8b的厚度。
隨后，通過CMP法依次拋光W膜、TiN膜以及Ti膜直到露出第一層間絕緣膜8的上表面。所述拋光之后，留在孔8a，8b中的W膜等作為接觸栓塞9a，9b。
在存儲區(qū)域A的第一p阱3中，以后將介紹的位線聯(lián)結(jié)到形成在n型雜質(zhì)擴散區(qū)6a上的第一接觸栓塞9a，第一接觸栓塞9a位于兩個柵電極5a，5b之間。然后，以后將介紹的電容器上電極連接到其余兩個第二接觸栓塞9b。
這里，形成孔8a，8b之后，雜質(zhì)可以離子注入到n型雜質(zhì)擴散區(qū)6a，6b內(nèi)以補償所述接觸。
接下來，介紹包括簡化的監(jiān)控器測試的電容器形成步驟，即所謂的鐵電工藝。這里，單元測試圖形(cell test pattern)也形成在監(jiān)控器區(qū)域中。單元測試圖形由并聯(lián)連接的多個鐵電容器組成，每個電容器分別與存儲器的鐵電容器具有相同的形狀。但這里省略了進一步的介紹。
最近提供電介質(zhì)監(jiān)控器而不使用單元測試圖形以簡化監(jiān)控器測試的原因是使針形電極直接接觸監(jiān)控器的電極進行測量成為可能。相反，由于單元測試圖形和存儲區(qū)域A中的電容器一樣尺寸很小，因此很難測量，必須重新形成用于測量的引線電極。
首先，如圖2B所示，為了防止接觸栓塞9a，9b氧化，使用硅烷(SiH4)通過等離子體增強CVD法，在第一層間絕緣膜8和接觸栓塞9a，9b上形成100nm厚度的SiON膜10。然后，使用TEOS和氧作為反應(yīng)氣體通過等離子體增強CVD法在SiON膜10上形成150nm厚度的SiO2膜11。這里，SiON膜10也具有防止?jié)駳鉂B入第一層間絕緣膜8內(nèi)的功能。
之后，為了使SiON膜10和SiO2膜11致密化，在大氣壓氮氣氛中650℃的溫度下將這些膜退火30分鐘。
接著，在SiO2膜11上依次形成Ti膜和Pt(鉑)膜，形成具有雙層結(jié)構(gòu)的第一導(dǎo)電膜12。通過DC濺射法形成Ti膜和Pt膜。
這里，Ti膜的厚度設(shè)置為約10到30nm，Pt膜的厚度設(shè)置為約100到300nm。例如，Ti膜的厚度設(shè)置為約20nm，Pt膜的厚度設(shè)置為約175nm。這里，第一導(dǎo)電膜12可由銥、釕、氧化釕、氧化銥、氧化釕鍶(SrRuO3)等制成的膜形成。
隨后，通過RF濺射法在第一導(dǎo)電膜12上形成厚度100到300nm的電介質(zhì)膜13，例如200nm。電介質(zhì)膜13由鐵電材料的鋯鈦酸鉛(PZT；Pb(Zr1-xTix)O3)制成。
接下來，為了使構(gòu)成電介質(zhì)膜13的PZT結(jié)晶，在氧氣氛中650℃到850℃的溫度下進行RTA(快速熱退火)30到120秒鐘。例如，在700℃的溫度下進行退火60秒鐘。
作為鐵電材料的形成方法，除了以上的濺射法之外，還有旋壓(spin-on)法、溶膠-凝膠(sol-gel)法、MOD(金屬有機淀積)法、以及MOCVD法。此外，作為鐵電材料，除了PZT，還可以使用鈦酸鋯酸鑭鉛(PLZT)、SrBi2(TaxNb1-x)2O9(其中0＜x＜1)、Bi4Ti2O12等。這里，如果是制造DRAM而非FeRAM，那么，代替以上的鐵電材料，可以使用如(BaSr)TiO3(BST)、鈦酸鍶等高介電材料。
然后，通過濺射法在電介質(zhì)膜13上形成100到300nm厚度的氧化銥(IrO2)膜作為第二導(dǎo)電膜14。例如，第二導(dǎo)電膜14的厚度設(shè)置為200nm。這里，可以使用鉑或氧化釕鍶作為第二導(dǎo)電膜14。
之后，如圖2C所示，構(gòu)圖第二導(dǎo)電膜14，在存儲區(qū)域A中形成多個電容器上電極14a。沿下面將介紹的字線WL的延伸方向和位線的延伸方向，垂直并橫向地對準(zhǔn)電容器上電極14a。電容器上電極14a具有1.6μm×1.9μm的尺寸，它的面積約3μm2。電容器上電極14a形成在p阱3的附近，數(shù)量與形成在存儲區(qū)域A中的MOS晶體管一樣多。
此時，電介質(zhì)監(jiān)控器的上電極14b同時形成在監(jiān)控器區(qū)域B中。電介質(zhì)監(jiān)控器的上電極14b具有50μm×50μm的尺寸，它的面積約2500μm2。
接著，如圖2D所示，構(gòu)圖電介質(zhì)膜13，形成由條形電介質(zhì)膜組成的電容器電介質(zhì)膜13a。條形電介質(zhì)膜在多個電容器上電極14a下在字線WL方向連續(xù)地延伸。此時，構(gòu)圖同時形成由構(gòu)圖的電介質(zhì)膜13b制成的電介質(zhì)監(jiān)控器的監(jiān)控器電介質(zhì)膜。完成該步驟就形成了電介質(zhì)監(jiān)控器15，其具有作為第一電極的未構(gòu)圖的第一導(dǎo)電膜12、作為監(jiān)控器電介質(zhì)膜13b的構(gòu)圖電介質(zhì)膜、以及作為第二電極14b的構(gòu)圖的第二導(dǎo)電膜。電介質(zhì)監(jiān)控器15的剖面結(jié)構(gòu)顯示在圖4B中。從圖14中省略了保護絕緣膜16。此時，由于沒有進行第一導(dǎo)電膜12的構(gòu)圖，因此還沒有形成電容器下電極，因此電容器才完成一半。
接下來，介紹使用圖2D所示的電介質(zhì)監(jiān)控器15的簡化監(jiān)控器測試。根據(jù)本實施例的簡化的監(jiān)控器測試，對監(jiān)控器中的剩余電介質(zhì)極化(QSW)的量進行測量。監(jiān)控器中的QSW用于確定存儲區(qū)域A中的剩余電介質(zhì)極化(QSW)的量與電容器的保持特性的成品率之間的相關(guān)性。在下面的“測量項目及可用測量項目評估的評估項目的說明”中介紹這些相關(guān)數(shù)據(jù)。
測量電路是公知的sawyer-tower電路。具體地，如圖2E所示，針形電極51a，51b分別接觸電介質(zhì)監(jiān)控器15的第二電極14b和第一電極12，脈沖發(fā)生器也連接到第一電極12，一個負(fù)載電容器連接到第二電極14b。負(fù)載電容器對應(yīng)于具有5.6nF電容值的電容器。測量時，脈沖發(fā)生器提供具有1μs脈沖寬度和5V電壓的脈沖。測量方法更詳細(xì)的內(nèi)容介紹在S.D.TRAYNOR，T.D.HANDNAGY以及L.KAMMERDINER的Integrated Ferroelectrics，1997，16卷，66-76頁等中。
這樣，測量電介質(zhì)監(jiān)控器15中的剩余電介質(zhì)極化(QSW)的量，并與電介質(zhì)監(jiān)控器15中的剩余電介質(zhì)極化(QSW)量的預(yù)定參考值(下限)比較。
之后，如果電介質(zhì)監(jiān)控器15中的剩余電介質(zhì)極化(QSW)量不能滿足參考值，那么相關(guān)的晶片被廢棄，并制備新晶片(已進行了CMOS步驟)，然后從鐵電工藝重新開始步驟，否則相關(guān)的芯片不被廢棄，重新制造電容器。如果重新制造電容器，則除去電容器上電極14a和電容器電介質(zhì)膜13a，然后在未構(gòu)圖的第一導(dǎo)電膜上重新形成電介質(zhì)膜13和第二導(dǎo)電膜14。然后，借助圖2C到2E的步驟再次進行電容器電介質(zhì)膜13a的評估。重復(fù)這些步驟直到電介質(zhì)監(jiān)控器15中的剩余電介質(zhì)極化(QSW)量滿足參考值。
同時，如果電介質(zhì)監(jiān)控器15中的剩余電介質(zhì)極化(QSW)量滿足參考值，那么電容器的電介質(zhì)膜確定為正常形成。然后，步驟進行到后續(xù)步驟。也就是，通過對還沒有構(gòu)圖的第一導(dǎo)電膜12進行構(gòu)圖，形成電容器下電極12a。接下來，介紹這些步驟。
為了除去進行簡化的監(jiān)控器測試之后由于接觸針形電極51a，51b而帶到芯片上的污染物如顆粒等，進行洗滌工藝。
隨后，將硅襯底放入氧氣氛中，接著通過在350℃的襯低溫度下加熱硅襯底60分鐘進行預(yù)處理退火。
然后，如圖2E所示，通過RF濺射設(shè)備在電容器上電極14a、電容器電介質(zhì)膜13a以及第一導(dǎo)電膜12上形成由20到100nm厚度，例如50nm厚度的氧化鋁制成的保護絕緣膜16。在壓力為7.5毫乇的氣氛中，將RF功率設(shè)置為例如2kW，形成氧化鋁。
之后，在保護絕緣膜16上形成條形抗蝕劑圖形(未示出)。條形抗蝕劑圖形在字線WL方向覆蓋電容器電介質(zhì)膜13a和電容器上電極14a。隨后使用抗蝕劑圖形作為掩模依次蝕刻保護絕緣膜16和第一導(dǎo)電膜12。因此，如圖2F所示，形成了在多個電容器電介質(zhì)膜13a下穿過、也用做布線的電容器下電極12a。此時，也對電介質(zhì)監(jiān)控器的第一導(dǎo)電膜12進行構(gòu)圖，形成電介質(zhì)監(jiān)控器的構(gòu)圖的第一電極12b。
下電極12a具有從條形電介質(zhì)膜13a伸出的接觸區(qū)。此外，保護絕緣膜16具有從上側(cè)覆蓋電容器上電極14a、電容器電介質(zhì)膜13a以及電容器下電極12a的形狀。構(gòu)圖電容器下電極12a之后，將硅襯底1放入氧氣氛中，然后在650℃的襯底溫度下進行60分鐘提高電容器電介質(zhì)膜13a和監(jiān)控器電介質(zhì)膜13b的膜質(zhì)量的工藝。
鐵電容器17由根據(jù)以上步驟形成的電容器下電極12a、電容器電介質(zhì)膜13a以及電容器下電極12a構(gòu)成。鐵電容器17的剖面結(jié)構(gòu)顯示在圖4A中。這里，從圖4A中省略了保護絕緣膜16。在存儲區(qū)域A中，鐵電容器17形成得與MOS晶體管一樣多。
接下來，介紹直到圖2G所示結(jié)構(gòu)的形成步驟，即布線步驟。
首先，在整個表面上形成具有TEOS膜和SOG(旋裝玻璃，spin-on-glass)制成的雙層結(jié)構(gòu)并具有300nm厚度的第二層間絕緣膜18以覆蓋鐵電容器17。
然后，通過光刻法構(gòu)圖第二層間絕緣膜18和保護絕緣膜16，在鐵電容器17的上電極14a上形成接觸孔18a。
此外，通過光刻法構(gòu)圖第二層間絕緣膜18、保護絕緣膜16、SiON膜10以及SiO2膜11，在存儲區(qū)域A中第一p阱3的兩端附近的第二接觸栓塞9b上形成接觸孔18b。此外，接觸孔18c，18d分別形成在電介質(zhì)監(jiān)控器15的第二電極14b和第一電極12b上的第二層間絕緣膜18和保護絕緣膜16中。
在以下條件下蝕刻第二層間絕緣膜18分別以618sccm、67sccm以及32sccm的速度將Ar、CF4以及C4F8引入到蝕刻氣氛中，氣氛壓力為350毫乇，RF電源功率設(shè)置為1kW，蝕刻時間設(shè)置為26秒。此外，在以下條件下蝕刻保護絕緣膜16分別以596sccm、16sccm以及24sccm的速度將Ar、CHF3以及CF4引入到蝕刻氣氛中，氣氛壓力為1000毫乇，RF電源功率設(shè)置為900W，蝕刻時間設(shè)置為22秒。此外，在以下條件下蝕刻SiO2膜11和SiON膜10分別以618sccm、67sccm以及32sccm的速度將Ar、CF4以及C4F8引入到蝕刻氣氛中，氣氛壓力為350毫乇，RF電源功率設(shè)置為1kW，蝕刻時間設(shè)置為60秒。
接下來，通過濺射法在第二層間絕緣膜18上和接觸孔18a到18d中形成例如125nm厚度的TiN膜。然后，在存儲區(qū)域A中，通過光刻法構(gòu)圖TiN膜，形成第一局部布線19a，局部布線19a借助接觸孔18a，18b電連接位于第一p阱3兩端附近的第二接觸栓塞9b和上電極14a，如圖2G所示。同時，構(gòu)圖形成第二局部布線19b，第二局部布線19b借助電介質(zhì)監(jiān)控器15的上電極14b上的接觸孔18c延伸到上電極14b的周邊，此外也形成了第三局部布線19c，第三局部布線19c借助電介質(zhì)監(jiān)控器15的第一電極12b上的接觸孔18d延伸到下電極12b的周邊。
這里，第一局部布線19a為第一層金屬布線。
然后，形成厚度15到100nm由氧化鋁組成的保護絕緣膜，覆蓋從第一到第三局部布線19a到19c以及第二層間絕緣膜18的所有表面。隨著膜厚度變厚，保護絕緣膜可以提高鐵電容器17的壓印速率(imprint rate)。然而，它有時使得難以進行含有后加工的、用于在保護絕緣膜中形成接觸孔以連接以后將介紹的第二層金屬布線和襯底的蝕刻。此時，保護絕緣膜的膜厚度最好設(shè)置為約20nm。
隨后，使用TEOS通過等離子體增強CVD方法在保護絕緣膜上形成由SiO2組成并且厚度為200到400nm的層間絕緣膜。然后，在含有N2O的氣氛中在350℃下加熱層間絕緣膜的表面層。在圖2G中，具有兩層的上述絕緣膜稱做第三層間絕緣膜，由參考數(shù)字20表示。
接著，使用抗蝕劑圖形(未示出)通過光刻法對存儲區(qū)域A中從第三層間絕緣膜20到SiON膜10的各膜進行構(gòu)圖。由此，在第一p阱3的中間位置中第一接觸栓塞9a上形成孔20a。
通過蝕刻步驟，使用相同的干蝕刻設(shè)備，形成第三層間絕緣膜20及其下面各層膜中的孔20a。
例如，在以下條件下蝕刻第三層間絕緣膜20的層間絕緣膜分別以618sccm、67sccm以及32sccm的速度將Ar、CF4以及C4F8引入到蝕刻氣氛中，氣氛壓力為350毫乇，RF電源功率設(shè)置為1kW，蝕刻時間設(shè)置為26秒。此外，在以下條件下蝕刻第三層間絕緣膜20的保護絕緣膜分別以596sccm、16sccm以及24sccm的速度將Ar、CHF3以及CF4引入到蝕刻氣氛中，氣氛壓力為1000毫乇，RF電源功率設(shè)置為900W，蝕刻時間設(shè)置為22秒。此外，在以下條件下蝕刻第二層間絕緣膜18、SiO2膜11和SiON膜10分別以618sccm、67sccm以及32sccm的速度將Ar、CF4以及C4F8引入到蝕刻氣氛中，氣氛壓力為350毫乇，RF電源功率設(shè)置為1kW，蝕刻時間設(shè)置為60秒。
之后，在第三層間絕緣膜20和接觸孔20a上和內(nèi)部形成具有五層結(jié)構(gòu)的金屬膜，五層結(jié)構(gòu)由20nm厚度的Ti膜、50nm厚度的TiN膜、500nm厚度的Al-Cu膜、5nm厚度的Ti膜和150nm厚度的TiN膜構(gòu)成。然后通過光刻法構(gòu)圖該金屬膜。
這樣，在存儲區(qū)域A中形成位線21。然后，存儲區(qū)域A中的位線21借助孔20a連接到第一p阱3上的第一接觸栓塞9a。位線21變?yōu)閮蓪咏饘俨季€。
使用TEOS氣和氧氣(O2)氣體通過等離子體增強CVD法在第三層間絕緣膜20、位線21等上形成SiO2膜組成并且厚度為2.0μm的第四層間絕緣膜22。
然后，通過CMP法拋光第四層間絕緣膜22的上表面以平面化。
接著，將硅襯底1放入低壓氣氛中，之后，在氣氛中，N2O和N2氣體等離子體化，隨后在小于450℃例如350℃的襯底溫度下將第四層間絕緣膜22暴露于等離子體3分鐘或更多，優(yōu)選4分鐘或更多。由此，等離子體處理將拋光時滲透到第四層間絕緣膜22內(nèi)的濕氣排到外部，第四層間絕緣膜22成為濕氣很難滲入膜內(nèi)的狀態(tài)。
這里，如果在第四層間絕緣膜22中產(chǎn)生了腔體，有時通過拋光會暴露這種空腔體。此時，拋光之后可以形成由SiO2膜組成并且厚度大于100nm的帽蓋層(cap layer)(未示出)，作為第四層間絕緣膜22的上層部分。使用TEOS氣體通過等離子體增強CVD法形成帽蓋層，然后在350℃的襯底溫度下暴露于N2O等離子體。
然后，通過濺射在第四層間絕緣膜22的上表面形成TiN膜23a。接著，在TiN膜23a上依次形成600nm厚度的Al-Cu膜23b和100nm厚度的TiN膜23c。
隨后，通過構(gòu)圖TiN膜23c、Al-Cu膜23b以及TiN膜23a形成布線23。這里，布線23為第三層金屬布線。
形成布線23之后，使用TEOS氣體通過等離子體增強CVD法形成SiO2組成并且厚度例如為200nm的第一覆蓋絕緣膜24，以覆蓋所述第三金屬布線23。接下來，使用硅烷和銨通過等離子體增強CVD法，在第一覆蓋絕緣膜24上形成氮化硅組成并且厚度例如為500nm的第二覆蓋絕緣膜25。
以上步驟完成了具有鐵電容器17的FeRAM的基本結(jié)構(gòu)。
這里，對于保護絕緣膜16或第三層間絕緣膜20的保護絕緣膜的組成材料，材料不限于氧化鋁。它可以是很難滲透氫的絕緣材料，例如PZT、TiO2、AlN、Si3N4、SiON等。
然后，在晶片狀態(tài)相繼進行監(jiān)控器測試和器件測試，之后根據(jù)預(yù)定的標(biāo)準(zhǔn)作出交貨判斷。
通過使用單元測試圖形并測量晶體管特性、接觸電阻、布線電阻、布線間泄漏、鐵電容器特性等進行監(jiān)控器測試。如果這些測量值在標(biāo)準(zhǔn)內(nèi)，那么這種晶片確定為無缺陷，如果這些測量值在標(biāo)準(zhǔn)之外，那么這種晶片確定為有缺陷。所得工序廢棄或重新制造確定為有缺陷的晶片。
作為測量以上測量項目中的鐵電容器特性的監(jiān)控器，使用并聯(lián)連接多個電容器的單元測試圖形，所述多個電容器中的每一個具有與存儲單元中的電容器相同的形狀。單元測試圖形得到鐵電容器特性的測量值，例如剩余電介質(zhì)極化(QSW)的量、有效剩余電介質(zhì)極化(Qeff)的量、飽和電壓(V90)、電容器漏電流(Lcap)、電容器電容(Ccap)等。
器件測試由測量輸入保護電路的操作狀態(tài)的直流電流測試、測量周邊電路和所有單元的操作狀態(tài)的交流電測試、以及檢查是否能保持鐵電容器的數(shù)據(jù)的保持測試。根據(jù)預(yù)定的標(biāo)準(zhǔn)評估測試結(jié)果以確定晶片是有缺陷還是無缺陷。所得工序廢棄或重新制造確定為有缺陷的晶片。
根據(jù)以上實施例，在同時形成電容器17和電介質(zhì)監(jiān)控器15的步驟中，在構(gòu)圖電介質(zhì)膜13而形成電容器17的電容器電介質(zhì)膜13a之后，在構(gòu)圖第一導(dǎo)電膜之前，測量電介質(zhì)監(jiān)控器15的特性，然后根據(jù)電介質(zhì)監(jiān)控器15的特性的測量結(jié)果評估電容器17。
由于在形成電容器17的工藝的中途測量電介質(zhì)監(jiān)控器的特性，因此在完成電容器17的中途，借助剩余電介質(zhì)極化(QSW)的量的測量值可以檢測電介質(zhì)膜13的結(jié)晶性異?；蚪M分。因此，電容器的形成完成之前，可以評估電容器以在較早階段確定是否繼續(xù)電容器的形成步驟，或者相關(guān)的晶片是否應(yīng)廢棄掉，或者步驟是否應(yīng)返回到重新制造電容器的步驟。這樣，即使在電容器的形成工藝中產(chǎn)生故障，評估也可以避免在產(chǎn)生故障的相關(guān)步驟之后的后續(xù)制造步驟中浪費工時，由此提高了生產(chǎn)量。此外，如果選擇了重新制造，那么僅需要重復(fù)缺陷電容器的制造步驟，由此可以簡化重新制造操作，也可以提高成品率。
此外，借助剩余電介質(zhì)極化(QSW)的量的測量值可以預(yù)測電容器17的保持特性的成品率。因此，只有有高成品率的加工中晶片被選擇性地轉(zhuǎn)移到后面的步驟，由此可以提高器件成品率。
(測量項目及可用測量項目評估的評估項目的說明)下面詳細(xì)介紹，在應(yīng)用于上述半導(dǎo)體存儲器件制造方法的電容器評估方法中，電介質(zhì)監(jiān)控器的測量項目和可通過測量項目評估的電容器評估項目的檢查結(jié)果。
圖5示出了電介質(zhì)監(jiān)控器中的剩余電介質(zhì)極化(QSW)量與單元測試圖形中的剩余電介質(zhì)極化(QSW)量之間的相關(guān)曲線圖。圖5的縱坐標(biāo)表示以線性刻度表示的單元測試圖形中的剩余電介質(zhì)極化(QSW)量(μC/cm2)，橫坐標(biāo)表示以線性刻度表示的電介質(zhì)監(jiān)控器中的剩余電介質(zhì)極化(QSW)量(μC/cm2)。
電介質(zhì)監(jiān)控器對應(yīng)于具有圖4B所示結(jié)構(gòu)的監(jiān)控器，電極和電介質(zhì)膜的材料對應(yīng)于在半導(dǎo)體存儲器件制造方法中介紹的材料。此外，單元測試圖形對應(yīng)于并聯(lián)連接多個電介質(zhì)電容器的測試圖形，每個電容器具有與存儲區(qū)域中的電容器相同的結(jié)構(gòu)，如圖4A所示。單元測試圖形中的電極和電介質(zhì)膜的材料對應(yīng)于電介質(zhì)監(jiān)控器的相同材料。此外，剩余電介質(zhì)極化(QSW)量的測量電路對應(yīng)于已介紹的sawyer-tower電路。
根據(jù)圖5所示的結(jié)果，電介質(zhì)監(jiān)控器中的剩余電介質(zhì)極化(QSW)量與單元測試圖形中的剩余電介質(zhì)極化(QSW)量之間非常相關(guān)。由于可以認(rèn)為單元測試圖形中的剩余電介質(zhì)極化(QSW)量基本上對應(yīng)于存儲區(qū)域中電容器中的剩余電介質(zhì)極化(QSW)量，通過測量電介質(zhì)監(jiān)控器中的剩余電介質(zhì)極化(QSW)量可以評估存儲區(qū)域中電容器中的剩余電介質(zhì)極化(QSW)量。在以下基礎(chǔ)上評估電容器中的剩余電介質(zhì)極化(QSW)量1)設(shè)置允許器件交貨的電容器剩余電介質(zhì)極化(QSW)量的下限；2)設(shè)置電介質(zhì)監(jiān)控器中的剩余電介質(zhì)極化(QSW)量，對應(yīng)于基于圖5的所述下限；3)設(shè)置對應(yīng)于以上第2)項的QSW設(shè)置值的交貨標(biāo)準(zhǔn)的下限。
圖6示出了電介質(zhì)監(jiān)控器中剩余電介質(zhì)極化(QSW)的量與器件成品率之間的相關(guān)曲線圖。圖6的縱坐標(biāo)表示以線性刻度表示的基于單元測試圖形的器件成品率(％)，它的橫坐標(biāo)表示以線性刻度表示的電介質(zhì)監(jiān)控器中剩余電介質(zhì)極化(μC/cm2)的量。這里，基于單元測試圖形的器件成品率意味著單元測試圖形的保持(數(shù)據(jù)保持特性)的成品率。為了獲取對應(yīng)于大范圍的成品率值的數(shù)據(jù)，通過改變多種制造條件等制備樣品。
電介質(zhì)監(jiān)控器和單元測試圖形的形狀和材料對應(yīng)于與圖5所示類似的形狀和材料。此外，剩余電介質(zhì)極化(QSW)量和保持特性的測量電路對應(yīng)于已介紹的sawyer-tower電路。
根據(jù)圖6所示的結(jié)果，電介質(zhì)監(jiān)控器中的剩余電介質(zhì)極化(QSW)量與單元測試圖形中的保持成品率之間非常相關(guān)?？梢哉J(rèn)為單元測試圖形中的保持成品率基本上對應(yīng)于存儲區(qū)域中電容器中的保持成品率。由于該原因，可由電介質(zhì)監(jiān)控器中的剩余電介質(zhì)極化(QSW)量的測量得到存儲區(qū)域中電容器的保持的成品率。
作為保持成品率的評估標(biāo)準(zhǔn)的一個例子，如果設(shè)置95％的保持成品率為允許交貨的下限，那么應(yīng)用到電介質(zhì)監(jiān)控器中剩余電介質(zhì)極化(QSW)量的下限可以設(shè)置為50μC/cm2。
通過上述說明，參考附圖詳細(xì)地介紹了本發(fā)明的實施例。但特定結(jié)構(gòu)不限于該實施例，在不脫離本發(fā)明要點的范圍內(nèi)的設(shè)計變化等也包含在本發(fā)明中。
例如，在以上實施例中，電介質(zhì)監(jiān)控器15直接形成在半導(dǎo)體襯底上的SiO2膜11上。但一個第三導(dǎo)電膜可以夾在SiO2膜11和第一導(dǎo)電膜12之間。在這種情況下，構(gòu)圖第一導(dǎo)電膜12，形成具有直接位于SiO2膜11上的構(gòu)圖第一導(dǎo)電膜的下電極12a的電容器17，也形成具有位于第三導(dǎo)電膜上的構(gòu)圖第一導(dǎo)電膜的第一電極12b的電介質(zhì)監(jiān)控器15。這里，第三導(dǎo)電膜形成為在電介質(zhì)監(jiān)控器15的周圍是暴露的，這樣，利用該第三導(dǎo)電膜進行簡化的監(jiān)控器測試。
如果這樣做的話，由于形成電容器17之后立即測量電介質(zhì)監(jiān)控器15的特性，因此借助剩余電介質(zhì)極化(QSW)量的測量值可檢測電介質(zhì)膜13的結(jié)晶性異常、組分等，從而可在制造步驟轉(zhuǎn)到電容器17形成工藝之后的工藝之前，在較早階段評估電容器17。這樣可得到與以上實施例相同的優(yōu)點。
此外，在以上實施例中，本發(fā)明的半導(dǎo)體存儲器件的制造方法應(yīng)用于FeRAM制造方法。但本發(fā)明也可以應(yīng)用于具有DRAM或其它電容器的半導(dǎo)體存儲器件的制造方法。
此外，在以上實施例中，選擇剩余電介質(zhì)極化(QSW)量作為電介質(zhì)監(jiān)控器的測量項目，此外，選擇剩余電介質(zhì)極化(QSW)量和保持成品率作為電容器的評估項目。但除了剩余電介質(zhì)極化(QSW)量之外，測量項目可以包括有效的剩余電介質(zhì)極化(Qeff)的量、飽和電壓(V90)、電容器漏電流(Lcap)、電容器電容(Ccap)。此外，測量項目可以包括電介質(zhì)監(jiān)控器電介質(zhì)膜13b的磁滯特性、介電常數(shù)等。除了剩余電介質(zhì)極化(QSW)量和保持成品率之外，通過測量項目可以評估的評估項目可以包括對應(yīng)于各測量項目的項目、疲勞(疲勞特性)等。
在簡化的監(jiān)控器測試中，這些測量項目可以單獨或組合使用。通過組合使用這些測量項目，可以顯著提高簡化的監(jiān)控器測試的精確度。
如上所述，根據(jù)本發(fā)明，電容器和監(jiān)控器同時形成，然后在完成電容器的中途測量電介質(zhì)監(jiān)控器的特性，之后根據(jù)電介質(zhì)監(jiān)控器特性的測量結(jié)果評估電容器。
由于在完成電容器的中途測量電介質(zhì)監(jiān)控器的特性，因此借助如剩余電介質(zhì)極化(QSW)的量等的電容器特性測量值可以檢測電介質(zhì)膜的結(jié)晶性異常、組分等。因此，在電容器的形成完成之前，可以評估電容器以在較早階段確定是否繼續(xù)電容器的形成步驟，或者相關(guān)的晶片是否應(yīng)廢棄掉，或者步驟是否應(yīng)返回到重新制造電容器的步驟。這樣，即使在電容器形成步驟中產(chǎn)生故障，通過評估也可以避免在產(chǎn)生故障的相關(guān)步驟之后的后續(xù)制造步驟中浪費工時，由此提高了生產(chǎn)量。此外，如果選擇了重新制造，那么僅有缺陷制造步驟需要重新進行，由此可以簡化重新制造的操作，也可以提高成品率。
此外，借助如剩余電介質(zhì)極化(QSW)的量等的電容器特性測量值可以預(yù)測電容器的保持特性等的成品率。因此，只有具高成品率的加工中晶片才被選擇性地轉(zhuǎn)到后面的步驟，由此可以提高器件成品率。
權(quán)利要求
1.在半導(dǎo)體襯底上提供有電容器的半導(dǎo)體存儲器件的制造方法，電容器具有由第一導(dǎo)電膜制成的下電極、電介質(zhì)膜制成的電容器電介質(zhì)膜以及第二導(dǎo)電膜制成的上電極構(gòu)成的疊層結(jié)構(gòu)，該方法包括以下步驟在半導(dǎo)體襯底上形成絕緣膜；在絕緣膜上形成電容器；在絕緣膜上形成電介質(zhì)監(jiān)控器，電介質(zhì)監(jiān)控器由與電容器相同的材料制成并具有相同的層結(jié)構(gòu)；在形成電容器的工藝中間測量電介質(zhì)監(jiān)控器的特性；以及根據(jù)電介質(zhì)監(jiān)控器特性的測量結(jié)果評估電容器。
2.根據(jù)權(quán)利要求1的方法，其中，沒有構(gòu)圖的第一導(dǎo)電膜作為電介質(zhì)監(jiān)控器的第一電極，構(gòu)圖的電介質(zhì)膜作為監(jiān)控器的電介質(zhì)膜，構(gòu)圖的第二導(dǎo)電膜作為其第二電極。
3.根據(jù)權(quán)利要求2的方法，其中，形成電介質(zhì)監(jiān)控器的步驟包括下列步驟通過對疊置在絕緣膜上的第一導(dǎo)電膜、電介質(zhì)膜和第二導(dǎo)電膜中的第二導(dǎo)電膜進行構(gòu)圖而形成第二電極，并且通過構(gòu)圖所述電介質(zhì)膜形成監(jiān)控器電介質(zhì)膜。
4.根據(jù)權(quán)利要求3的方法，其中，在通過構(gòu)圖所述電介質(zhì)膜形成監(jiān)控器電介質(zhì)膜的步驟之后，在構(gòu)圖第一導(dǎo)電膜的步驟之前，進行測量電介質(zhì)監(jiān)控器的特性的步驟。
5.根據(jù)權(quán)利要求1的方法，其中，如果電容器的評估結(jié)果滿足預(yù)定的標(biāo)準(zhǔn)，在評估電容器的步驟之后通過對沒有構(gòu)圖的第一導(dǎo)電膜進行構(gòu)圖而形成電容器的下電極，從而形成電容器。
6.根據(jù)權(quán)利要求5的方法，在電容器形成之后，還包括以下步驟形成覆蓋電容器的絕緣膜；以及在覆蓋電容器的絕緣膜上形成布線。
7.根據(jù)權(quán)利要求1的方法，其中，如果電容器的評估結(jié)果不滿足預(yù)定的標(biāo)準(zhǔn)，在評估電容器的步驟之后，從下述操作中選擇一種廢棄具有電介質(zhì)監(jiān)控器的半導(dǎo)體襯底并用新的半導(dǎo)體襯底重新從第一步開始執(zhí)行上面的步驟的第一操作，以及去掉電容器的上電極與電介質(zhì)膜和電介質(zhì)監(jiān)控器的第二電極與監(jiān)控器電介質(zhì)膜，然后在沒有構(gòu)圖的第一導(dǎo)電膜上形成新的電介質(zhì)膜和新的第二導(dǎo)電膜的第二操作。
8.根據(jù)權(quán)利要求2的方法，其中，在測量電介質(zhì)監(jiān)控器的特性的步驟中，測量焊盤為第一電極和第二電極。
9.根據(jù)權(quán)利要求8的方法，其中，在測量電介質(zhì)監(jiān)控器的特性的步驟中，通過將針形電極分別與第一電極和第二電極接觸來測量電介質(zhì)監(jiān)控器的特性。
10.根據(jù)權(quán)利要求1的方法，其中半導(dǎo)體襯底是上面形成有多個芯片的半導(dǎo)體晶片，電容器形成在各芯片的存儲器區(qū)中，在用來將晶片分割為單個芯片的切割區(qū)或在作為各芯片的角區(qū)的監(jiān)控器區(qū)中形成所述電介質(zhì)監(jiān)控器。
11.根據(jù)權(quán)利要求1的方法，其中，在測量電介質(zhì)監(jiān)控器的特性的步驟中，測量是針對電介質(zhì)膜的剩余電介質(zhì)極化、介電常數(shù)和磁滯的量中的至少一個進行的。
12.根據(jù)權(quán)利要求1的方法，其中半導(dǎo)體襯底具有一個絕緣柵場效應(yīng)晶體管。
13.根據(jù)權(quán)利要求1的方法，其中所述電介質(zhì)膜由鐵電材料制成。
14.根據(jù)權(quán)利要求1的方法，其中電介質(zhì)監(jiān)控器的形狀不同于電容器的形狀。
15.在半導(dǎo)體襯底上提供有電容器的半導(dǎo)體存儲器件的制造方法，所述電容器具有由第一導(dǎo)電膜制成的下電極、電介質(zhì)膜制成的電容器電介質(zhì)膜以及第二導(dǎo)電膜制成的上電極構(gòu)成的疊層結(jié)構(gòu)，該方法包括以下步驟在半導(dǎo)體襯底上形成絕緣膜；在絕緣膜上選擇性地形成第三導(dǎo)電膜；在絕緣膜和第三導(dǎo)電膜上依次形成第一導(dǎo)電膜、電介質(zhì)膜和第二導(dǎo)電膜；在絕緣膜上通過構(gòu)圖第二導(dǎo)電膜、電介質(zhì)膜和第一導(dǎo)電膜形成具有上電極、電介質(zhì)膜和下電極的電容器，也在第三導(dǎo)電膜上形成構(gòu)圖的第二導(dǎo)電膜作為第二電極、構(gòu)圖的電介質(zhì)膜作為監(jiān)控器電介質(zhì)膜、構(gòu)圖的第一導(dǎo)電膜作為第一電極的電介質(zhì)監(jiān)控器，暴露出電介質(zhì)監(jiān)控器周圍的第三導(dǎo)電膜；測量所述電介質(zhì)監(jiān)控器的特性；以及根據(jù)所述電介質(zhì)監(jiān)控器特性的測量結(jié)果評估所述電容器。
16.根據(jù)權(quán)利要求15的方法，其中，在測量電介質(zhì)監(jiān)控器的特性的步驟中，測量焊盤為第三導(dǎo)電膜和第二電極。
17.根據(jù)權(quán)利要求16的方法，其中，在測量電介質(zhì)監(jiān)控器的特性的步驟中，通過將針形電極分別與第三導(dǎo)電膜和第二電極接觸來測量電介質(zhì)監(jiān)控器的特性。
18.根據(jù)權(quán)利要求15的方法，如果電容器的評估結(jié)果滿足預(yù)定的標(biāo)準(zhǔn)，還包括以下步驟形成覆蓋電容器的絕緣膜；以及在評估電容器的步驟之后，在覆蓋電容器的絕緣膜上形成布線。
19.根據(jù)權(quán)利要求15的方法，其中，如果電容器的評估結(jié)果不滿足預(yù)定的標(biāo)準(zhǔn)，則在評估電容器的步驟之后，從下述操作中選擇一種廢棄具有所述電介質(zhì)監(jiān)控器的半導(dǎo)體襯底并用新的半導(dǎo)體襯底重新從第一步開始執(zhí)行上面的步驟的第一操作，以及去掉電容器的上電極、電介質(zhì)膜與下電極和電介質(zhì)監(jiān)控器的第二電極、監(jiān)控器電介質(zhì)膜與第一電極，然后重新在絕緣膜上形成第一導(dǎo)電膜、電介質(zhì)膜和第二導(dǎo)電膜的第二操作。
20.根據(jù)權(quán)利要求15的方法，其中，半導(dǎo)體襯底是上面形成有多個芯片的半導(dǎo)體晶片，電容器形成在各芯片的存儲器區(qū)中，在用來將晶片分割為單個芯片的切割區(qū)或在作為各芯片的角區(qū)的監(jiān)控器區(qū)中形成所述電介質(zhì)監(jiān)控器。
21.根據(jù)權(quán)利要求15的方法，其中，在測量電介質(zhì)監(jiān)控器的特性的步驟中，測量是針對電介質(zhì)膜的剩余電介質(zhì)極化、介電常數(shù)和磁滯的量中的至少一個進行的。
22.根據(jù)權(quán)利要求15的方法，其中半導(dǎo)體襯底具有一個絕緣柵場效應(yīng)晶體管。
23.根據(jù)權(quán)利要求15的方法，其中所述電介質(zhì)膜由鐵電材料制成。
24.根據(jù)權(quán)利要求15的方法，其中所述電介質(zhì)監(jiān)控器的形狀不同于所述電容器的形狀。
全文摘要
本申請公開了一種半導(dǎo)體存儲器件的制造方法。該器件的半導(dǎo)體襯底上提供有電容器，電容器具有以下疊層結(jié)構(gòu)第一導(dǎo)電膜制成的下電極、電介質(zhì)膜制成的電容器電介質(zhì)膜以及第二導(dǎo)電膜制成的上電極。該方法包括以下步驟形成絕緣膜，在絕緣膜上形成電容器，在絕緣膜上形成電介質(zhì)監(jiān)控器，電介質(zhì)監(jiān)控器具有與電容器相同的材料并具有相同的層結(jié)構(gòu)，在形成電容器的步驟中間測量電介質(zhì)監(jiān)控器的特性，并根據(jù)電介質(zhì)監(jiān)控器特性的測量結(jié)果評估電容器。
文檔編號H01L21/822GK1479366SQ0310648
公開日2004年3月3日 申請日期2003年2月27日 優(yōu)先權(quán)日2002年8月29日
發(fā)明者彥坂幸信 申請人:富士通株式會社