專利名稱：具有超淺超陡反向表面溝道的半導(dǎo)體器件的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的制造方法；更具體地說(shuō)，本發(fā)明涉及具有柵信號(hào)寬度(gate length)小于100nm的超淺超陡反向表面溝道(super-steep-retrograde epi-channel)的半導(dǎo)體器件的制造方法。
背景技術(shù)：
一般來(lái)說(shuō)，在晶體管如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)或金屬絕緣半導(dǎo)體場(chǎng)效應(yīng)晶體管(MISFET)中，配置在柵極和柵氧化層下面的半導(dǎo)電襯底的表面區(qū)域的作用是通過(guò)電場(chǎng)輸送電流，該電場(chǎng)供應(yīng)到處于給柵極(gate electrode)供應(yīng)電壓狀態(tài)的源極(source)和/或漏極(drain)。因此，該表面區(qū)域被稱為溝道(channel)。
上述晶體管的性能還取決于溝道的摻雜劑濃度，精確地?fù)诫s溝道非常重要，因?yàn)閾诫s劑濃度決定了多種性能如晶體管的閾電壓(VT)、漏極電流(Id)等。
在與精確摻雜溝道相關(guān)的技術(shù)中，一般使用包括阱離子注入(well ionimplantation)和溝道離子注入(別名是閾電壓調(diào)節(jié)離子注入)的離子注入技術(shù)。離子注入技術(shù)能夠在各種不同結(jié)構(gòu)中形成溝道，可能的溝道結(jié)構(gòu)的例子有在其深度中保持均一溝道摻雜濃度的平坦溝道結(jié)構(gòu)、在一定深度中形成溝道的埋置溝道結(jié)構(gòu)(buried channel structure)和溝道摻雜濃度隨深度而增加的反向溝道結(jié)構(gòu)(retrograde channel structure)。
在上述溝道中，反向溝道是用重金屬離子如銦(In)、砷(As)和銻(Sb)等通過(guò)重金屬離子注入技術(shù)形成的，一般用于柵信號(hào)寬度小于0.2μm的高功能微處理器。反向溝道還可以應(yīng)用于具有高激勵(lì)電流性能的高功能器件，因?yàn)榉聪驕系谰哂须S表面摻雜濃度的降低而增加表面遷移率的作用。
當(dāng)柵信號(hào)寬度減小時(shí)，要求溝道深度變得更淺。因此，離子注入技術(shù)的應(yīng)用局限于深度小于50nm的溝道。
為了改善這一局限性，有人提出在溝道摻雜層(channel doping layer)上形成表面溝道的表面溝道結(jié)構(gòu)。
圖1A是示出現(xiàn)有技術(shù)中半導(dǎo)體器件的表面溝道結(jié)構(gòu)的圖。
如圖1A所示，在襯底11上形成柵氧化層12和柵極13，包括表面層14和溝道摻雜層15的表面溝道形成在襯底11上，襯底11配置在柵氧化層12下面。在表面溝道的兩個(gè)側(cè)面還形成高度集中(high concentrated)的源/漏延伸區(qū)(source/drain extension)(后面稱為SDE)16和源/漏區(qū)(source/drain area)17。
但是，上述現(xiàn)有技術(shù)不可能用帶有表面溝道結(jié)構(gòu)的半導(dǎo)體器件得到改進(jìn)的開(kāi)/關(guān)電流，因?yàn)殡y以控制溝道摻雜層15中摻雜劑的損失和擴(kuò)散。
參照?qǐng)D1B，有人提出另一種解決現(xiàn)有技術(shù)的上述問(wèn)題的方法，就是建立階梯狀(step-like)δ摻雜的表面溝道。
圖1B是示出δ摻雜的表面溝道的摻雜曲線隨瞬態(tài)增強(qiáng)型擴(kuò)散(transientenhanced diffusion)(后面稱為TED)或熱平衡(thermal budget)的變化圖。另外還觀察到δ摻雜曲線在拓寬，因?yàn)榕渲迷跂叛趸瘜?2下面的表面溝道的階梯狀δ摻雜曲線由于TED或過(guò)度熱平衡而不能保持優(yōu)選的δ摻雜曲線。在本申請(qǐng)中，拓寬的δ摻雜曲線和優(yōu)選的δ摻雜曲線在圖1B中表示為P2和P1，柵氧化層12簡(jiǎn)寫(xiě)為Gox。
因此，盡管形成了具有摻雜和未摻雜表面層的δ摻雜的表面溝道，但仍然局限于建立深度小于30nm的δ摻雜的表面溝道，因?yàn)閾诫s劑會(huì)由于TED或過(guò)度熱平衡而擴(kuò)散。δ摻雜的摻雜劑過(guò)度擴(kuò)散后的摻雜劑曲線在圖1B中表示為D。
作為解決這一局限性的方法，有人建議如圖2A所示在形成δ摻雜的溝道摻雜層24后立即進(jìn)行激光熱退火(后面稱為L(zhǎng)TA)工藝，以此限制δ摻雜的表面溝道的擴(kuò)散。通過(guò)超低能量的離子注入技術(shù)得到需要的濃度。圖2A和2B是示出上述方法的橫截面圖。
參看圖2A和2B，這兩個(gè)圖描述了用超低能量的離子注入和LTA技術(shù)制造具有表面溝道的半導(dǎo)體器件的現(xiàn)有技術(shù)的方法。
參看圖2A，將P型摻雜劑(P-type dopants)通過(guò)離子注入到淺溝槽隔離(shallow trench isolation)(STI)結(jié)構(gòu)中形成有場(chǎng)氧化物層(field oxide layer)22的襯底21上，以形成深P型阱23。然后向其中注入約1keV的超低能量的硼離子，形成δ摻雜的溝道摻雜層24。
然后不用進(jìn)行預(yù)無(wú)定形化(pre-amorphization)工藝而直接進(jìn)行單位能級(jí)(unit energy level)為約0.36J/cm2至約0.44J/cm2的LTA，使襯底21的表面無(wú)定形化。圖2B示出直接應(yīng)用LTA的結(jié)果，其中，硼離子進(jìn)行再分配，形成抑制TED的最終的δ摻雜層24A。
參看圖2B，表面層25通過(guò)選擇性外延生長(zhǎng)(selective epitaxial growth)(后面稱為SEG)形成在溝道摻雜層24A上，形成超陡反向(后面稱為SSR)表面溝道結(jié)構(gòu)。上述表面層25的厚度是約50至約300，形成溫度是約600℃至約800℃。同時(shí)，通過(guò)快速熱退火(rapid thermal annealing)(后面稱為RTA)和LTA還可能抑制δ摻雜的溝道摻雜層24的TED。
圖3A是示出在用1keV硼離子(B+)摻雜的樣品上通過(guò)選擇性外延生長(zhǎng)法形成的SSR表面溝道的摻雜曲線的座標(biāo)圖，而圖3B是示出在用5keV硼離子(B+)摻雜的樣品上通過(guò)選擇性外延生長(zhǎng)法形成的SSR表面溝道的摻雜曲線的座標(biāo)圖。
參看圖3A和3B，對(duì)于通過(guò)超低能量離子注入法得到的SSR表面溝道的摻雜曲線來(lái)說(shuō)，當(dāng)降低離子注入能量時(shí)，δ摻雜的分布范圍變窄，這種窄分布的δ摻雜能大幅降低半導(dǎo)體器件的結(jié)電容(junction capacitance)。還可能減少結(jié)點(diǎn)(junction)的漏電流，從而最終以低電耗和高效率制造半導(dǎo)體器件。因此，這種超低能量離子注入技術(shù)是制造具有上述功能的半導(dǎo)體的基本技術(shù)。
但是，超低能量離子注入技術(shù)難以提取超低能量的離子束，這種困難導(dǎo)致可用能量的限制和建立SSR表面溝道的摻雜曲線的低生產(chǎn)率。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種具有表面溝道結(jié)構(gòu)的半導(dǎo)體器件的制造方法，該方法能夠克服當(dāng)使用具有延長(zhǎng)工藝時(shí)間這一缺點(diǎn)的超低能量離子注入技術(shù)時(shí)可用能量和生產(chǎn)率低下的限制。
本發(fā)明的一個(gè)方面是提供一種具有超淺超陡反向(后面稱為SSR)表面溝道結(jié)構(gòu)的半導(dǎo)體器件的制造方法，該方法包括下述步驟通過(guò)注入癸硼烷在半導(dǎo)體襯底的表面下形成溝道摻雜層；在溝道摻雜層上形成表面層(epi-layer)；在表面層上相繼形成柵介電層(gate dielectric layer)和柵極；通過(guò)排列在柵極邊緣上而形成比溝道摻雜層淺的源/漏延伸區(qū)；在柵極的側(cè)面上形成襯墊(spacers)；通過(guò)在襯底上進(jìn)行離子注入(ion implantation)排列在襯墊邊緣上而形成比溝道摻雜層深的源/漏區(qū)。
本發(fā)明的另一方面是提供一種具有超淺超陡反向(后面稱為SSR)表面溝道的半導(dǎo)體器件的制造方法，該方法包括下述步驟在半導(dǎo)體襯底中形成阱；通過(guò)注入癸硼烷離子在阱上的表面下形成第一個(gè)止穿(punch stop)摻雜層；在低于襯底熔點(diǎn)的溫度下進(jìn)行第一次退火工藝；在止穿摻雜層上形成表面層；在表面層上相繼形成柵介電層和柵極；形成第一個(gè)排列在柵極的兩個(gè)邊緣上的源/漏區(qū)；通過(guò)在阱中注入相同的摻雜劑而在第一個(gè)源/漏區(qū)下面形成第二個(gè)止穿摻雜層；形成與第一個(gè)源/漏區(qū)連接并且比第一個(gè)源/漏區(qū)深的第二個(gè)源/漏區(qū)；為了激活第一個(gè)和第二個(gè)源/漏區(qū)中的摻雜劑，在能夠抑制溝道摻雜層擴(kuò)散的溫度下進(jìn)行第二次退火工藝。
本發(fā)明的再一個(gè)方面是提供一種具有超淺超陡反向(后面稱為SSR)表面溝道結(jié)構(gòu)的半導(dǎo)體器件的制造方法，該方法包括下述步驟在半導(dǎo)體襯底中形成阱；通過(guò)注入癸硼烷離子在阱上的表面下形成第一個(gè)止穿摻雜層；在低于襯底熔點(diǎn)的溫度下進(jìn)行第一次退火工藝；在止穿摻雜層上形成表面層；在表面層上相繼形成柵介電層和柵極；形成第一個(gè)排列在柵極的兩個(gè)邊緣上的源/漏區(qū)；通過(guò)在阱中注入相同的摻雜劑而在第一個(gè)源/漏區(qū)下面形成第二個(gè)止穿摻雜層；形成與第一個(gè)源/漏區(qū)連接并且比第一個(gè)源/漏區(qū)深的第二個(gè)源/漏區(qū)；為了激活第一個(gè)和第二個(gè)源/漏區(qū)中的摻雜劑，在能夠抑制溝道摻雜層擴(kuò)散的溫度下進(jìn)行第二次退火工藝。
另外，形成阱之后的步驟是形成場(chǎng)闌摻雜層(field stop doping layer)，摻雜劑與阱深接近場(chǎng)氧化物處的摻雜劑相同。在第二個(gè)源/漏區(qū)上進(jìn)行選擇性外延生長(zhǎng)，形成第三個(gè)源/漏區(qū)。
附圖描述下面將結(jié)合


優(yōu)選的實(shí)施方案，這將使本發(fā)明的上述目的和其它目的及特征更為明顯，其中圖1A是示出具有表面溝道的典型半導(dǎo)體器件的圖；圖1B是示出表面溝道中的摻雜曲線隨瞬態(tài)增強(qiáng)型擴(kuò)散(TED)或熱平衡的變化圖。
圖2A和2B是描述用超低能量的離子注入和激光熱退火(LTA)技術(shù)制造具有表面溝道的半導(dǎo)體器件的方法的圖。
圖3A是示出在用1keV硼離子摻雜的樣品上通過(guò)選擇性外延生長(zhǎng)法形成的超陡反向(SSR)表面溝道的摻雜曲線的座標(biāo)圖。
圖3B是示出在用5keV硼離子摻雜的樣品上通過(guò)選擇性外延生長(zhǎng)法形成的超陡反向(SSR)表面溝道的摻雜曲線的座標(biāo)圖。
圖4是當(dāng)在襯底上注入二氟化硼(BF2+)和癸硼烷離子(B10H14+)時(shí)硼離子濃度分布的座標(biāo)圖。
圖5是當(dāng)在幾乎相同的深度處注入BF2+和B10H14+時(shí)硼離子分布的座標(biāo)圖。
圖6A-6E是描述根據(jù)本發(fā)明第一個(gè)優(yōu)選實(shí)施方案制造n金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(nMOSFET)的方法的橫截面圖。
圖7A-7F是描述根據(jù)本發(fā)明第二個(gè)優(yōu)選實(shí)施方案制造互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(CMOSFET)的方法的橫截面圖。
圖8是根據(jù)本發(fā)明第三個(gè)優(yōu)選實(shí)施方案的CMOSFET的橫截面圖。
圖9是根據(jù)本發(fā)明第四個(gè)優(yōu)選實(shí)施方案的CMOSFET的橫截面圖。
圖10A-10F是描述根據(jù)本發(fā)明第五個(gè)優(yōu)選實(shí)施方案制造CMOSFET的方法的橫截面圖。
圖11是根據(jù)本發(fā)明第六個(gè)優(yōu)選實(shí)施方案的CMOSFET的橫截面圖。
圖12是根據(jù)本發(fā)明第七個(gè)優(yōu)選實(shí)施方案的CMOSFET的橫截面圖。
具體實(shí)施例方式
通過(guò)下面參照附圖對(duì)實(shí)施方案的說(shuō)明能夠使本發(fā)明的其它目的和方面更為明顯。
本發(fā)明提供一種具有超淺超陡反向(后面稱為SSR)表面溝道的半導(dǎo)體器件的制造方法。與低能量離子注入技術(shù)相比，癸硼烷離子注入技術(shù)降低了摻雜劑的分布寬度，并且由于縮短了工藝時(shí)間而大幅度地提高了生產(chǎn)率。因此，該方法特別適用于表面溝道摻雜(epi-channel doping)以提供性能提高和生產(chǎn)率提高的超淺SSR表面溝道。
分子式為B10H14的癸硼烷是特別適用于本發(fā)明的用于注入的源離子(source ion)。癸硼烷還具有大的分子量，當(dāng)離子化時(shí)能夠提供包括10個(gè)硼原子的硼離子。由于這些化學(xué)性能，癸硼烷是能夠用作注入硼的供給源的優(yōu)秀混合物。
具體來(lái)說(shuō)，每單位電流癸硼烷離子束注入的硼離子比包括一個(gè)硼原子的硼離子束注入的硼離子多10倍。因此，當(dāng)制造淺結(jié)(shallow junction)時(shí)，將癸硼烷離子束用在需要低能量和高劑量的離子注入工藝中是合適的。
另外，樣品表面上的癸硼烷離子束在發(fā)生分子碰撞時(shí)會(huì)分離成每個(gè)硼原子，其能量是原癸硼烷離子束能量的1/11。因此，當(dāng)用能量比硼離子束能量大11倍的癸硼烷離子束照射時(shí)，可能得到與進(jìn)行超低能量硼離子束注入幾乎等同的離子注入深度。因?yàn)榫哂羞@一特征，所以使用癸硼烷離子束能夠毫無(wú)困難地提取低能量離子束。
在將上述癸硼烷(B10H14)分子離子化為B10H14+且用具有離子化分子式的大分子量離子進(jìn)行注入的情況下，可以形成深度比硼離子注入深度小1/11倍(1/11 times less than)的非常淺的摻雜層。
另外，即使使用比用于硼離子注入的能量高的加速能量(acceleratedenergy)，仍然可能形成淺得多的摻雜層。另外，在樣品上起相同作用的癸硼烷離子的注入劑量為硼離子注入劑量的1/10(with 1/10 less dose of B10H14+than BF2+)。
圖4是當(dāng)在硅襯底上注入B+、BF2+和B10H14+離子時(shí)硼濃度的分布圖。
在圖4中，橫坐標(biāo)和縱坐標(biāo)分別表示襯底深度和硼濃度。曲線P6、P5和P4分別表示使用B+、BF2+和B10H14+離子時(shí)的情況。在本申請(qǐng)中，進(jìn)行硼離子(B+)注入或BF2+離子注入時(shí)使用的加速能量為5keV，劑量為1×1014/cm2，進(jìn)行B10H14+離子注入時(shí)使用的加速能量為5keV，劑量為1×1013/cm2。
在硼離子(B+)注入過(guò)程中，硼離子深深地注入襯底，其摻雜曲線在比10nm深的位置處達(dá)到一個(gè)峰值。在注入BF2+和B10H14+離子的情況下，它們的摻雜曲線都在約3nm處達(dá)到峰值，在更深的位置處觀察到硼濃度的迅速降低。
另外，曲線P6和P5所示的摻雜曲線具有不同的下降圖案。曲線P6的摻雜曲線示出更窄的硼濃度分布，而曲線P4的摻雜曲線的峰值比曲線P5的摻雜曲線的峰值高。該更高的峰值意味著即使B10H14+離子劑量比BF2+離子劑量少1/10也能得到相同的硼劑量。
用相同的加速能量注入BF2+和B10H14+離子。在這種條件下，與BF2+離子注入相比，B10H14+離子能夠非常淺地注入。另外，在將硼注入到相同深度的情況下，可以將用于B10H14+離子的加速能量設(shè)定到高于用于BF2+離子的加速能量。
圖5是示出當(dāng)將BF2+和B10H14+離子注入到幾乎相同的深度處時(shí)的實(shí)驗(yàn)結(jié)果的座標(biāo)圖。在該圖中，橫坐標(biāo)和縱坐標(biāo)分別表示襯底深度和硼濃度。曲線P7是用10keV的加速能量和1×1013/cm2的劑量濃度注入B10H14+離子的實(shí)驗(yàn)結(jié)果，而曲線P8是用5keV的加速能量和1×1014/cm2的劑量濃度注入BF2+離子的實(shí)驗(yàn)結(jié)果。如圖5所示，曲線P7和P8具有類似的分布。換句話說(shuō)，在用B10H14+離子作為離子注入源注入硼離子的情況下，加速能量是用BF2+離子作為離子注入源進(jìn)行離子注入時(shí)的兩倍。
如上所述，B10H14+(后面稱為癸硼烷)離子是非常有效的能夠進(jìn)行超淺摻雜的離子注入源。具體來(lái)說(shuō)，與超低能量離子注入技術(shù)相比，癸硼烷離子注入技術(shù)的優(yōu)點(diǎn)是當(dāng)用于形成超淺SSR表面溝道時(shí)能夠進(jìn)行寬度很窄的SSR摻雜，從而能夠增強(qiáng)具有超淺源和/或漏結(jié)構(gòu)的晶體管的功能。
下面參照附圖詳細(xì)說(shuō)明利用癸硼烷離子注入技術(shù)制造半導(dǎo)體器件的方法。
圖6A-6E是描述根據(jù)本發(fā)明第一個(gè)優(yōu)選實(shí)施方案制造n金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(后面稱為nMOSFET)的方法的橫截面圖。
參看圖6A，用淺溝槽電離(后面稱為STI)工藝或硅局部氧化(后面稱為L(zhǎng)OCOS)工藝在襯底31的預(yù)定位置上形成用于將該器件與鄰接器件分離的場(chǎng)氧化物層(field oxide layer)32。形成場(chǎng)氧化物層32后，在襯底31上離子注入p型摻雜劑以形成p型阱33，然后通過(guò)連續(xù)離子注入p型摻雜劑形成比p型阱33淺的p型場(chǎng)闌層34。在本申請(qǐng)中，用硼作為形成p型阱33和p型場(chǎng)闌層34的p型摻雜劑。
然后注入作為p型摻雜劑的癸硼烷離子，形成從襯底31的表面開(kāi)始測(cè)量的厚度為約10nm至約50nm的淺p型n溝道摻雜層35。
如圖6B所示，當(dāng)注入用于形成p型n溝道摻雜層35的癸硼烷離子時(shí)，在低于硅熔點(diǎn)1414℃的溫度下進(jìn)行修復(fù)退火(recovery annealing)工藝如快速熱退火(后面稱為RTA)或峰值快速熱退火(后面稱為SRTA)。這種修復(fù)退火工藝能夠修復(fù)襯底31表面上的晶體中由于離子轟擊所造成的缺陷，并且能夠在p型n溝道摻雜層35內(nèi)部注入的摻雜劑和位于晶體內(nèi)的硅原子之間形成穩(wěn)定的鍵，以抑制TED。
在這種情況下，SRTA是能夠?qū)囟瓤焖購(gòu)氖覝厣侥繕?biāo)溫度，然后立即將該溫度降到室溫的退火工藝。換句話說(shuō)，SRTA的升溫速率(ramping rate)大于150℃/sec，并且滯后時(shí)間小于1秒。
優(yōu)選的是，RTA或SRTA是在保持溫度低于1414℃，即保持溫度為950℃-1150℃的同時(shí)能夠修復(fù)晶體中缺陷的溫度下進(jìn)行的。
最后，通過(guò)上述修復(fù)退火工藝在注入的摻雜劑和襯底31內(nèi)的硅之間形成穩(wěn)定的鍵，使p型n溝道摻雜層35成為消除了晶體內(nèi)缺陷的層，而癸硼烷中的氫也在修復(fù)退火工藝中排出。結(jié)果，摻雜劑硼和硅之間形成穩(wěn)定的鍵。
進(jìn)行修復(fù)退火工藝后，通過(guò)在氫氣氣氛中進(jìn)行表面處理工藝去除了p型n溝道摻雜層35上生成的天然氧化物層(圖中未示出)。這時(shí)候，如果在氫氣氣氛中進(jìn)行表面處理工藝，氫氣(H2)和天然氧化物層SiO2反應(yīng)，作為水分蒸發(fā)出。蒸發(fā)的結(jié)果是去除了天然氧化物層。表面處理工藝的合適溫度是能夠防止摻雜劑在p型n溝道摻雜層35中擴(kuò)散的溫度。
參看圖6C，在去除了天然氧化物層的襯底31上，優(yōu)選在p型n溝道摻雜層35上通過(guò)選擇性外延生長(zhǎng)法(后面稱為SEG)生成表面層36，直到其厚度達(dá)到約5nm至約30nm。
當(dāng)用上述修復(fù)退火工藝將p型n溝道摻雜層35活化成很淺但化學(xué)穩(wěn)定的p型n溝道摻雜層35A時(shí)，可以形成具有在在氫氣氣氛中進(jìn)行表面處理工藝和用于形成表面層36的SEG工藝中摻雜劑的損失和再分布都最小化的摻雜曲線(doping profile)的SSR表面溝道結(jié)構(gòu)。
參看圖6D，通過(guò)癸硼烷離子注入技術(shù)形成的SSR表面溝道結(jié)構(gòu)如p型n溝道摻雜層35A在約650℃至約750℃的溫度范圍內(nèi)在表面層36上形成柵介電層37。此時(shí)，用于形成柵介電層37的溫度是較低的溫度范圍，這是為了抑制摻雜劑在p型n溝道摻雜層35A中的分布和擴(kuò)散。
另外，如其名字所示在較低溫度下形成的低溫氧化物(后面稱為L(zhǎng)TO)層、氮化的氧化硅層、高k介電層或氧化物層與高k介電層的堆疊層(stacked layer)用于柵介電層37。在形成柵介電層37的過(guò)程中，通過(guò)在較低溫度下進(jìn)行用于形成柵介電層37的低熱平衡工藝可以抑制摻雜劑在p型n溝道摻雜層35A中的再分布和擴(kuò)散，以此保持SSR摻雜曲線。
例如，在約650℃至約750℃的溫度范圍內(nèi)形成硅熱氧化物層，然后用氮等離子體或氨等離子體法加工，以此形成氮化的氧化硅(silicon oxynitride)層。另外，通過(guò)下述順序的連續(xù)工藝形成高k介電層在約300℃至約650℃的溫度范圍內(nèi)進(jìn)行的沉積工藝，隨后進(jìn)行的用于改善高k介電層的層面性能的工藝，該工藝選自在約400℃至約700℃的溫度范圍內(nèi)進(jìn)行的爐內(nèi)退火工藝或在約600℃至約800℃的溫度范圍內(nèi)進(jìn)行的快速爐內(nèi)退火工藝。
然后在柵介電層37上沉積用于形成柵極38的導(dǎo)電層，并形成具有預(yù)定線寬的圖案。形成柵極38后，用附加感光膜掩模(圖中未示出)和/或柵極38作為離子注入掩模，用低能量離子注入高劑量濃度的n型摻雜劑，形成n+源/漏延伸區(qū)39。
在本申請(qǐng)中，用于形成柵極38的導(dǎo)電層可以是多晶硅層、多晶硅層和金屬層的堆疊層或多晶硅層和硅化物層的堆疊層。用于形成n+源/漏延伸區(qū)39的n型摻雜劑使用磷(P)或砷(As)。
在包括柵極38的整個(gè)表面上沉積用于形成襯墊40的絕緣層后，在絕緣層上進(jìn)行深腐蝕(etchback)工藝，在柵極38的兩個(gè)側(cè)面上形成襯墊40。在這種情況下，襯墊40使用氮化物層和/或氧化物層。
然后，用附加感光膜掩模和/或柵極38和襯墊40作為另一個(gè)離子注入掩模，離子注入高劑量的n型摻雜劑，形成和n+源/漏延伸區(qū)39電連接的n+源/漏區(qū)41。此時(shí)，n+源/漏區(qū)41的離子注入深度比n+源/漏延伸區(qū)39的離子注入深度深。
參看圖6E，采用活化退火(activation annealing)工藝來(lái)電激活n+源/漏區(qū)41和n+源/漏延伸區(qū)39的摻雜劑。具體來(lái)說(shuō)，活化退火工藝是在特定溫度下進(jìn)行的，在此溫度下可以同時(shí)控制p型n溝道摻雜層35A的擴(kuò)散及n+源/漏區(qū)41和n+源/漏延伸區(qū)39的結(jié)點(diǎn)深度的加深。
優(yōu)選的是，活化退火工藝選自RTA、爐內(nèi)退火或SRTA，其中，每一個(gè)工藝方法進(jìn)行時(shí)的溫度分別是約600℃至約1000℃、約300℃至約750℃和約600℃至約1100℃。
同時(shí)，如果用于形成柵極38和n+源/漏區(qū)41的工藝是通過(guò)低熱平衡工藝進(jìn)行的，則可以在限制摻雜劑擴(kuò)散的同時(shí)保持SSR表面溝道結(jié)構(gòu)。
在上述優(yōu)選實(shí)施方案中，p型n溝道摻雜層35A同時(shí)還作為用于抑制短溝道效應(yīng)的止穿層(punch stop layer)。另外，將p型n溝道摻雜層35A的最大摻雜深度設(shè)定為小于n+源/漏區(qū)41的結(jié)點(diǎn)深度，從而降低結(jié)點(diǎn)漏電流和相對(duì)于n+-p結(jié)點(diǎn)的結(jié)電容(junction capacitance)。
圖7A-7F是描述根據(jù)本發(fā)明第二個(gè)優(yōu)選實(shí)施方案制造互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(后面稱為CMOSFET)的方法的橫截面圖。
參看圖7A，用STI工藝或LOCOS工藝在襯底51de預(yù)定位置上形成用于隔離該器件的場(chǎng)氧化物層52。形成場(chǎng)氧化物層52后，在襯底51上涂覆感光膜，通過(guò)曝光和顯影工藝形成圖案，從而形成第一個(gè)掩模53。在第一個(gè)掩模53的曝光區(qū)域隨后將要形成襯底51的pMOSFET。后面將該區(qū)域簡(jiǎn)稱為pMOS區(qū)域。
連續(xù)地通過(guò)將n型摻雜劑注入被第一個(gè)掩模53曝光的襯底51的區(qū)域形成深n型阱54，然后通過(guò)連續(xù)注入n型摻雜劑形成比n型阱54淺的n型場(chǎng)闌層55。
然后用比形成n型場(chǎng)闌層55的離子注入能量低的能量離子注入n型摻雜劑，以形成從襯底51的表面開(kāi)始測(cè)量的厚度為約10nm至約50nm的淺n型p溝道摻雜層56。
另外，n型摻雜劑使用磷(P)或砷(As)。
如圖7B所示，除去第一個(gè)掩模53后，再次涂覆感光膜，通過(guò)曝光和顯影工藝形成圖案，以形成第二個(gè)掩模57。在第二個(gè)掩模57的曝光區(qū)域隨后將形成襯底51的nMOSFET。該區(qū)域簡(jiǎn)稱為nMOS區(qū)域。
然后通過(guò)將p型摻雜劑離子注入到被第二個(gè)掩模57曝光的襯底51的區(qū)域上形成深p型阱58，隨后形成比p型阱58淺的p型場(chǎng)闌層59。
然后注入癸硼烷離子，形成非常淺的p型n溝道摻雜層60，其從襯底51的表面開(kāi)始測(cè)量的厚度為約10nm至約50nm。
參看圖7C，第二個(gè)掩模57也被除去后，在低于硅熔點(diǎn)即，1414℃的溫度下進(jìn)行修復(fù)退火工藝如RTA或SRTA，以修復(fù)襯底51的晶體中由于在用于形成n型p溝道摻雜層56和p型n溝道摻雜層60的離子注入過(guò)程中發(fā)生的離子轟擊所造成的缺陷，并且能夠使注入的摻雜劑和硅原子穩(wěn)定地鍵連，同時(shí)還能最大限度地抑制摻雜劑的擴(kuò)散。
RTA或SRTA優(yōu)選是在約950℃至約1150℃的溫度下進(jìn)行的。這一溫度范圍低于硅的熔點(diǎn)，但是能夠修復(fù)晶體中的缺陷。
最后，通過(guò)在離子注入的摻雜劑和襯底51內(nèi)的硅原子之間形成穩(wěn)定的鍵使n型p溝道摻雜層56和p型n溝道摻雜層60成為修復(fù)了晶體內(nèi)缺陷的層。后面將改變后的n型p溝道摻雜層56和p型n溝道摻雜層60分別稱為56A和60A。
進(jìn)行修復(fù)退火工藝后，在氫氣氣氛中在n型p溝道摻雜層56A和p型n溝道摻雜層60A上進(jìn)行表面處理工藝，去除修復(fù)退火工藝中生成的天然氧化物層(圖中未示出)。這時(shí)候，在氫氣氣氛中進(jìn)行表面處理工藝的情況下，氫氣(H2)和天然氧化物層(SiO2)反應(yīng)，作為水分蒸發(fā)出，從而去除了天然氧化物層。
參看圖7D，在去除了天然氧化物層的襯底51上，優(yōu)選在n型p溝道摻雜層56A和p型n溝道摻雜層60A上通過(guò)SEG技術(shù)生成表面層61和62，直到其厚度達(dá)到約5nm至約30nm。
當(dāng)用修復(fù)退火工藝將n型p溝道摻雜層56A和p型n溝道摻雜層60A活化成n型p溝道摻雜層56B和p型n溝道摻雜層60B時(shí)，n型p溝道摻雜層56B和p型n溝道摻雜層60B都是化學(xué)穩(wěn)定且非常淺的。因?yàn)檫@次活化，在氫氣氣氛中進(jìn)行表面處理工藝和用于形成表面層61和62的SEG工藝過(guò)程中，可以建立摻雜劑在每一個(gè)nMOS區(qū)域和pMOS區(qū)域上的損失和擴(kuò)散都最小化的SSR表面溝道結(jié)構(gòu)。
參看圖7E，在約650℃至約750℃的溫度范圍內(nèi)在n型p溝道摻雜層56B和p型n溝道摻雜層60B上形成SSR表面溝道結(jié)構(gòu)如柵介電層63。此時(shí)，用于形成柵介電層63的溫度較低，這是為了抑制摻雜劑在p型n溝道摻雜層60B中的擴(kuò)散。
為了得到所需要的結(jié)果，柵介電層63使用LTO層、氮化的氧化硅層、高k介電層或氧化物層與高k介電層的堆疊層。當(dāng)在形成柵介電層63的過(guò)程中進(jìn)行低熱平衡工藝時(shí)，摻雜劑在p型n溝道摻雜層60B中的再分布和擴(kuò)散受到抑制，從而能夠保持SSR摻雜曲線。
例如，在約650℃至約750℃的溫度范圍內(nèi)形成硅熱氧化物層，然后用氮等離子體或氨等離子體法加工，以形成氮化的氧化硅層。另外，通過(guò)下述順序的連續(xù)工藝形成高k介電層在約300℃至約650℃的溫度范圍內(nèi)進(jìn)行的沉積工藝，隨后進(jìn)行的在約400℃至約700℃的溫度范圍內(nèi)進(jìn)行的爐內(nèi)退火工藝或在約600℃至約800℃的溫度范圍內(nèi)進(jìn)行的快速爐內(nèi)退火工藝。在使用高k介電層的情況下，當(dāng)為改善高k介電層的層面性能而進(jìn)行熱加工時(shí)，最高溫度限定為約300℃至約700℃。
然后在柵介電層63上沉積用于形成柵極64的導(dǎo)電層，并形成具有預(yù)定線寬的圖案以形成柵極64。形成柵極64后，用附加感光膜掩模(圖中未示出)或柵極64作為離子注入掩模，在pMOS區(qū)域上用低能量注入高劑量濃度的p型摻雜劑(p+)，形成p+源/漏延伸區(qū)65，用低能量注入高劑量濃度的n型摻雜劑(n+)，形成n+源/漏延伸區(qū)66。
在本申請(qǐng)中，用于形成柵極64的導(dǎo)電層可以是多晶硅層、多晶硅層和金屬層的堆疊層或多晶硅層和硅化物層的堆疊層。用于形成n+源/漏延伸區(qū)66的n型摻雜劑使用磷(P)或砷(As)，而p型摻雜劑使用硼或硼混合物離子如二氟化硼(BF2)。
然后在包括柵極64的整個(gè)表面上沉積用于形成襯墊67的絕緣層，然后在絕緣層上進(jìn)行深腐蝕工藝，在柵極64的兩個(gè)側(cè)面上形成襯墊67。在本申請(qǐng)中，襯墊67使用氮化物層和/或氧化物層。
形成襯墊67后，通過(guò)用附加感光膜掩?；驏艠O64和襯墊67的離子注入掩模，在pMOS區(qū)域上注入高劑量濃度的p型摻雜劑如硼或二氟化硼，形成和p+源/漏延伸區(qū)65電連接的p+源/漏區(qū)68。另外，注入n型摻雜劑如P或As，形成和n+源/漏延伸區(qū)66電連接的n+源/漏區(qū)69。此時(shí)，n+源/漏區(qū)69和p+源/漏區(qū)68的離子注入深度分別比n+源/漏延伸區(qū)66和p+源/漏延伸區(qū)65的離子注入深度深。
如圖7F所示，進(jìn)行活化退火工藝來(lái)電激活n+源/漏區(qū)69、n+源/漏延伸區(qū)66、p+源/漏區(qū)68和p+源/漏延伸區(qū)65的摻雜劑。
此時(shí)，具體來(lái)說(shuō)，活化退火工藝是在特定溫度下進(jìn)行的，在此溫度下可以同時(shí)限制p型n溝道摻雜層60B的擴(kuò)散及p+源/漏區(qū)68和p+源/漏延伸區(qū)65的結(jié)點(diǎn)深度的加深。
同時(shí)，在能夠限制p+源/漏區(qū)68和p+源/漏延伸區(qū)65的結(jié)點(diǎn)深度加深的特定溫度下進(jìn)行活化退火工藝的原因是p+源/漏區(qū)68和p+源/漏延伸區(qū)65比n+源/漏區(qū)69和n+源/漏延伸區(qū)66有更高的擴(kuò)散變化程度。
優(yōu)選的是，活化退火工藝選自RTA、爐內(nèi)退火或SRTA，其中，每一個(gè)工藝方法進(jìn)行時(shí)的溫度分別是約600℃至約1000℃、約300℃至約750℃和約600℃至約1100℃。
同時(shí)，如果用于形成柵極64、p+源/漏延伸區(qū)65、n+源/漏延伸區(qū)66、p+源/漏區(qū)68和n+源/漏區(qū)69的工藝是通過(guò)低熱平衡工藝進(jìn)行的，則可以在限制摻雜劑擴(kuò)散的同時(shí)保持SSR表面溝道結(jié)構(gòu)。
在第二個(gè)優(yōu)選實(shí)施方案中，n型p溝道摻雜層56B和p型n溝道摻雜層60B同時(shí)還作為用于抑制短溝道效應(yīng)的止穿層。另外，將n型p溝道摻雜層56B和p型n溝道摻雜層60B的最大摻雜深度設(shè)置為小于p+源/漏區(qū)68和n+源/漏區(qū)69的結(jié)點(diǎn)深度，從而降低相對(duì)于p+-n和n+-p的每一個(gè)結(jié)點(diǎn)的結(jié)電容和結(jié)點(diǎn)漏電流。
圖8是根據(jù)本發(fā)明第三個(gè)優(yōu)選實(shí)施方案制造的CMOSFET結(jié)構(gòu)的橫截面圖。圖8中的CMOSFET結(jié)構(gòu)與第二個(gè)優(yōu)選實(shí)施方案中所述的結(jié)構(gòu)基本相同，不同之處有第一個(gè)n型止穿層70、第二個(gè)n型止穿層72、第一個(gè)p型止穿層71和第二個(gè)p型止穿層73。后面將圖7F中使用的同樣的標(biāo)號(hào)應(yīng)用于對(duì)應(yīng)于第三個(gè)優(yōu)選實(shí)施方案的圖8，并且略去對(duì)相同部分的詳述。
和第二個(gè)優(yōu)選實(shí)施方案類似，在pMOS區(qū)域，用離子注入有P或As的第一個(gè)n型止穿層70和生長(zhǎng)在第一個(gè)n型止穿層70上的表面層61建立表面溝道結(jié)構(gòu)。同樣，在nMOS區(qū)域，用離子注入有癸硼烷的第一個(gè)p型止穿層71和生長(zhǎng)在第一個(gè)p型止穿層71上的表面層62建立表面溝道結(jié)構(gòu)。
另外，在p+源/漏延伸區(qū)65和n+源/漏延伸區(qū)66的底部上分別形成第二個(gè)n型止穿層72和第二個(gè)p型止穿層73。此時(shí)，第二個(gè)n型止穿層72是通過(guò)注入與第一個(gè)n型止穿層70相同的n型摻雜劑如P或As形成的，而第二個(gè)p型止穿層73是通過(guò)注入與用癸硼烷注入的第一個(gè)p型止穿層71不同的硼或硼混合物離子形成的。
在該實(shí)施方案中，在形成p+源/漏區(qū)68和n+源/漏區(qū)69之前注入摻雜劑，在p+源/漏延伸區(qū)65和n+源/漏延伸區(qū)66的底部上分別形成第二個(gè)n型止穿層72和第二個(gè)p型止穿層73。
第二個(gè)p型止穿層73和第二個(gè)n型止穿層72除了作為用于抑制短溝道效應(yīng)的止穿層外，同時(shí)還作為溝道摻雜層。
最后，第三個(gè)優(yōu)選實(shí)施方案的CMOSFET具有雙止穿層結(jié)構(gòu)。與具有單止穿層結(jié)構(gòu)的CMOSFET相比，具有雙止穿層結(jié)構(gòu)的CMOSFET具有優(yōu)秀的穿通(punch through)能力。
圖9是根據(jù)本發(fā)明第四個(gè)優(yōu)選實(shí)施方案制造的CMOSFET結(jié)構(gòu)的橫截面圖。該CMOSFET結(jié)構(gòu)與第三個(gè)優(yōu)選實(shí)施方案的結(jié)構(gòu)基本相同，不同之處是升高了源/漏區(qū)。后面將同樣使用圖7F和圖8中使用的標(biāo)號(hào)，并且略去對(duì)相同部分的詳述。
和第三個(gè)優(yōu)選實(shí)施方案類似，pMOS區(qū)域具有包括第一個(gè)n型止穿層70和第二個(gè)n型止穿層72的雙止穿層的結(jié)構(gòu)，而nMOS區(qū)域也具有包括第一個(gè)p型止穿層71和第二個(gè)p型止穿層73的雙止穿層的結(jié)構(gòu)。然后，在p+源/漏區(qū)68和n+源/漏區(qū)69上附加生長(zhǎng)表面層，形成升高的源/漏區(qū)74和75。
在圖9所示的第四個(gè)優(yōu)選實(shí)施方案中，通過(guò)癸硼烷離子注入技術(shù)建立雙止穿層結(jié)構(gòu)，該結(jié)構(gòu)改善了穿通能力。同時(shí)，第四個(gè)優(yōu)選實(shí)施方案具有升高的源/漏區(qū)結(jié)構(gòu)，這可以抑制源/漏區(qū)的結(jié)電阻(junction resistance)的升高。
圖10A-10F是描述根據(jù)本發(fā)明第五個(gè)優(yōu)選實(shí)施方案制造CMOSFET的方法的橫截面圖。
參看圖10A，用STI工藝或LOCOS工藝在襯底81的預(yù)定位置上形成用于隔離該器件的場(chǎng)氧化物層82。然后，在襯底81上涂覆感光膜，通過(guò)曝光和顯影工藝形成圖案，以形成第一個(gè)掩模83。第一個(gè)掩模83曝光在襯底81中形成pMOSFET的區(qū)域。后面將形成pMOSFET的區(qū)域簡(jiǎn)稱為pMOS區(qū)域。
然后通過(guò)將n型摻雜劑注入到被第一個(gè)掩模83曝光的襯底81的區(qū)域上以形成深n型阱84，然后通過(guò)連續(xù)離子注入n型摻雜劑形成比n型阱84淺的n型場(chǎng)闌層85。
然后用比形成n型場(chǎng)闌層85的離子注入能量低的能量注入n型摻雜劑，以形成厚度為約10nm至約50nm的淺n型p溝道摻雜層86。在該實(shí)施方案中，用磷(P)或砷(As)作為n型摻雜劑。
參看圖10B，除去第一個(gè)掩模83后，再次涂覆感光膜，通過(guò)曝光和顯影工藝形成圖案，以形成第二個(gè)掩模87，第二個(gè)掩模87曝光形成襯底81的nMOSFET的區(qū)域。后面將該區(qū)域簡(jiǎn)稱為nMOS區(qū)域。
然后通過(guò)將p型摻雜劑注入到被第二個(gè)掩模87曝光的襯底81的區(qū)域上形成深p型阱88，然后通過(guò)連續(xù)離子注入p型摻雜劑形成比p型阱88淺的p型場(chǎng)闌層89。
然后注入癸硼烷離子，形成非常淺的p型n溝道摻雜層90，其從襯底81的表面開(kāi)始測(cè)量的厚度為約10nm至約50nm。
如圖10C所示，第二個(gè)掩模87被除去后，在低于硅熔點(diǎn)，即1414℃的溫度下進(jìn)行修復(fù)退火工藝如RTA或SRTA工藝，以修復(fù)襯底81的表面上的晶體中由于在用于形成n型p溝道摻雜層86和p型n溝道摻雜層90的離子注入過(guò)程中發(fā)生的離子轟擊所引起的缺陷，并且能夠使注入的摻雜劑和晶體中位置靠近的硅原子穩(wěn)定地鍵連，同時(shí)還能最大限度地抑制摻雜劑的擴(kuò)散。
RTA或SRTA工藝優(yōu)選在低于硅熔點(diǎn)，即1414℃的溫度下，通過(guò)安排其中可能修復(fù)晶體中的缺陷的約950℃至約1150℃的溫度范圍內(nèi)進(jìn)行。
最后，通過(guò)修復(fù)晶體內(nèi)的缺陷以及在離子注入的摻雜劑和襯底內(nèi)的硅原子之間形成穩(wěn)定的鍵使每一個(gè)n型p溝道摻雜層86和p型n溝道摻雜層90成為具有改進(jìn)的特性的層。后面將改性后的n型p溝道摻雜層86和p型n溝道摻雜層90在圖10C中分別表示為86A和90A。
進(jìn)行修復(fù)退火工藝后，在氫氣氣氛中在n型p溝道摻雜層86A和p型n溝道摻雜層90A上進(jìn)行表面處理工藝，去除修復(fù)退火工藝中生成的天然氧化物層(圖中未示出)。這時(shí)候，在氫氣氣氛中進(jìn)行表面處理工藝的過(guò)程中，氫氣(H2)和SiO2反應(yīng)，作為水分蒸發(fā)出，從而去除了天然氧化物層。
參看圖10D，在去除了天然氧化物層的襯底81上，優(yōu)選在n型p溝道摻雜層86A和p型n溝道摻雜層90A的每一個(gè)上同時(shí)進(jìn)行SEG工藝，得到表面層91和92，其厚度為約5nm至約30nm。
當(dāng)用上述修復(fù)退火工藝將n型p溝道摻雜層86A和p型n溝道摻雜層90A活化成化學(xué)穩(wěn)定且非常淺的n型p溝道摻雜層86B和p型n溝道摻雜層90B時(shí)，在氫氣氣氛中進(jìn)行表面處理工藝和用于形成表面層91和92的SEG工藝過(guò)程中，建立具有SSR表面溝道結(jié)構(gòu)的每一個(gè)nMOS區(qū)域和pMOS區(qū)域，所述表面溝道結(jié)構(gòu)具有摻雜劑的損失和再分布都最小化的δ摻雜曲線。
參看圖10E，在約650℃至約750℃的溫度范圍內(nèi)在n型p溝道摻雜層86B和p型n溝道摻雜層90B上形成SSR表面溝道結(jié)構(gòu)如柵介電層93。此時(shí)，用于形成柵介電層93的溫度較低，以便抑制摻雜劑在p型n溝道摻雜層90B中的擴(kuò)散。
因此，柵介電層93使用低溫下形成的LTO層、氮化物層、高k介電層或氧化物層與高k介電層的堆疊層。因?yàn)樵诘蜏叵率褂玫蜔崞胶夤に囆纬蓶沤殡妼?3，所以摻雜劑在p型n溝道摻雜層90B中的擴(kuò)散和再分布受到抑制，從而能夠保持SSR摻雜曲線。
例如，在約650℃至約750℃的溫度范圍內(nèi)形成硅熱氧化物層，然后用氮等離子體或氨等離子體法加工，以形成氮化的氧化硅層。另外，通過(guò)下述順序的連續(xù)工藝形成高k介電層在約300℃至約650℃的溫度范圍內(nèi)進(jìn)行的沉積工藝，隨后進(jìn)行在約400℃至約700℃的溫度范圍內(nèi)進(jìn)行的爐內(nèi)退火工藝或在約600℃至約800℃的溫度范圍內(nèi)進(jìn)行的快速爐內(nèi)退火工藝。在使用高k介電層的情況下，當(dāng)為改善高k介電層的層面性能而進(jìn)行熱加工時(shí)，最高溫度限定為約300℃至約700℃。
然后在柵介電層93上依次堆疊多晶硅層94、金屬層95和硬質(zhì)掩模96。然后，通過(guò)使用柵掩模(gate mask)(圖中未示出)同時(shí)在所有堆疊的層上形成圖案，或者首先在硬質(zhì)掩模96上形成圖案，然后同時(shí)在金屬層95和多晶硅層94上形成圖案。通過(guò)這樣的構(gòu)圖工藝，形成包括用多晶硅層94、金屬層95和硬質(zhì)掩模96的堆疊層構(gòu)建的柵極的柵極圖案。
在該實(shí)施方案中，在多晶硅層94上主要用鎢和硅化鎢形成的金屬層95適用于柵極無(wú)電阻且高速作業(yè)。還可以在多晶硅層94和金屬層95之間設(shè)置擴(kuò)散阻擋層(diffusion barrier)。另外，擴(kuò)散阻擋層使用WN、TiN等。
然后進(jìn)行柵極再氧化工藝，以修復(fù)在形成柵極的蝕刻工藝過(guò)程中損壞的柵介電層93。此時(shí)，在柵極再氧化工藝完成后，氧化包括在柵極中的多晶硅層94的側(cè)面，直至達(dá)到預(yù)定厚度，在柵極的側(cè)面上形成氧化物97。后面將形成在柵極側(cè)面上的氧化物簡(jiǎn)稱為側(cè)壁氧化物(lateral wall oxides)。
在這種情況下，柵極再氧化工藝能夠修復(fù)蝕刻?hào)艠O時(shí)出現(xiàn)在柵介電層93上的損失和微溝(micro-trenches)。該工藝還能氧化由于蝕刻工藝而造成的殘留在柵介電層93表面上的殘余物，并且通過(guò)增加位于柵極邊緣上的柵介電層93的厚度改善可信度(confidence level)。
在將快速熱氧化(后面稱為RTO)技術(shù)用于熱氧化工藝如再氧化工藝的情況下，最高溫度限定為約750℃至約950℃。另一方面，在進(jìn)行爐內(nèi)熱氧化工藝的情況下，最高溫度限定為約650℃至約800℃。這些用于這兩種工藝的溫度條件都是為了確保SSR摻雜曲線免遭在柵極再氧化工藝過(guò)程中由于過(guò)度的熱工藝導(dǎo)致?lián)诫s劑在p型n溝道摻雜層90B中的擴(kuò)散所造成的損害。
然后，用附加感光掩模(圖中未示出)和柵極作為離子注入掩模，在pMOS區(qū)域上用低能量注入高劑量濃度的p型摻雜劑p+，形成p+源/漏延伸區(qū)98，而在nMOS區(qū)域上用低能量注入高劑量濃度的n型摻雜劑n+，形成n+源/漏延伸區(qū)99。此時(shí)，用于形成n+源/漏延伸區(qū)99的n型摻雜劑使用P或As，而用于形成p+源/漏延伸區(qū)98的p型摻雜劑使用硼或硼混合物。
在包括柵極和硬質(zhì)掩模96的整個(gè)表面上沉積用于形成襯墊100的絕緣層后，在絕緣層上進(jìn)行深腐蝕工藝，形成位置為與柵極和硬質(zhì)掩模96的堆疊層的側(cè)邊相接觸的襯墊100。在該實(shí)施方案中，襯墊100使用氮化物層或氧化物層。
然后，通過(guò)使用附加感光掩?；驏艠O和襯墊100在pMOS區(qū)域上離子注入高劑量濃度的p型摻雜劑如硼或硼混合物，形成和p+源/漏延伸區(qū)98電連接的p+源/漏區(qū)101。另一方面，在nMOS區(qū)域上離子注入高劑量濃度的n型摻雜劑如P或As，形成和n+源/漏延伸區(qū)99電連接的n+源/漏區(qū)102。此時(shí)，n+源/漏區(qū)102和p+源/漏區(qū)101的每一個(gè)離子注入深度分別比n+源/漏延伸區(qū)99和p+源/漏延伸區(qū)98的離子注入深度深。
如圖10F所示，進(jìn)行活化退火工藝以電激活n+源/漏區(qū)102、n+源/漏延伸區(qū)99、p+源/漏區(qū)101和p+源/漏延伸區(qū)98的摻雜劑。具體來(lái)說(shuō)，活化退火工藝是在特定溫度下進(jìn)行的，在此溫度下可以同時(shí)限制p型n溝道摻雜層90B的擴(kuò)散及p+源/漏延伸區(qū)98的結(jié)點(diǎn)深度的加深。
優(yōu)選的是，活化退火工藝選自在約600℃至約1000℃的溫度下進(jìn)行的RTA、在約300℃至約750℃的溫度下進(jìn)行的爐內(nèi)退火工藝和在約600℃至約1100℃的溫度下進(jìn)行的SRTA。
如上所述，如果柵極再氧化、柵極、p+源/漏延伸區(qū)98、n+源/漏延伸區(qū)99、p+源/漏區(qū)101和n+源/漏區(qū)102是通過(guò)具有低熱平衡的低熱工藝形成的，則可以在限制摻雜劑擴(kuò)散的同時(shí)保持SSR表面溝道結(jié)構(gòu)。
在上述第五個(gè)優(yōu)選實(shí)施方案中，n型p溝道摻雜層86B和p型n溝道摻雜層90B同時(shí)還作為用于控制短溝道效應(yīng)的止穿層。另外，將n型p溝道摻雜層86B和p型n溝道摻雜層90B中的每一個(gè)最大摻雜深度設(shè)置為小于p+源/漏區(qū)101和n+源/漏區(qū)102中的每一個(gè)結(jié)點(diǎn)深度，從而降低了相對(duì)于p+-n和n+-p的每一個(gè)結(jié)點(diǎn)的結(jié)電容和結(jié)點(diǎn)漏電流。
圖11是根據(jù)本發(fā)明第六個(gè)優(yōu)選實(shí)施方案制造的CMOSFET結(jié)構(gòu)的橫截面圖。圖11中的CMOSFET結(jié)構(gòu)與第五個(gè)優(yōu)選實(shí)施方案中所述的結(jié)構(gòu)基本相同，不同之處有第一個(gè)n型止穿層110、第二個(gè)n型止穿層112、第一個(gè)p型止穿層111和第二個(gè)p型止穿層113。后面將使用圖10F中使用的相同標(biāo)號(hào)，并且略去對(duì)相同部分的描述。
和第五個(gè)優(yōu)選實(shí)施方案類似，建立具有包括離子注入有P或As的第一個(gè)n型止穿層110和生長(zhǎng)在第一個(gè)n型止穿層110上的表面層91的表面溝道結(jié)構(gòu)的pMOS區(qū)域，同時(shí)建立具有另一個(gè)包括離子注入有癸硼烷離子的第一個(gè)p型止穿層111和生長(zhǎng)在第一個(gè)p型止穿層111上的表面層92的表面溝道結(jié)構(gòu)的nMOS區(qū)域。
并且，在p+源/漏延伸區(qū)98和n+源/漏延伸區(qū)99的底部上形成第二個(gè)n型止穿層1122和第二個(gè)p型止穿層113。此時(shí)，第二個(gè)n型止穿層112是通過(guò)注入與第一個(gè)n型止穿層110相同的n型摻雜劑如P或As形成的。與用于形成第一個(gè)p型止穿層111注入癸硼烷離子不同，使用硼或硼混合物形成第二個(gè)p型止穿層113。
在該實(shí)施方案中，在形成p+源/漏區(qū)101和n+源/漏區(qū)102之前離子注入摻雜劑，以在p+源/漏延伸區(qū)98和n+源/漏延伸區(qū)99的底部上分別形成第二個(gè)n型止穿層112和第二個(gè)p型止穿層113。
第二個(gè)p型止穿層113和第二個(gè)n型止穿層112同時(shí)作為溝道摻雜層和用于控制短溝道效應(yīng)的止穿層。
最后，本發(fā)明的第六個(gè)優(yōu)選實(shí)施方案的CMOSFET具有雙止穿層結(jié)構(gòu)。與單止穿層結(jié)構(gòu)相比，具有雙止穿層結(jié)構(gòu)的CMOSFET具有優(yōu)秀的穿通性能。
圖12是根據(jù)本發(fā)明第七個(gè)優(yōu)選實(shí)施方案制造的CMOSFET結(jié)構(gòu)的橫截面圖。該CMOSFET結(jié)構(gòu)與第六個(gè)優(yōu)選實(shí)施方案的結(jié)構(gòu)基本相同，不同之處是升高了源/漏區(qū)。后面將使用圖10F和圖11中使用的相同標(biāo)號(hào)，并且略去對(duì)相同部分的詳述。
參看圖12，和第六個(gè)優(yōu)選實(shí)施方案類似，pMOS區(qū)域具有包括第一個(gè)n型止穿層110和第二個(gè)n型止穿層112的雙止穿層的結(jié)構(gòu)，而nMOS區(qū)域也具有包括第一個(gè)p型止穿層111和第二個(gè)p型止穿層113的雙止穿層的結(jié)構(gòu)。另外，在p+源/漏區(qū)101和n+源/漏區(qū)102上附加生長(zhǎng)有表面層，形成升高的源/漏區(qū)114和115。
本發(fā)明的第七個(gè)優(yōu)選實(shí)施方案也具有通過(guò)癸硼烷離子注入技術(shù)形成的雙止穿層結(jié)構(gòu)，如上文所述，該結(jié)構(gòu)提高了穿通能力。同時(shí)，該實(shí)施方案還包括抑制源/漏區(qū)的結(jié)電阻增加的升高的源/漏區(qū)。
在根據(jù)本發(fā)明的第1-7個(gè)優(yōu)選實(shí)施方案制造nMOSFET和CMOSFET的過(guò)程中，RTA的最高溫度限定為約600℃至約1000℃，隨后的SRTA的最高溫度也限定為約600℃至約1100℃，爐內(nèi)退火工藝的最高溫度限定為約300℃至約750℃。如上所述，RTA、SRTA和爐內(nèi)退火工藝都是低熱工藝，這是為了確保SSR摻雜曲線免遭在形成SSR表面溝道結(jié)構(gòu)后進(jìn)行后續(xù)工藝時(shí)由于過(guò)度的熱工藝導(dǎo)致?lián)诫s層中摻雜劑的擴(kuò)散所造成的損害。
盡管本發(fā)明的第1-7個(gè)優(yōu)選實(shí)施方案描述的是具有源/漏延伸區(qū)的半導(dǎo)體器件，但是，這些實(shí)施方案也適用于制造具有普通輕摻雜漏極(lightly dopeddrain)(LDD)結(jié)構(gòu)的半導(dǎo)體器件。
通過(guò)上述本發(fā)明的優(yōu)選實(shí)施方案，可以建立具有δ-摻雜曲線的超淺SSR表面溝道結(jié)構(gòu)。因此，還降低了溝道長(zhǎng)度小于100nm的器件的結(jié)電容。
還可以低成本地制造高功能的半導(dǎo)體器件，因?yàn)榕c通過(guò)使用低能量的硼離子注入技術(shù)的SSR摻雜方法相比，其產(chǎn)率提高。另外，本發(fā)明提供了控制由于隨機(jī)摻雜劑誘導(dǎo)造成的柵電壓(gate voltage)變化的作用，同時(shí)通過(guò)控制柵信號(hào)寬度小于100nm的溝道產(chǎn)生的短溝道效應(yīng)而改善產(chǎn)率。
另外，溝道表面區(qū)域上的摻雜劑濃度可以減至溝道摻雜層的最大濃度的1/10。從而可以改善表面遷移率和激勵(lì)電流性能。
最后，超淺SSR溝道的簡(jiǎn)單易造的結(jié)構(gòu)能夠進(jìn)一步建立消耗低電壓和功率的器件。
雖然借助某些優(yōu)選實(shí)施方案對(duì)本發(fā)明作了描述，但是對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)，在不背離權(quán)利要求書(shū)限定的本發(fā)明的保護(hù)范圍的情況下顯然能夠?qū)Ρ景l(fā)明作出各種變化和改動(dòng)。
權(quán)利要求
1.一種具有超淺超陡反向(后面稱為SSR)表面溝道的半導(dǎo)體器件的制造方法，該方法包括下述步驟通過(guò)注入癸硼烷在半導(dǎo)體襯底的表面下形成溝道摻雜層；在溝道摻雜層上形成表面層；在表面層上相繼形成柵介電層和柵極；通過(guò)排列在柵極邊緣而形成比溝道摻雜層淺的源/漏延伸區(qū)；在柵極的側(cè)面形成襯墊；和通過(guò)在襯底上進(jìn)行離子注入排列在襯墊邊緣上而形成比摻雜層深的源/漏區(qū)。
2.根據(jù)權(quán)利要求1所述的方法，其中，在形成溝道摻雜層后的步驟是在低于襯底熔點(diǎn)的溫度下進(jìn)行退火工藝；和在氫氣氣氛中進(jìn)行表面處理工藝以去除溝道摻雜層上的天然氧化物層。
3.根據(jù)權(quán)利要求2所述的方法，其中，退火工藝是用快速熱退火工藝或峰值快速熱退火工藝進(jìn)行的。
4.根據(jù)權(quán)利要求1所述的方法，其還包括在源/漏區(qū)上選擇性地形成升高的源/漏區(qū)的步驟。
5.根據(jù)權(quán)利要求1所述的方法，在形成源/漏區(qū)的步驟后還包括在同時(shí)抑制溝道摻雜層的擴(kuò)散和源/漏區(qū)的結(jié)點(diǎn)深度的加深的溫度下進(jìn)行活化退火工藝的步驟。
6.根據(jù)權(quán)利要求5所述的方法，其中，活化退火工藝選自在約600℃至約1000℃的溫度下進(jìn)行的快速熱退火工藝、在約300℃至約750℃的溫度下進(jìn)行的爐內(nèi)退火工藝或在約600℃至約1100℃的溫度下進(jìn)行的峰值快速熱退火工藝。
7.根據(jù)權(quán)利要求1所述的方法，其中，溝道摻雜層的厚度是約10nm至約50nm。
8.根據(jù)權(quán)利要求1所述的方法，其中，形成的表面層厚度是約5nm至約30nm。
9.一種具有超淺超陡反向(后面稱為SSR)表面溝道的半導(dǎo)體器件的制造方法，該方法包括下述步驟在半導(dǎo)體襯底中形成阱；通過(guò)注入癸硼烷離子在阱上的表面下形成第一個(gè)止穿摻雜層；在低于襯底熔點(diǎn)的溫度下進(jìn)行第一次退火工藝；在止穿摻雜層上形成表面層；在表面層上相繼形成柵介電層和柵極；形成第一個(gè)排列在柵極的兩邊上的源/漏區(qū)；通過(guò)在阱中注入相同的摻雜劑而在第一個(gè)源/漏區(qū)下面形成第二個(gè)止穿摻雜層；形成與第一個(gè)源/漏區(qū)連接并且比第一個(gè)源/漏區(qū)深的第二個(gè)源/漏區(qū)；和為了激活第一個(gè)和第二個(gè)源/漏區(qū)中的摻雜劑，在能夠抑制溝道摻雜層擴(kuò)散的溫度下進(jìn)行第二次退火工藝。
10.根據(jù)權(quán)利要求9所述的方法，在形成阱的步驟后還包括形成導(dǎo)電場(chǎng)闌摻雜層的步驟，其中，用于場(chǎng)闌摻雜層的摻雜劑與阱中的摻雜劑相同。
11.根據(jù)權(quán)利要求9所述的方法，其中，第一次退火工藝選自快速熱退火工藝或峰值快速熱退火工藝。
12.根據(jù)權(quán)利要求9所述的方法，其中，第二次退火工藝選自在約600℃至約1000℃的溫度下進(jìn)行的快速熱退火工藝、在約300℃至約750℃的溫度下進(jìn)行的爐內(nèi)退火工藝或在約600℃至約1100℃的溫度下進(jìn)行的峰值快速熱退火工藝。
13.根據(jù)權(quán)利要求1或9所述的方法，其中，相繼形成柵介電層和柵極的步驟包括通過(guò)蝕刻形成柵極后的再氧化步驟。
14.根據(jù)權(quán)利要求13所述的方法，其中，再氧化步驟是用最高溫度限定為約750℃至約950℃的快速熱氧化技術(shù)進(jìn)行的。
15.根據(jù)權(quán)利要求13所述的方法，其中，再氧化步驟是用最高溫度限定為約650℃至約800℃的爐內(nèi)熱氧化技術(shù)進(jìn)行的。
16.根據(jù)權(quán)利要求1或9所述的方法，其中，柵介電層是用任何一種選自硅熱氧化物層、氮化的氧化硅層、高k介電層或硅熱氧化物層與高k介電層的堆疊層的層形成的。
17.根據(jù)權(quán)利要求16所述的方法，其中，硅熱氧化物層是在約650℃至約750℃的溫度下形成的；其中，氮化的氧化硅層是在約650℃至約750℃的溫度下形成的，然后用氮等離子體或氨等離子體法加工，以形成氮化的氧化硅層；其中，高k介電層是通過(guò)在約300℃至約650℃的溫度范圍內(nèi)進(jìn)行的沉積工藝和隨后進(jìn)行的選自在約400℃至約700℃的溫度范圍內(nèi)進(jìn)行的爐內(nèi)退火工藝或在約600℃至約800℃的溫度范圍內(nèi)進(jìn)行的快速熱退火工藝形成的。
18.根據(jù)權(quán)利要求9所述的方法，其中，在第二個(gè)源/漏區(qū)上進(jìn)行選擇性外延生長(zhǎng)，以形成第三個(gè)源/漏區(qū)。
全文摘要
本發(fā)明提供一種具有超淺超陡反向表面溝道的半導(dǎo)體器件的制造方法，該方法能夠克服當(dāng)使用具有難以得到足夠大的離子束電流和延長(zhǎng)工藝時(shí)間這些缺點(diǎn)的超低能量離子注入技術(shù)時(shí)可用能量的限制，并且能夠提高生產(chǎn)率。本發(fā)明包括一種具有超淺超陡反向(后面稱為SSR)表面溝道的半導(dǎo)體器件的制造方法，該方法包括下述步驟通過(guò)注入癸硼烷在半導(dǎo)體襯底的表面下形成溝道摻雜層；在溝道摻雜層上形成表面層；在表面層上相繼形成柵介電層和柵極；通過(guò)排列在柵極邊緣上而形成比溝道摻雜層淺的源/漏延伸區(qū)；在柵極的側(cè)面上形成襯墊；和通過(guò)利用在襯底上進(jìn)行離子注入排列在襯墊邊緣上而形成比溝道摻雜層深的源/漏區(qū)。
文檔編號(hào)H01L21/336GK1458675SQ0310252
公開(kāi)日2003年11月26日 申請(qǐng)日期2003年2月10日 優(yōu)先權(quán)日2002年5月18日
發(fā)明者孫容宣, 朱晟栽 申請(qǐng)人:海力士半導(dǎo)體有限公司