專利名稱：半導(dǎo)體元件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體元件的制造方法，且特別是有關(guān)于一種防止動態(tài)隨機存取存儲器元件的淺溝渠隔離區(qū)遭到損害的方法。
背景技術(shù)：
動態(tài)隨機存取存儲器是利用基底上大量的電容器的帶電荷及不帶電荷來儲存二進制數(shù)據(jù)。一個電容器代表一存儲位，對于其儲存的二進制數(shù)據(jù)“0”或“1”分別代表電容器“帶電荷”或“不帶電荷”的狀態(tài)。通過轉(zhuǎn)移場效晶體管，DRAM中讀/寫的動作可被完成，其中轉(zhuǎn)移場效晶體管的源極與位線(Bite Line，BL)連接，其漏極與電容器連接，而其柵極與字符線(Word Line，WL)連接。經(jīng)由轉(zhuǎn)移場效晶體管，由此位線通入一電壓使電容器帶電荷，且轉(zhuǎn)移場效晶體管以字符線有選擇性的控制其成主動或被動，如此就完成寫入的動作。
一般動態(tài)隨機存取存儲器元件的前段制造流程如圖1A至圖1D所示。首先，請參照圖1A，提供一基底100，基底100具有一存儲單元區(qū)130以及一周邊電路區(qū)140，且存儲單元區(qū)130中已形成有柵極結(jié)構(gòu)110a(由柵介電層104a、柵極導(dǎo)電層106a以及頂蓋層108a所構(gòu)成)，而周邊電路區(qū)140中已形成有隔離區(qū)102以與門極結(jié)構(gòu)110b(由柵介電層104b、柵極導(dǎo)電層106b以及頂蓋層108b所構(gòu)成)。而且在柵極結(jié)構(gòu)110a、110b的側(cè)壁還分別形成有一薄間隙壁112a、112b。
接著，在周邊電路區(qū)140中形成一淡摻雜漏極區(qū)114，其形成在薄間隙壁112b兩側(cè)的基底100中。之后，于基底100上形成一阻障層116，再于阻障層116上沉積一層硅酸乙酯(TEOS)-氧化硅118，覆蓋柵極結(jié)構(gòu)110a、110b。
請參照圖1B，對TEOS-氧化硅層118進行一回蝕刻工藝，直到阻障層116暴露出來。其中，在存儲單元區(qū)130中，因相鄰的柵極結(jié)構(gòu)110a之間的間隔較窄，因此在此回蝕刻工藝之后所留下的TEOS-氧化硅層118a會填滿柵極結(jié)構(gòu)110a之間的空隙。而在周邊電路區(qū)140中，因柵極結(jié)構(gòu)110b與鄰近的元件之間的間隔較大，因此在此回蝕刻工藝之后所留下的TEOS-氧化硅層會成為柵極結(jié)構(gòu)110b之間隙壁118b。
然而，在此回蝕刻工藝過后，往往會發(fā)現(xiàn)在靠近間隙壁118b之處122的阻障層116會變薄，同樣的，在存儲單元區(qū)的標(biāo)號124所指處，阻障層116也會變得較薄，其又稱為弱點(weak point)。
在形成間隙壁118b之后，于間隙壁118b兩側(cè)的基底100中形成一源極/漏極區(qū)120。然后，再利用一濕蝕刻工藝，移除TEOS-氧化硅層118a與間隙壁118b，如圖1C所示。在移除TEOS-氧化硅層118a與間隙壁118b之后，再于基底100上形成一層硼磷硅酸玻璃(BPSG)126，覆蓋柵極結(jié)構(gòu)110a、110b，如圖1D所示。
然而，在上述濕蝕刻工藝的過程中，原先變得較薄的阻障層116處(弱點處)122、124有可能會被蝕穿，而對于在周邊電路區(qū)140中122處來說，因阻障層116底下為隔離區(qū)102，此濕蝕刻工藝在蝕穿阻障層116之后，可能會繼續(xù)蝕刻阻障層116底下的隔離區(qū)102，而造成隔離區(qū)102中形成有孔洞。倘若隔離區(qū)102中形成有孔洞，將會使得隔離區(qū)102的隔離能力惡化，而造成漏電流以及元件可靠度變差等缺失。

發(fā)明內(nèi)容
因此本發(fā)明的目的就是提供一種半導(dǎo)體元件的制造方法，以解決公知于動態(tài)隨機存取存儲器的制造過程中會有于隔離區(qū)中形成孔洞的問題。
本發(fā)明提出一種半導(dǎo)體元件的制造方法，此方法為首先提供一基底，其中基底具有一存儲單元區(qū)以及一周邊電路區(qū)，且存儲單元區(qū)中已形成有數(shù)個第一柵極結(jié)構(gòu)，而周邊電路區(qū)中已形成有數(shù)個第二柵極結(jié)構(gòu)。接著，形成一阻障層，共形的覆蓋在基底、第一柵極結(jié)構(gòu)以及第二柵極結(jié)構(gòu)的表面上。之后，在阻障層上形成一第一介電層，然后再回蝕刻第一介電層，在此，于存儲單元區(qū)中，因第一柵極結(jié)構(gòu)之間的間距較小，因此保留下來的第一介電層會填于第一柵極結(jié)構(gòu)之間的空隙。而于周邊電路區(qū)中，因第二柵極結(jié)構(gòu)與鄰近元件之間的間距較大，因此保留下來的第一介電層會成為第二柵極側(cè)壁的間隙壁。隨后，在周邊電路區(qū)中形成一源極/漏極區(qū)，其形成在間隙壁兩側(cè)的基底中。然后，于基底上形成一第二介電層，覆蓋保留下來的第一介電層、間隙壁、第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)，第二介電層作為層間介電層(ILD)之用，其中第二介電層的材質(zhì)與第一介電層的材質(zhì)相同。在本發(fā)明中，第一介電層與第二介電層的材質(zhì)較佳的是硼磷硅酸玻璃(BPSG)。
由于本發(fā)明的第一介電層與第二介電層為相同的材質(zhì)，因此，于周邊電路區(qū)中形成源極/漏極區(qū)之后，并不需要將第二柵極結(jié)構(gòu)側(cè)壁的間隙壁移除，而可以繼續(xù)形成第二介電層。如此，公知因移除第一介電層時會導(dǎo)致隔離區(qū)中形成有孔洞的情形就不會發(fā)生。
另外，因本發(fā)明不需將第一介電層移除，而可以直接在第一介電層上繼續(xù)沉積第二介電層，因此本發(fā)明的方法相較于公知方法省略了移除第一介電層的步驟，因此工藝也較為簡化。


圖1A至圖1D是公知動態(tài)隨機存取存儲器元件的前段制造流程剖面示意圖；圖2A至圖2C是依照本發(fā)明一較佳實施例的動態(tài)隨機存取存儲器元件的前段制造流程剖面示意圖。
100基底102隔離區(qū)104a、104b柵介電層106a、106b柵極導(dǎo)電層
108a、108b頂蓋層110a、110b柵極結(jié)構(gòu)112a、112b薄間隙壁114淡摻雜漏極區(qū)116阻障層118、118aTEOS-氧化硅118b、200b間隙壁120源極/漏極區(qū)122、124弱點126、200、200aBPSG層具體實施方式
圖2A至圖2C所示，其為依照本發(fā)明一較佳實施例的動態(tài)隨機存取存儲器元件的前段制造流程剖面示意圖。
請參照圖2A，首先提供一基底100，其中基底100具有一存儲單元區(qū)130以及一周邊電路區(qū)140，且存儲單元區(qū)130中已形成有柵極結(jié)構(gòu)110a(由柵介電層104a、柵極導(dǎo)電層106a以及頂蓋層108a所構(gòu)成)，而周邊電路區(qū)140中已形成有隔離區(qū)102以與門極結(jié)構(gòu)110b(由柵介電層104b、柵極導(dǎo)電層106b以及頂蓋層108b所構(gòu)成)。在一較佳實施例中，柵介電層104a、104b的材質(zhì)例如是氧化硅，柵極導(dǎo)電層106a、106b的材質(zhì)例如是多晶硅，頂蓋層108a、108b之材質(zhì)例如是氮化硅，而隔離區(qū)102例如是淺溝渠隔離區(qū)。
接著，在柵極結(jié)構(gòu)110a、110b的側(cè)壁分別形成薄間隙壁112a、112b，其中形成薄間隙壁112a、112b的方法例如是先于基底100上形成一共形薄層(未繪示)之后，再回蝕刻此共形薄層，即可形成薄間隙壁112a、112b。在一較佳實施例中，薄間隙壁112a、112b的材質(zhì)例如是氮化硅。
之后，在周邊電路區(qū)140中形成淡摻雜漏極區(qū)114，其形成在薄間隙壁112b兩側(cè)的基底100中。其中，形成淡摻雜漏極區(qū)114的方法例如是以柵極110b與薄間隙壁112b為植入罩幕進行一離子植入步驟而形成的。
在形成淡摻雜漏極114之后，在基底100上形成第一介電層200，覆蓋阻障層116。在一較佳實施例中，第一介電層200的材質(zhì)例如是硼磷酸酸玻璃，且形成第一介電層200的方法例如是爐管式低壓化學(xué)氣相沉積法(Furnace-LPCVD)、爐管式常壓化學(xué)氣相沉積法(Furnace-APCVD)、單一芯片式常壓化學(xué)氣相沉積法(Chamber-APCVD)、爐管式次常壓化學(xué)氣相沉積法(Furnace-SAPCVD)或單一芯片式次常壓化學(xué)氣相沉積法(Charnber-SAPCVD)。
請參照圖2B，對第一介電層200進行一回蝕刻工藝，直到柵極結(jié)構(gòu)110a、110b上方的阻障層116暴露出來。其中，在存儲單元區(qū)130中，因相鄰的柵極結(jié)構(gòu)110a之間的間隔較窄，因此在此回蝕刻工藝之后所留下的第一介電層200a會填滿柵極結(jié)構(gòu)110a之間的空隙。而在周邊電路區(qū)140中，因柵極結(jié)構(gòu)110b與鄰近元件之間的間隔較大，因此在此回蝕刻工藝之后所留下的第一介電層會成為柵極結(jié)構(gòu)110b的間隙壁200b。
之后，在周邊電路區(qū)140中形成一源極/漏極區(qū)120，其形成在間隙壁200b兩側(cè)的基底100中。其中，形成源極/漏極區(qū)120的方法例如是以柵極結(jié)構(gòu)110b與間隙壁200b為植入罩幕進行一離子植入步驟而形成的。
請參照圖2C，在形成源極/漏極區(qū)120之后，并不需要將第一介電層200a與間隙壁200b移除，而直接在基底100上沉積第二介電層126，覆蓋保留下來的第一介電層200a、間隙壁200b、第一柵極結(jié)構(gòu)110a與第二柵極結(jié)構(gòu)110b，第二介電層126作為層間介電層(ILD)之用。在此，第二介電層126的材質(zhì)與第一介電層200a以及間隙壁200b的材質(zhì)相同。在一較佳實施例中，第二介電層126的材質(zhì)例如是硼磷酸酸玻璃，且形成第二介電層126的方法與形成第一介電層200的方法相同，例如是爐管式低壓化學(xué)氣相沉積法、爐管式常壓化學(xué)氣相沉積法、單一芯片式常壓化學(xué)氣相沉積法、爐管式次常壓化學(xué)氣相沉積法或單一芯片式次常壓化學(xué)氣相沉積法。
后續(xù)，便可以依照存儲器元件的設(shè)計，而繼續(xù)于基底上形成接觸窗、位線等等構(gòu)件，而完成存儲器元件的制作。
在本發(fā)明中，由于第一介電層與第二介電層為相同的材質(zhì)，因此，于周邊電路區(qū)中形成源極/漏極區(qū)之后，并不需要將存儲單元區(qū)中柵極結(jié)構(gòu)之間的第一介電層以及周邊電路區(qū)中柵極結(jié)構(gòu)側(cè)壁的間隙壁移除，而可以直接在基底上方形成第二介電層。如此一來，公知因移除第一介電層時會導(dǎo)致隔離區(qū)中形成有孔洞的情形就不會發(fā)生。
另外，因本發(fā)明不需將存儲單元區(qū)中柵極結(jié)構(gòu)之間的第一介電層以及周邊電路區(qū)中柵極結(jié)構(gòu)側(cè)壁的間隙壁移除，而可以直接在第一介電層上繼續(xù)沉積第二介電層，因此本發(fā)明的方法相較于公知方法省略了移除第一介電層的步驟，因此工藝也較為簡化。
權(quán)利要求
1.一種半導(dǎo)體元件的制造方法，其特征是，該方法包括提供一基底，該基底具有一存儲單元區(qū)以及一周邊電路區(qū)，且該存儲單元區(qū)中已形成有多個第一柵極結(jié)構(gòu)，該周邊電路區(qū)中已形成有多個第二柵極結(jié)構(gòu)；在該基底上形成一第一介電層，覆蓋該些第一柵極結(jié)構(gòu)與該些第二柵極結(jié)構(gòu)；回蝕刻該第一介電層，保留下的該第一介電層填滿該些第一柵極結(jié)構(gòu)之間的空隙，而且保留下的該第一介電層也同時成為該些第二柵極側(cè)壁的一間隙壁；在該間隙壁兩側(cè)的該基底中形成一源極/漏極區(qū)；以及在該基底的上方形成一第二介電層，覆蓋保留下的該第一介電層、該間隙壁、該些第一柵極結(jié)構(gòu)與該些第二柵極結(jié)構(gòu)，其中該第二介電層的材質(zhì)與該第一介電層的材質(zhì)相同。
2.如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征是，該第一介電層與該第二介電層的材質(zhì)包括硼磷硅酸玻璃。
3.如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征是，形成該第一介電層的方法與形成該第二介電層的方法相同。
4.如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征是，形成該第一介電層以及該第二介電層的方法包括爐管式低壓化學(xué)氣相沉積法、爐管式常壓化學(xué)氣相沉積法、單一芯片式常壓化學(xué)氣相沉積法、爐管式次常壓化學(xué)氣相沉積法或單一芯片式次常壓化學(xué)氣相沉積法。
5.如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征是，在形成該第一介電層之前，更包括先形成一阻障層，共形的覆蓋在該基底、該些第一柵極結(jié)構(gòu)以及該些第二柵極結(jié)構(gòu)的表面上。
6.如權(quán)利要求5所述的半導(dǎo)體元件的制造方法，其特征是，該阻障層的材質(zhì)包括氮化硅。
7.如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征是，該些第一柵極結(jié)構(gòu)與該些第二柵極結(jié)構(gòu)分別由一柵介電層、一柵極導(dǎo)電層以及一頂蓋層所構(gòu)成。
8.如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征是，在該些第一柵極結(jié)構(gòu)與該些第二柵極結(jié)構(gòu)的側(cè)壁分別形成有一薄間隙壁。
9.如權(quán)利要求8所述的半導(dǎo)體元件的制造方法，其特征是，在該些第二柵極結(jié)構(gòu)的該薄間隙壁兩側(cè)的該基底中形成有一淡摻雜漏極區(qū)。
10.一種半導(dǎo)體元件的制造方法，其特征是，該方法包括提供一基底，該基底中已形成一隔離區(qū)，該基底上已形成有一柵極結(jié)構(gòu)，且該柵極結(jié)構(gòu)的側(cè)壁形成有一第一間隙壁；在該第一間隙壁兩側(cè)的該基底中形成一淡摻雜漏極區(qū)；在該基底上形成一第一介電層；覆蓋該柵極結(jié)構(gòu)；回蝕刻該第一介電層，以在該柵極結(jié)構(gòu)的側(cè)壁形成一第二間隙壁；在該第二間隙壁兩側(cè)的該基底中形成一源極/漏極區(qū)；以及在該基底上形成一第二介電層，覆蓋該柵極結(jié)構(gòu)與該第二間隙壁，其中該第二介電層的材質(zhì)與該第一介電層的材質(zhì)相同。
11.如權(quán)利要求10所述的半導(dǎo)體元件的制造方法，其特征是，該第一介電層與該第二介電層的材質(zhì)包括硼磷硅酸玻璃。
12.如權(quán)利要求10所述的半導(dǎo)體元件的制造方法，其特征是，形成該第一介電層與該第二介電層的方法相同。
13.如權(quán)利要求10所述的半導(dǎo)體元件的制造方法，其特征是，形成該第一介電層以及該第二介電層的方法包括爐管式低壓化學(xué)氣相沉積法、爐管式常壓化學(xué)氣相沉積法、單一芯片式常壓化學(xué)氣相沉積法、爐管式次常壓化學(xué)氣相沉積法或單一芯片式次常壓化學(xué)氣相沉積法。
14.如權(quán)利要求10所述的半導(dǎo)體元件的制造方法，其特征是，在形成該第一介電層之前，更包括先形成一阻障層，共形的覆蓋在該基底以及該柵極結(jié)構(gòu)的表面上。
15.如權(quán)利要求14所述的半導(dǎo)體元件的制造方法，其特征是，該阻障層的材質(zhì)包括氮化硅。
16.如權(quán)利要求10所述的半導(dǎo)體元件的制造方法，其特征是，該柵極結(jié)構(gòu)由一柵介電層、一柵極導(dǎo)電層以及一頂蓋層所構(gòu)成。
全文摘要
一種半導(dǎo)體元件的制造方法，此方法于已形成有柵極結(jié)構(gòu)的基底上形成第一介電層之后，回蝕刻第一介電層，而于柵極結(jié)構(gòu)的側(cè)壁形成間隙壁。隨后，在間隙壁兩側(cè)的基底中形成源極/漏極區(qū)，再于基底上形成第二介電層，其中第二介電層的材質(zhì)與第一介電層的材質(zhì)相同。由于第一介電層與第二介電層的材質(zhì)相同，因此無須將第一介電層移除，而可以直接形成第二介電層，如此，便可防止移除第一介電層時會于隔離區(qū)產(chǎn)生孔洞的問題。
文檔編號H01L21/8242GK1521836SQ0310247
公開日2004年8月18日 申請日期2003年1月27日 優(yōu)先權(quán)日2003年1月27日
發(fā)明者王建中, 吳國堅 申請人:南亞科技股份有限公司