專利名稱：Cmos影像感測元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及CMOS(Complementary metal oxide semiconductor；CMOS)影像感測元件，特別是關(guān)于一種利用導(dǎo)線連接光二極管元件與包含3T晶體管的主動區(qū)的新式CMOS影像感測元件。
請參照

圖1，該圖即目前技術(shù)中典型的CIS感測元件相關(guān)設(shè)計。其中，CIS感測元件是由光二極管D與三個MOS(Metal oxide semiconductor；MOS)晶體管元件M1、M2與M3所構(gòu)成。其中，光二極管D連接至作為開關(guān)使用的MOS元件M1，當(dāng)元件M1開啟時(ON)將提供來自電源VDD給光二極管D以產(chǎn)生光二極管D操作所需的逆偏壓，此時如圖2所示的電壓-時間信號A。在逆偏壓期間，可接受照光。在逆偏壓的電場下，依據(jù)照光強(qiáng)度產(chǎn)生不等程度的電子電洞對，以削減部分逆偏壓。當(dāng)逆偏壓結(jié)束后，停止照光(晶體管M1關(guān)閉)。此時，只要讀取信號加至晶體管M3的閘極，以開啟晶體管M3，即可讀取光信號大小。光信號(電壓)藉由光二極管D輸出至MOS元件M2放大并由MOS元件M3的源極端輸出。
請參照圖3，該圖為習(xí)知技術(shù)的CMOS影像感測元件單一像素(Pixel)布局俯視圖，其中，包含像素區(qū)域102形成于一P型半導(dǎo)體基板100上，像素區(qū)域102并包含一光二極管區(qū)域104和一主動區(qū)域105，以隔離區(qū)110隔離。光二極管區(qū)域104包含一N型井106形成于其中。當(dāng)N型井106連接一正電壓而光二極管區(qū)域104的其他P型基板連接負(fù)電壓時將形成P/N接面的空乏區(qū)(Depletion region)108；主動區(qū)域105包含的三個晶體管(112a，112b，112c)，分別對應(yīng)于圖1的M1、M2、M3，用以控制光二極管的操作。
習(xí)知技術(shù)，在CMOS影像感測元件的像素區(qū)域中，光二極管區(qū)104接受照光后，可見光的范圍約在350nm-900nm之間，即可響應(yīng)，藉由感測光線強(qiáng)弱，而產(chǎn)生不同的電壓差值。因此為使光二極管區(qū)104有良好的光感應(yīng)性，通在像素區(qū)域102上必須為具有透光性的層狀結(jié)構(gòu)，才能供光二極管區(qū)104接受光感應(yīng)。
但是，主動區(qū)域105的晶體管的源汲極106a，和光二極管區(qū)104一樣，在接受照光后，同樣地感應(yīng)光強(qiáng)度，而產(chǎn)生暗電流(Dark current)缺陷。然而，在做光二極管特性模擬分析(SPICE model)時，都是假設(shè)主動區(qū)105上晶體管在黑暗的環(huán)境下，但實際上主動區(qū)105和光二極管區(qū)104都是操作在有光的環(huán)境下，因此造成晶體管的特性不匹配，而導(dǎo)致失真的問題。
而周邊電路的導(dǎo)線制程需進(jìn)行至M3，此外像素區(qū)域102內(nèi)導(dǎo)線制程通常比周邊區(qū)域的導(dǎo)線簡單許多，例如像素區(qū)102只至M2，即少了一層金屬層。換言之，圖案比相差很大，周邊區(qū)域需用較長的時間蝕刻，一旦蝕刻時間過長，處于周圍金屬層將會過度蝕刻，而寬度較細(xì)的金屬線極易被過度蝕刻，且造成制程容忍度(Process window)變窄，而成為制程極大的缺陷。
本發(fā)明的另一目的為降低CMOS影像感測元件的習(xí)知缺陷。
本發(fā)明的技術(shù)方案是這樣實現(xiàn)的一種CMOS影像感測元件，該元件的布局至少包含一光二極管區(qū)域，形成于P型半導(dǎo)體基板上；一主動區(qū)域，形成于該半導(dǎo)體基板上并以隔離區(qū)隔離該光二極管區(qū)，主動區(qū)域上包含晶體管，用以驅(qū)動該光二極管；及一屏蔽，形成于該主動區(qū)域上方，并遮蓋主動區(qū)域以避免受光，該屏蔽并連接至一預(yù)定電壓或接地。
其中上述的光二極管區(qū)域可以P型半導(dǎo)體基板作為正極，P型半導(dǎo)體基板內(nèi)的N型井作為負(fù)極。而上述的光二極管區(qū)域可以N型井作為負(fù)極，該N型井內(nèi)的P型擴(kuò)散區(qū)作為正極。且該屏蔽材質(zhì)可選用金屬，該屏蔽連接至一預(yù)定電壓或接地用以避免電荷的累積。
一種CMOS影像感測元件，該元件的布局至少包含一光二極管區(qū)域，形成于P型半導(dǎo)體基板上；一主動區(qū)域，形成于該半導(dǎo)體基板上并以隔離區(qū)與該光二極管區(qū)隔離，該主動區(qū)域包含復(fù)數(shù)個晶體管以驅(qū)動該光二極管；其特征在于于制作周邊電路金屬化制程中，同時形成一金屬屏蔽覆蓋于該主動區(qū)域上方，該金屬屏蔽接地或連接至一特定電壓。
本發(fā)明的CMOS影像感測元件，可以降低CMOS影像感測元件的習(xí)知缺陷，解決上述暗電流等問題。
圖8為圖6CMOS影像感測元件的布局于bb’線段上的截面圖。
請參照圖4，該圖為CMOS影像感測元件的俯視圖，一個CMOS影像感測元件包括復(fù)數(shù)個像素102排列和周邊電路區(qū)200，并取鄰近周邊電路的四個像素102為例，其四個像素102放大圖如圖5所示，該圖為本發(fā)明的CMOS影像感測元件的像素布局俯視圖，首先提供一P型半導(dǎo)體基板100(請同時參考圖7的截面圖)，在一典型實施例中，上述P型摻雜半導(dǎo)體基板100為具有如硼原子等P型摻雜物。接著在該P(yáng)型半導(dǎo)體基板100上制作像素區(qū)域102，其中，在形成光二極管區(qū)域104和主動區(qū)域105之前，在此P型半導(dǎo)體基板100的上表面，須先形成如FOX(Fieldoxide)、STI(Shallow trench isolation)等的隔離結(jié)構(gòu)的隔離區(qū)110，以便將光二極管區(qū)域104與主動區(qū)域105相互隔開。
接著在此像素區(qū)域102，進(jìn)行光二極管區(qū)域104的制作。首先，形成光阻圖案于P型半導(dǎo)體基板100上，以定義N型井106區(qū)，接著施以第一次離子布植程序于光二極管區(qū)域104，以形成N型井106于其中，在一典型實施例中，N型井106以磷、砷等N型摻雜物布植。完成N型井106的制作后，再去除光阻圖案。
接著在此像素區(qū)域102，進(jìn)行主動區(qū)域105晶體管(112a，112b，112c)閘極結(jié)構(gòu)的制作，并分別于周邊電路區(qū)域進(jìn)行晶體管閘極結(jié)構(gòu)的制作。在一典型實施例中，主動區(qū)域105包含三個晶體管(112a，112b，112c)，例如先形成閘極的氧化層，再形成多晶硅(Polysilicon)層覆蓋閘極氧化層之上，接著定義光阻圖案于多晶硅層之上。
接著蝕刻上述的多晶硅層及閘極氧化層后，再去除光阻，以形成閘極結(jié)構(gòu)，接著選擇形成間隙壁于閘極結(jié)構(gòu)側(cè)壁。接下來進(jìn)行第二次離子布植程序于主動區(qū)域105，并以具間隙壁的閘極結(jié)構(gòu)作為離子布植的罩幕，植入N+，形成晶體管(112a，112b，112c)的源極和汲極，即主動區(qū)域N+摻雜區(qū)106a，再接以進(jìn)行一退火程序。
完成主動區(qū)域105晶體管(112a，112b，112c)和周邊電路區(qū)域晶體管的主要閘極結(jié)構(gòu)后，形成介電層114覆蓋所有區(qū)域以平坦化，接著施以微影及蝕刻制程，在周邊電路區(qū)域的元件形成接觸窗，在像素區(qū)域102的主動區(qū)域105晶體管(112a，112b，112c)的源極、主動區(qū)域105晶體管(112a，112b，112c)的閘極、主動區(qū)域N+摻雜區(qū)106a與光二極管區(qū)域104形成接觸窗后，接著進(jìn)行金屬化制程，形成金屬層以填滿接觸窗，并在主動區(qū)域105上方的介電層114(請同時參考圖7的截面圖)上表面形成金屬屏蔽116，避免主動區(qū)域105接受照光，如圖6所示，接著再施以CMP(Chemical mechanical polish)去除介電層上表面多余的金屬。
請參照圖7，該圖顯示了圖6CMOS影像感測元件的布局于aa’線段上的截面圖。在此P型半導(dǎo)體基板100的表面，形成隔離區(qū)110和介電層114，其中，隔離區(qū)110鄰接并圍繞于光二極管區(qū)域104的邊緣，且將光二極管區(qū)域104與主動區(qū)域105相互隔開，并在主動區(qū)域105N+摻雜區(qū)106a的正上方，形成金屬屏蔽116。同樣的，圖8所示為圖6CMOS影像感測元件的布局于bb’線段上的截面圖，在主動區(qū)域105晶體管(112b，112c)的正上方，形成金屬屏蔽116。
請注意，應(yīng)于金屬屏蔽116施以一特定電壓或接地，以避免該金屬屏蔽116浮置(Floating)而導(dǎo)致累積電荷的反效果。
本發(fā)明的優(yōu)點(diǎn)，如(a)金屬屏蔽制作過程相當(dāng)簡單，于制作典型周邊電路的金屬層制程中，只需更改光罩圖案設(shè)計，同時定義出主動區(qū)域的金屬屏蔽，避免主動區(qū)域照光后產(chǎn)生暗電流等缺陷，并能符合無照光環(huán)境下的SPICE model；(b)能改善負(fù)載效應(yīng)，在金屬化制程時，避免蝕刻時間過長，使習(xí)知技術(shù)的處于周圍金屬層將會過度蝕刻、寬度較細(xì)的金屬線極易被蝕刻殆盡與制程窗口變窄等缺陷問題得以解決；(c)幾乎不需成本，即能提升元件的操作性能與效果，而大幅降低習(xí)知技術(shù)的缺陷的出現(xiàn)。
本發(fā)明雖以較佳實施例闡明如上，然其并非用以限定本發(fā)明精神與發(fā)明實體，因此，在不脫離本發(fā)明的精神與范圍所作的修改，均應(yīng)包含在本案的權(quán)利要求保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種CMOS影像感測元件，其特征在于該元件的布局至少包含一光二極管區(qū)域，形成于P型半導(dǎo)體基板上；一主動區(qū)域，形成于該半導(dǎo)體基板上并以隔離區(qū)與該光二極管區(qū)隔離，該主動區(qū)域包含復(fù)數(shù)個晶體管以驅(qū)動該光二極管；以及一屏蔽，形成于該主動區(qū)域上方，并遮蓋該主動區(qū)域以避免受光，該屏蔽并連接至一預(yù)定電壓或接地。
2.如權(quán)利要求1所述的CMOS影像感測元件，其特征在于其中上述的光二極管區(qū)域以P型半導(dǎo)體基板作為正極，P型半導(dǎo)體基板內(nèi)的N型井作為負(fù)極。
3.如權(quán)利要求1所述的CMOS影像感測元件，其特征在于其中上述的光二極管區(qū)域以N型井作為負(fù)極，該N型井內(nèi)的P型擴(kuò)散區(qū)作為正極。
4.如權(quán)利要求1所述的CMOS影像感測元件，其特征在于其中上述的屏蔽材質(zhì)為金屬。
5.如權(quán)利要求1所述的CMOS影像感測元件，其特征在于其中上述的屏蔽連接至一預(yù)定電壓或接地用以避免電荷的累積。
6.一種CMOS影像感測元件，該元件的布局至少包含一光二極管區(qū)域，形成于P型半導(dǎo)體基板上；一主動區(qū)域，形成于該半導(dǎo)體基板上并以隔離區(qū)與該光二極管區(qū)隔離，該主動區(qū)域包含復(fù)數(shù)個晶體管以驅(qū)動該光二極管；其特征在于于制作周邊電路金屬化制程中，同時形成一金屬屏蔽覆蓋于該主動區(qū)域上方，該金屬屏蔽接地或連接至一特定電壓。
全文摘要
本發(fā)明提供一種CMOS影像感測元件，該元件的布局至少包含一光二極管區(qū)域，一主動區(qū)域，及一屏蔽。本發(fā)明利用周邊電路金屬層定義的同時，也對像素區(qū)域的主動區(qū)域定義一金屬屏蔽，從而避免了畫素被照光的同時，主動區(qū)域上的晶體管也被照光而與晶體管模擬是在非照光條件不符，致與光二極管特性不匹配，而產(chǎn)生失真。除此之外并能改善蝕刻不平均的負(fù)載效應(yīng)，因此也使習(xí)知技術(shù)的處于周圍金屬層會過度蝕刻、寬度較細(xì)的金屬線極易被蝕刻殆盡與制程窗口變窄等缺陷問題得以解決。進(jìn)一步說，主動區(qū)域同時定義一金屬屏蔽幾乎不需增加額外成本，即能提升元件的操作性能與效果。
文檔編號H01L27/14GK1459871SQ0212025
公開日2003年12月3日 申請日期2002年5月17日 優(yōu)先權(quán)日2002年5月17日
發(fā)明者林昆賢, 陳英烈, 邱裕中, 盧韻全 申請人:臺灣積體電路制造股份有限公司