專利名稱：化合物半導(dǎo)體開關(guān)電路裝置的制作方法
專利說明化合物半導(dǎo)體開關(guān)電路裝置 [發(fā)明所屬的技術(shù)領(lǐng)域]本發(fā)明涉及頻率特別高的開關(guān)用的化合物半導(dǎo)體開關(guān)電路裝置，特別是涉及2.4GHz頻帶以上用的化合物半導(dǎo)體開關(guān)電路裝置。在移動電話等移動體用通信機(jī)中，使用GHz頻帶的微波的情況很多，在天線的切換電路和收發(fā)信的切換電路等中，多半使用切換這些高頻信號用的開關(guān)元件(例如，特開平9-181642號)。作為該元件，由于使用高頻，所以多半使用利用砷化鎵(GaAs)的場效應(yīng)晶體管(以下稱FET)，與此相伴隨，將上述開關(guān)電路本身集成化的單片微波集成電路(MMIC)的開發(fā)正在取得進(jìn)展。
圖8(A)表示GaAs FET的剖面圖。在非摻雜的GaAs襯底1的表面部分摻入雜質(zhì)，形成N型溝道區(qū)2，配置對溝道區(qū)2的表面進(jìn)行肖特基接觸的柵極3，將對GaAs表面進(jìn)行歐姆接觸的源極4、漏極5配置在柵極3的兩側(cè)。該晶體管利用柵極3的電位在正下方的溝道區(qū)2內(nèi)形成耗盡層，從而控制源極4和漏極5之間的溝道電流。
圖8(B)表示使用GaAs FET的稱為SPDT(單刀雙擲)的化合物半導(dǎo)體開關(guān)電路裝置的原理性的電路圖。
第一和第二FET1、FET2的源極(或漏極)連接在公用輸入端子IN上，各FET1、FET2的柵極通過電阻R1、R2連接在第一和第二控制端子Ctl-1、Ctl-2上，然后各FET的漏極(或源極)連接在第一和第二輸出端子OUT1、OUT2上。加在第一和第二控制端子Ctl-1、Ctl-2上的信號是互補(bǔ)信號，施加了高電平信號的FET導(dǎo)通，將加在輸入端子IN上的信號傳輸給某一個輸出端子。配置電阻R1、R2的目的在于防止高頻信號通過柵極對于成為交流接地的控制端子Ctl-1、Ctl-2的直流電位漏出。
圖9中示出了這樣的化合物半導(dǎo)體開關(guān)電路裝置的等效電路圖。在微波情況下，以特性阻抗50Ω為基準(zhǔn)，用R1＝R2＝R3＝50Ω表示各端子的阻抗。另外，如假設(shè)各端子的電位為V1、V2、V3，則用下式表示插入損耗(Insertion Loss)及隔離(Isolation)。
插入損耗＝20log(V2/V1)[dB]這是將信號從公用輸入端子IN傳輸給輸出端子OUT1時的插入損耗，隔離＝20log(V3/V1)[dB]這是從公用輸入端子IN開始與輸出端子OUT2之間的隔離(Isolation)。在化合物半導(dǎo)體開關(guān)電路裝置中，要求使上述的插入損耗(Insertion Loss)盡可能地小，提高隔離(Isolation)，串聯(lián)插入信號路徑中的FET的設(shè)計很重要。作為該FET使用GaAs FET的理由是，由于GaAs的電子遷移率比Si高，所以電阻小，能謀求低損耗，由于GaAs是半絕緣性襯底，所以適合于信號路徑之間的高隔離化。其相反的一面是，GaAs襯底的價格比Si高，如果用Si制造像PIN二極管那樣的等效元件，則在價格競爭中會失敗。
在這樣的化合物半導(dǎo)體開關(guān)電路裝置中，用下式表示FET的溝道區(qū)2的電阻R，R＝1/enμS[Ω]e電子電荷量(1.6×10-19C/cm2)n電子載流子濃度μ電子遷移率S溝道區(qū)的截面積(cm2)所以，為了盡可能減少電阻R，將溝道寬度設(shè)計得盡可能地大，爭取溝道區(qū)的截面積，減少插入損耗(Insertion Loss)。
為此，與用柵極3和溝道區(qū)4形成的肖特基接觸有關(guān)的電容成分增大，高頻輸入信號從此處泄漏，隔離(Isolation)惡化。為了避免這種現(xiàn)象的發(fā)生，設(shè)置分流FET，謀求改善隔離(Isolation)，但由于芯片尺寸增大，成本增加，因此導(dǎo)致置換成廉價的硅芯片盛行、喪失市場的結(jié)果。
因此，開發(fā)了省去分流FET實(shí)現(xiàn)了芯片縮小的開關(guān)電路。這是因?yàn)殡m然在1GHz的輸入信號時插入損耗(Insertion Loss)受FET的導(dǎo)通電阻的影響大，但由于已知在2.4GHz的輸入信號時電容成分比FET的導(dǎo)通電阻對插入損耗(Insertion Loss)的影響大，所以著眼于與其減少導(dǎo)通電阻，不如減少電容成分而進(jìn)行設(shè)計。在該開關(guān)電路中，使兩個FET的柵極寬度在400微米以下，能獲得規(guī)定的最大線性輸入功率。
最大線性輸入功率(Pout-linear)是開關(guān)電路的重要性能指標(biāo)之一，有導(dǎo)通時能通過的電流能力、以及截止時不泄漏的功率(隔離)兩種。
在發(fā)送時呈導(dǎo)通狀態(tài)的FET中，只是Idss與最大線性輸入功率(Pout-linear)有關(guān)，該關(guān)系式如下。
Pout-linear＝10log(((2R×Idss/1.3)2×1/8R)×1000)[dBm]就是說，如果增加FET的Idss，則能增加采用該FET的開關(guān)電路裝置的最大線性輸入功率。


圖10是表示具有不同Idss的FET的化合物半導(dǎo)體開關(guān)電路裝置的電路圖。第一FET1和第二FET2的源極(或漏極)連接在公用輸入端子IN上，F(xiàn)ET1及FET2的柵極分別通過R1、R2連接在第一和第二控制端子Ctl-1、Ctl-2上，而且FET1及FET2的漏極(或源極)連接在第一和第二輸出端子OUT1、OUT2上。加在第一和第二控制端子Ctl-1、Ctl-2上的控制信號是互補(bǔ)信號，施加了高電平信號的FET導(dǎo)通，將加在公用輸入端子IN上的輸入信號傳輸給某一個輸出端子。配置電阻R1、R2的目的在于防止高頻信號通過柵極相對于成為交流接地的控制端子Ctl-1、Ctl-2的直流電位而漏出。
圖10所示的電路圖的電路結(jié)構(gòu)與8(B)所示的使用GaAs FET的稱為SPDT(Single Pole Double Throw，單刀雙擲)的化合物半導(dǎo)體開關(guān)電路裝置的原理性的電路圖大致相同。大的不同點(diǎn)在于第一，F(xiàn)ET1及FET2的柵極寬度Wg設(shè)計在400微米以下。使柵極寬度Wg小，意味著增大FET的導(dǎo)通電阻，而且由于柵極的面積(Lg×Wg)變小，意味著由柵極與溝道區(qū)的肖特基結(jié)產(chǎn)生的寄生電容變小，在電路工作上出現(xiàn)很大的差異。
第二，設(shè)計溝道區(qū)，以使兩個FET的Idss或夾斷電壓不同。這里將具有FET的特性這樣不同的FET的電路稱為非對稱型的電路。開關(guān)電路的最大線性輸入功率在發(fā)送側(cè)(導(dǎo)通側(cè))由Idss決定，在接收側(cè)(截止側(cè))由夾斷電壓決定。就是說，雖然由于芯片縮小，形成柵極寬度為400微米，但作為開關(guān)電路為了獲得規(guī)定的最大線性輸入功率，在發(fā)送側(cè)(導(dǎo)通側(cè))必須確保規(guī)定的Idss。就是說，控制溝道區(qū)的離子注入條件，形成提高了Idss的溝道區(qū)，通過擴(kuò)大溝道區(qū)的截面積，作成能輸入規(guī)定的最大線性功率的FET。
另一方面，在接收側(cè)(截止側(cè))，即使花費(fèi)最大線性輸入功率，信號也不至泄漏，就是說需要進(jìn)行承受最大線性輸入功率的設(shè)計。如果降低夾斷電壓，則能提高FET能承受的最大功率，所以控制溝道區(qū)的離子注入條件，形成夾斷電壓低的溝道區(qū)。
如上所述，作為開關(guān)電路輸出規(guī)定的最大線性輸入功率，所以任何FET都控制溝道區(qū)的離子注入條件。一般說來如果Idss增大，則夾斷電壓也增大，如果Idss減小，則夾斷電壓也減小，所以當(dāng)然采用兩個FET的特性互不相同的非對稱型的電路?？墒?，在使用將信號路徑固定在接收路徑和發(fā)送路徑上的開關(guān)電路的情況下，卻沒有任何問題，毋寧是極有效的電路。
圖11表示將圖10所示的化合物半導(dǎo)體開關(guān)電路裝置集成化了的化合物半導(dǎo)體開關(guān)電路裝置的一例。
將進(jìn)行開關(guān)的FET1及FET2配置在GaAs襯底的中央部，電阻R1、R2連接在各FET的柵極上。另外，對應(yīng)于公用輸入端子IN、輸出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2的焊接區(qū)設(shè)置在襯底的周邊。另外，用虛線表示的第二層布線是在形成各FET的柵極時同時形成的柵極金屬層(Ti/Pt/Au)20，用實(shí)線表示的第三層布線是進(jìn)行各元件的連接及焊接區(qū)的形成的焊接區(qū)金屬層(Ti/Pt/Au)30。在第一層襯底上進(jìn)行歐姆接觸的歐姆金屬層(AuGe/Ni/Au)10用來形成各FET的源極、漏極及各電阻兩端的引出電極，在圖11中由于與焊接區(qū)金屬層重疊，所以圖中未示出。
由圖11可知，結(jié)構(gòu)部件只是與FET1、FET2、電阻R1、R2、公用輸入端子IN、輸出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2對應(yīng)的焊接區(qū)，用最小的結(jié)構(gòu)部件構(gòu)成。
圖12中示出了將圖11所示的FET部分放大了的平面圖。由于兩個FET的焊接區(qū)相同，所以只示出了一個FET。用單點(diǎn)點(diǎn)劃線包圍的長方形區(qū)域是在GaAs襯底11上形成的溝道區(qū)12。從左側(cè)延伸的呈梳齒狀的兩條第三層的焊接區(qū)金屬層30是連接在輸出端子OUT1上的源極13(或漏極)，在它下面有用第一層歐姆金屬層10形成的源極14(或漏極)。另外，從右側(cè)延伸的呈梳齒狀的兩條第三層的焊接區(qū)金屬層30是連接在公用輸入端子IN上的漏極15(或源極)，在它下面有用第一層歐姆金屬層10形成的漏極16(或源極)。這兩個電極配置成梳齒咬合的形狀，其中用第二層的柵極金屬層20形成的柵極17呈梳齒狀地配置在溝道區(qū)12上。另外，從上側(cè)延伸的正中的梳齒即漏極13(或源極)與FET1和FET2共用，更有助于小型化。這里，柵極寬度在400微米以下的意思是說各FET的梳齒狀的柵極17的寬度的總和分別在400微米以下。
溝道區(qū)12雖然通過注入離子形成，但為了根據(jù)離子注入條件使FET呈截止?fàn)顟B(tài)，作為必要的電壓的夾斷電壓發(fā)生變化。就是說，如果注入到溝道區(qū)的雜質(zhì)離子的濃度高、或者離子注入的加速電壓高，則夾斷電壓增高，如果雜質(zhì)濃度低或加速電壓低，則夾斷電壓變低。
另外，如果溝道區(qū)12的雜質(zhì)濃度高、或者注入時的加速電壓高(溝道區(qū)深)，則Idss增加。就是說，一般情況下，夾斷電壓高的溝道區(qū)其Idss大，發(fā)送時呈導(dǎo)通狀態(tài)的FET的最大線性輸入功率也增大。反之，夾斷電壓低的溝道區(qū)其Idss小，但在該FET呈截止?fàn)顟B(tài)時能承受的最大線性輸入功率增大。
這里，圖13中示出了具有成為發(fā)送側(cè)(導(dǎo)通側(cè))的大的Idss的FET的柵極寬度和最大線性輸入功率(Pout-linear)的關(guān)系。
如圖13所示，通過控制作為溝道區(qū)形成條件的雜質(zhì)濃度或離子注入加速電壓，在柵極寬度為400微米的情況下，確保0.09A的Idss，構(gòu)成能輸出最大線性輸入功率為20dBm的開關(guān)電路。作為使用包括藍(lán)牙(不用導(dǎo)線將移動電話、筆記本PC、便攜式信息終端、數(shù)字?jǐn)z象機(jī)、以及其他外圍機(jī)器互相連接，提高移動環(huán)境、業(yè)務(wù)環(huán)境下的通信規(guī)格)的2.4GHz頻帶即ISM頻帶(Industrial Scientific andMedical frequency band，工業(yè)科學(xué)和醫(yī)學(xué)頻帶)的頻譜擴(kuò)散通信應(yīng)用領(lǐng)域中的RF開關(guān)，能有效地應(yīng)用該頻帶。
圖14表示FET1及FET2的剖面結(jié)構(gòu)。開關(guān)電路的最大線性輸入功率在導(dǎo)通側(cè)由Idss決定，在截止側(cè)由夾斷電壓決定，所以在此情況下，為了提高成為發(fā)送側(cè)(導(dǎo)通側(cè))的FET1的Idss，使溝道區(qū)的雜質(zhì)濃度比以往的濃度高，在成為接收側(cè)(截止側(cè))的FET2中，為了降低夾斷電壓，用比以往低的濃度形成溝道區(qū)。這時，由于離子注入的加速電壓形成得對兩個FET都相等，所以實(shí)際的溝道深度雖然大致相等，但作為結(jié)果FET1的Idss及夾斷電壓增大，在FET2中Idss及夾斷電壓變小，所以在圖14中用溝道區(qū)的深度示意地表示該差異。
圖14(A)表示FET1的剖面結(jié)構(gòu)。在GaAs襯底11上設(shè)有n型Idss大的溝道區(qū)12a、以及在其兩側(cè)形成源區(qū)18及漏區(qū)19的n+型高濃度區(qū)域。
FET1作為發(fā)送側(cè)(導(dǎo)通側(cè))使用，為了獲得最大線性輸入功率，增加雜質(zhì)濃度，形成Idss大的溝道區(qū)12a。具體地說，在劑量為4.6×1012cm-3、加速電壓為70KeV的條件下，進(jìn)行賦予n型的雜質(zhì)(29Si+)的離子注入，在柵極形成之前不刻蝕柵極正下方的溝道區(qū)12a。因此，如圖13所示，由于柵極寬度為400微米時獲得了0.09A的Idss，所以能輸出藍(lán)牙或LAN等中能有效使用的20dBm的最大線性輸入功率。另外，其結(jié)果是FET1的夾斷電壓變?yōu)?.2V。
在溝道區(qū)12a中設(shè)有柵極17，在高濃度區(qū)中設(shè)有由第一層的歐姆金屬層10形成的漏極14及源極16。另外，如上所述，在其上面設(shè)有由第三層的焊接區(qū)金屬層30形成的漏極13及源極15，進(jìn)行各元件的布線等。
圖14(B)表示FET2的剖面結(jié)構(gòu)。在GaAs襯底11上設(shè)有n型的夾斷電壓小的溝道區(qū)12b、以及在其兩側(cè)形成源區(qū)18及漏區(qū)19的n+型高濃度區(qū)域。
具體地說，在劑量為3.4×1012cm-3、加速電壓為70KeV的條件下，進(jìn)行賦予n型的雜質(zhì)(29Si+)的離子注入，在柵極形成之前不刻蝕柵極正下方的溝道區(qū)12b。因此，形成夾斷電壓為1.1V的溝道區(qū)12b，Idss為0.04A。
在開關(guān)電路中，如果不僅發(fā)送側(cè)(導(dǎo)通側(cè))沒有能輸出的能力，同時在接收側(cè)(截止側(cè))沒有能承受最大線性輸入功率的能力，則信號泄漏，結(jié)果是電路的最大線性輸入功率下降。在接收側(cè)(截止側(cè))能承受的最大線性輸入功率與夾斷電壓有關(guān)，例如在上述的開關(guān)電路中，如果將夾斷電壓設(shè)計為1.1V，則成為能承受22.5dBm的最大線性輸入功率的FET。能通過開關(guān)電路的最大線性輸入功率在比較了由發(fā)送側(cè)(導(dǎo)通側(cè))FET的Idss決定的最大線性輸入功率、以及由接收側(cè)(截止側(cè))的夾斷電壓決定的最大線性輸入功率時，成為兩方中較小一方的最大線性輸入功率，所以在此情況下，能確保20dBm的最大線性輸入功率。
在溝道區(qū)12b中設(shè)有柵極17，在高濃度區(qū)中設(shè)有由第一層的歐姆金屬層10形成的漏極14及源極16。另外，如上所述，在其上面設(shè)有由第三層的焊接區(qū)金屬層30形成的漏極13及源極15，進(jìn)行各元件的布線等。
這樣，通過采用在發(fā)送側(cè)(導(dǎo)通側(cè))增大Idss、在接收側(cè)(截止側(cè))減小夾斷電壓的由兩個FET構(gòu)成的非對稱型的電路，能實(shí)現(xiàn)這樣的開關(guān)電路將柵極寬度減少到400微米，即使使芯片尺寸縮小，在發(fā)送側(cè)(導(dǎo)通側(cè))也能確保20dBm的最大線性輸入功率，而且在接收側(cè)(截止側(cè))能承受與發(fā)送側(cè)(導(dǎo)通側(cè))同等的最大線性輸入功率。其結(jié)果是，上述的化合物半導(dǎo)體芯片的尺寸能縮小成0.31×0.31mm2。
這里，在圖15中示出了FET的柵極長度Lg為0.5微米時的柵極寬度Wg-插入損耗(Insertion Loss)的關(guān)系。
如果采用這樣的結(jié)構(gòu)，則如果將柵極寬度Wg從1000微米縮小到400微米，則插入損耗(Insertion Loss)從0.55dB到0.6dB，只有0.05dB就可以了。這是因?yàn)樵?.4GHz的高頻輸入信號的情況下，與其認(rèn)為FET的導(dǎo)通電阻、倒不如認(rèn)為FET的柵極中引起的電容成分的影響大。因此，在2.4GHz以上的高頻情況下，如果FET的電容成分比導(dǎo)通電阻對插入損耗(Insertion Loss)的影響大，則不如著眼于減少電容成分比減少導(dǎo)通電阻進(jìn)行設(shè)計更好。即，需要變成與現(xiàn)有的設(shè)計完全相反的思維方式。
另一方面，圖15(B)中示出了FET的柵極長度Lg為0.5微米時的柵極寬度Wg-隔離(Isolation)的關(guān)系。
在2.4GHz的輸入信號時，如果柵極寬度Wg從從1000微米縮小到400微米，則能從14dB到20dB，改善6.0dB的隔離(Isolation)。即，可知隔離(Isolation)能依靠FET的寄生電容進(jìn)行改善。
因此，從圖15(A)可知，在2.4GHz以上的高頻帶中，如果考慮到只有插入損耗(Insertion Loss)的稍許惡化，則不如優(yōu)先設(shè)計圖15(B)所示的隔離(Isolation)的方法更能縮小化合物半導(dǎo)體芯片尺寸。即，如果2.4GHz的輸入信號時柵極寬度在700微米以下，則能確保16.5dB以上的隔離(Isolation)，另外，如果柵極寬度在400微米以下，則能確保20dB以上的隔離(Isolation)。
這里，隔離(Isolation)是在開關(guān)電路裝置的一方，例如在發(fā)送側(cè)呈導(dǎo)通狀態(tài)的情況下，存在通過接收側(cè)(截止側(cè))的FET的漏電。所謂在400微米時隔離為20dB，是指在接收側(cè)(截止側(cè))泄漏的功率為通過發(fā)送側(cè)(導(dǎo)通側(cè))的功率的10-2倍、即1/100。這樣，在現(xiàn)有的技術(shù)中，通過使FET1(FET2也一樣)的柵極寬度在400微米以下，芯片的尺寸能縮小成3.1×3.1mm2。
另外，利用由具有不同的Idss的溝道區(qū)及不同的夾斷電壓的FET1及FET2構(gòu)成的非對稱型的電路，作為在藍(lán)牙或無線LAN中使用的開關(guān)電路，能實(shí)現(xiàn)能輸出20dBm的信號的開關(guān)電路。開關(guān)電路的最大線性輸入功率在導(dǎo)通側(cè)由Idss決定，在截止側(cè)由夾斷電壓決定，所以在發(fā)送側(cè)(導(dǎo)通側(cè))的FET中，由于輸出最大線性輸入功率，所以能獲得必要的Idss。另外，由于能減小電阻，所以能抑制插入損耗(InsertionLoss)。
另一方面，在接收側(cè)(截止側(cè))，通過降低夾斷電壓，使得夾斷電壓和加在其柵極肖特基結(jié)上的反向偏壓的差(余裕部分)增大，相當(dāng)于該差值部分的能承受的最大功率增加。就是說，采用非對稱型的FET，在發(fā)送側(cè)(導(dǎo)通側(cè))能輸出最大線性輸入功率，在接收側(cè)(截止側(cè))能承受最大線性輸入功率，所以該開關(guān)電路能輸出最大線性輸入功率。
具體地說，由于柵極寬度為400微米，在發(fā)送側(cè)(導(dǎo)通側(cè))能獲得0.09A的Idss，所以能輸出在藍(lán)牙或無線LAN等中有效使用的20dBm的必要的最大功率。另一方面，接收側(cè)(截止側(cè))，夾斷電壓被設(shè)計成1.1V左右，如果使Ctrl端子的電壓為3V，則根據(jù)最大功率的計算式，能承受19.5dBm、實(shí)際上有3dBm余裕，能承受22.5dBm的最大功率。就是說，現(xiàn)有的開關(guān)電路輸出時能確保20dBm的最大線性輸入功率。
可是，從圖13可知，在現(xiàn)有的柵極寬度為400微米的開關(guān)電路中，最大線性輸入功率為20dBm左右。在傳輸速率高的無線LAN等中使用的ISM頻帶通信中，該值對于對失真的要求電平嚴(yán)的用戶來說，功率多少有些不足。另外，在發(fā)送側(cè)(導(dǎo)通側(cè))由于芯片縮小，柵極寬度縮小，在此基礎(chǔ)上最大線性輸入功率增大，所以溝道區(qū)的截面積增大，Idss增大，這時的夾斷電壓變?yōu)?.2V。例如在控制端子上施加了3V的開關(guān)電路中，溝道正下方的電位為2.6V，如果夾斷電壓變得與溝道正下方的電位相等，則在開關(guān)電路中不消耗功率。就是說，控制此上的溝道形成條件，如果增加溝道區(qū)的截面積，則夾斷電壓也增大，所以利用該方法增大Idss、增加最大線性輸入功率時有極限。本發(fā)明就是鑒于上述的各種情況而完成的，提供這樣一種化合物半導(dǎo)體開關(guān)電路裝置，即在溝道區(qū)表面上形成設(shè)有源極、柵極及漏極的第一及第二FET，將兩個FET的源極或漏極作為公用輸入端子，將兩個FET的漏極或源極作為第一及第二輸出端子，從連接在兩個FET的柵極上的第一及第二控制端子施加控制信號，使某一FET導(dǎo)通，上述公用輸入端子和上述第一及第二輸出端子中的某一方形成信號路徑，該化合物半導(dǎo)體開關(guān)電路裝置的特征在于上述兩個FET分別呈具有不同的柵極寬度的非對稱型，設(shè)定上述的一個FET的柵極寬度比另一個的柵極寬度小，上述另一個FET的Idss比上述一個FET的Idss大，所以在2.4GHz以上的高頻帶中，省略分流FET，在確保規(guī)定的隔離(Isolation)的化合物半導(dǎo)體裝置中，通過使成為發(fā)送側(cè)(導(dǎo)通側(cè))的另一個FET的柵極寬度比400微米寬，增加Idss，實(shí)現(xiàn)能輸入傳輸速率高的無線LAN中使用的22dBm的最大線性功率的開關(guān)電路裝置。
這時，在發(fā)送側(cè)(導(dǎo)通側(cè))FET中，由于只是Idss與最大線性輸入功率有關(guān)，所以盡可能控制作為溝道區(qū)的離子注入條件的雜質(zhì)濃度及加速電壓，使Idss增加，而且通過使柵極寬度比接收側(cè)(截止側(cè))的大，進(jìn)一步增加Idss，增大最大線性輸入功率。
同時，關(guān)于接收側(cè)(截止側(cè))FET，能承受最大線性輸入功率(不使信號泄漏)是重要的。就是說，如果不滿足在發(fā)送側(cè)(導(dǎo)通側(cè))FET中能輸出最大線性功率的能力和在接收側(cè)(截止側(cè))能承受該最大線性輸入功率的能力兩方中的任意一方，則結(jié)果作為開關(guān)電路不能輸出最大線性功率。因此，后面將詳細(xì)說明，在接收側(cè)(截止側(cè))，降低夾斷電壓，保持承受最大線性輸入功率的能力，作為傳輸速率高的無線LAN中采用的開關(guān)電路，實(shí)現(xiàn)22dBm的最大線性功率的輸入。
另外，雖然通過使發(fā)送側(cè)(導(dǎo)通側(cè))的柵極寬度為500微米，增加Idss，但通過在芯片內(nèi)的配置方法上下工夫，能使現(xiàn)有的柵極寬度兩方都?xì)w結(jié)到400微米的開關(guān)電路裝置的芯片尺寸，所以既能是現(xiàn)有的芯片尺寸，又能增加最大線性輸入功率。圖1是說明本發(fā)明用的電路圖。
圖2是說明本發(fā)明用的平面圖。
圖3是說明本發(fā)明用的平面圖。
圖4是說明本發(fā)明用的特性曲線圖。
圖5是說明本發(fā)明用的剖面圖。
圖6是說明本發(fā)明用的特性曲線圖。
圖7是說明本發(fā)明用的特性曲線圖。
圖8是說明現(xiàn)有例用的(A)是剖面圖，(B)是電路圖。
圖9是說明現(xiàn)有例用的等效電路圖。
圖10是說明現(xiàn)有例用的電路圖。
圖11是說明現(xiàn)有例用的平面圖。
圖12是說明現(xiàn)有例用的平面圖。
圖13是說明現(xiàn)有例用的特性曲線圖。
圖14是說明現(xiàn)有例用的剖面圖。
圖15是說明現(xiàn)有例用的特性曲線圖。以下參照圖1至圖7說明本發(fā)明的實(shí)施例。
圖1是表示本發(fā)明的化合物半導(dǎo)體開關(guān)電路裝置的電路圖。第一和第二FET1、FET2的源極(或漏極)連接在公用輸入端子1N上，F(xiàn)ET1及FET2的柵極分別通過電阻R1、R2連接在第一和第二控制端子Ctl-1、Ctl-2上，而且FET1及FET2的漏極(或源極)連接在第一和第二輸出端子OUT1、OUT2上。加在第一和第二控制端子Ctl-1、Ctl-2上的控制信號是互補(bǔ)信號，施加了高電平信號一側(cè)的FET導(dǎo)通，將加在公用輸入端子IN上的輸入信號傳輸給某一個輸出端子。配置電阻R1、R2的目的在于防止高頻信號通過柵極相對于成為交流接地的控制端于Ctl-1、Ctl-2的直流電位而漏出。
圖1所示的電路的結(jié)構(gòu)與圖8(B)所示的使用GaAs FET的稱為SPDT(Single Pole Double Throw，單刀雙擲)的化合物半導(dǎo)體開關(guān)電路裝置的原理性的電路大致相同。但很大的不同點(diǎn)在于第一，使成為發(fā)送側(cè)(導(dǎo)通側(cè))的FET1的柵極寬度Wg1為500微米，將成為接收側(cè)(截止側(cè))的FET2的柵極寬度Wg2設(shè)計為400微米以下。通過使柵極寬度Wg1為500微米，增加Idss，能提高在柵極寬度為400微米的情況下不足的最大線性輸入功率。
另外，后面將詳細(xì)說明，隔離是指在一個FET導(dǎo)通的情況下在截止側(cè)的漏電，在發(fā)送側(cè)呈導(dǎo)通狀態(tài)的情況下，在接收側(cè)(截止側(cè))由于柵極寬度為400微米，所以能確保與以往一樣的隔離。另一方面，在發(fā)送側(cè)呈截止?fàn)顟B(tài)時，由于發(fā)送側(cè)的柵極寬度為500微米，所以隔離多少有些惡化?？墒怯捎谠诎l(fā)送側(cè)截止的情況下，通過接收側(cè)的功率在0dBm以下，非常微小，所以即使隔離多少有些惡化，作為泄漏的功率也非常微小，所以沒有問題。
第二，作成兩個FET的Idss或夾斷電壓不相同的電路。開關(guān)電路的最大線性輸入功率在發(fā)送側(cè)(導(dǎo)通側(cè))由Idss決定，在接收側(cè)(截止側(cè))由夾斷電壓決定。就是說，為了獲得所希望的最大線性輸入功率，發(fā)送側(cè)(導(dǎo)通側(cè))盡可能控制溝道區(qū)的離子注入條件，形成提高了Idss的溝道區(qū)，另外通過將柵極寬度從400微米擴(kuò)大到500微米，作成能輸入規(guī)定的最大線性功率的FET。
另一方面，在接收側(cè)(截止側(cè))，即使花費(fèi)必要的最大線性輸入功率，信號也不泄漏，就是說需要作出承受最大線性輸入功率的設(shè)計。后面將詳細(xì)說明，如果降低夾斷電壓，則能提高FET可承受的最大線性輸入功率，所以控制溝道區(qū)的離子注入條件，形成夾斷電壓低的溝道區(qū)。
這樣，在本發(fā)明的實(shí)施例中，作為開關(guān)電路為了輸入最大線性功率，所以使發(fā)送側(cè)(導(dǎo)通側(cè))的柵極寬度比接收側(cè)(截止側(cè))的大，任何FET都要控制溝道區(qū)的離子注入條件。一般說來，如果Idss增大，則夾斷電壓也增大，如果Idss變小，則夾斷電壓也變小，所以當(dāng)然采用兩個FET的特性互不相同的非對稱型的電路?？墒?，在使用將信號路徑固定在接收路徑和發(fā)送路徑上的開關(guān)電路的情況下，卻沒有任何問題，毋寧是極有效的電路。
圖2表示將本發(fā)明的化合物半導(dǎo)體開關(guān)電路裝置集成化了的化合物半導(dǎo)體開關(guān)電路裝置的一例。
將進(jìn)行開關(guān)的FET1及FET2配置在GaAs襯底的中央部，電阻R1、R2連接在各FET的柵極上。另外，對應(yīng)于公用輸入端子IN、輸出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2的焊接區(qū)設(shè)置在襯底的周邊。另外，用虛線表示的第二層布線是形成各FET的柵極時同時形成的柵極金屬層(Ti/Pt/Au)20，用實(shí)線表示的第三層布線是進(jìn)行各元件的連接及焊接區(qū)的形成的焊接區(qū)金屬層(Ti/Pt/Au)30。在第一層襯底上進(jìn)行歐姆接觸的歐姆金屬層(AuGe/Ni/Au)10用來形成各FET的源極、漏極及各電阻兩端的引出電極，在圖2中由于與焊接區(qū)金屬層重疊，所以圖中未示出。
由圖2可知，結(jié)構(gòu)部件只是與FET1、FET2、電阻R1、R2、公用輸入端子IN、輸出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2對應(yīng)的焊接區(qū)，與圖11所示的現(xiàn)有的化合物半導(dǎo)體開關(guān)電路裝置相比，能用最少結(jié)構(gòu)部件構(gòu)成。
另外，使彎曲的電阻R1相鄰的間隔狹窄到能確保20dB以上的隔離的極限間隔距離為止，將FET1的柵極、源極及漏極的一部分和全部電阻R1配置在與在FET1的周圍配置的控制端子Ctl-1及輸出端子OUT1對應(yīng)的焊接區(qū)之間。與FET2比較可知，通過靈活使用電阻部分的空間，配置全部電阻R1和FET1的一部分，柵極寬度既是500微米，又能配置在與柵極寬度為400微米的FET2相同的面積上。就是說，當(dāng)然能歸結(jié)到與采用了現(xiàn)有的兩個FET的柵極寬度都為400微米的FET的開關(guān)電路相同的芯片尺寸上。
圖3中示出了將圖2所示的FET部分放大了的平面圖。在圖3(A)中示出了FET1，在圖3(B)中示出了FET2。用單點(diǎn)點(diǎn)劃線包圍的長方形區(qū)域是在GaAs襯底11上形成的溝道區(qū)12。從左側(cè)延伸的呈梳齒狀的兩條第三層的焊接區(qū)金屬層30是連接在出端子OUT1上的源極13(或漏極)，在它下面有用第一層歐姆金屬層10形成的源極14(或漏極)。另外，從右側(cè)延伸的呈梳齒狀的兩條第三層的焊接區(qū)金屬層30是連接在公用輸入端子IN上的漏極15(或源極)，在它下面有用第一層歐姆金屬層10形成的漏極16(或源極)。這兩個電極配置成梳齒咬合的形狀，其中用第二層的柵極金屬層20形成的柵極17呈梳齒狀地配置在溝道區(qū)12上。另外，通過在電阻的配置方法上下工夫，既是具有柵極寬度為500微米和400微米的FET的開關(guān)電路，又能收容在FET的柵極寬度都為400微米時的尺寸大小的芯片上。
溝道區(qū)12雖然通過離子注入形成，但為了根據(jù)離子注入條件使FET呈截止?fàn)顟B(tài)，作為必要的電壓的夾斷電壓發(fā)生變化。就是說，如果注入到溝道區(qū)的雜質(zhì)離子的濃度高、或者離子注入的加速電壓高，則夾斷電壓增高，如果雜質(zhì)濃度低或加速電壓低，則夾斷電壓變低。
另外，如果溝道區(qū)12的雜質(zhì)濃度高、或者注入時的加速電壓高(溝道區(qū)深)，則Idss增加。就是說，一般情況下，在夾斷電壓高的溝道區(qū)，Idss大，發(fā)送時呈導(dǎo)通狀態(tài)的FET的必要的最大功率也增大。反之，在夾斷電壓低的溝道區(qū)，Idss小，但在該FET呈截止?fàn)顟B(tài)時能承受的必要的最大功率增大。
這里，圖4中示出了具有成為本發(fā)明的發(fā)送側(cè)(導(dǎo)通側(cè))的大的Idss的FET的柵極寬度、Idss和必要的最大功率(Pout-linear)的關(guān)系。
在本發(fā)明的實(shí)施例中通過使溝道區(qū)的雜質(zhì)濃度呈高濃度，另外使柵極寬度為500微米來提高Idss。如圖4所示，在柵極寬度為500微米的情況下能確保0.12A的Idss，實(shí)現(xiàn)能輸入22dBm的最大線性功率的開關(guān)電路。
圖5表示FET1及FET2的剖面結(jié)構(gòu)。開關(guān)電路的最大線性輸入功率在導(dǎo)通側(cè)由Idss決定，在截止側(cè)由夾斷電壓決定，所以在本發(fā)明的實(shí)施例中，為了提高成為發(fā)送側(cè)(導(dǎo)通側(cè))的FET1的Idss，使溝道區(qū)的雜質(zhì)濃度呈高濃度?？墒牵绻麏A斷電壓達(dá)到柵極正下方的溝道電位(2.6V)，則不消耗功率。就是說，提高溝道區(qū)的雜質(zhì)濃度、增加Idss也有極限，所以增大柵極寬度，當(dāng)然會進(jìn)一步提高Idss。
在成為接收側(cè)(截止側(cè))的FET2中，為了降低夾斷電壓，用比發(fā)送側(cè)低的濃度形成溝道區(qū)。這時，由于離子注入的加速電壓對兩個FET都相等地形成，所以實(shí)際的溝道深度雖然大致相等，但作為結(jié)果，F(xiàn)ET1的Idss及夾斷電壓增大，在FET2中Idss及夾斷電壓變小，所以在圖5中用溝道區(qū)的深度示意地表示該差異。
圖5(A)表示FET1的剖面結(jié)構(gòu)。在GaAs襯底11上設(shè)有n型的Idss大的溝道區(qū)12a、以及在其兩側(cè)形成源區(qū)18及漏區(qū)19的n+型高濃度區(qū)域。
FET1作為發(fā)送側(cè)(導(dǎo)通側(cè))用，為了獲得最大線性輸入功率，應(yīng)增加雜質(zhì)濃度，形成Idss大的溝道區(qū)12a。具體地說，在劑量為4.6×1012cm-3、加速電壓為70KeV的條件下，進(jìn)行賦予n型的雜質(zhì)(29Si+)的離子注入，在柵極形成之前不刻蝕柵極正下方的溝道區(qū)12a。因此，如圖4所示，由于柵極寬度為500微米時獲得了0.12A的Idss，所以能輸入傳輸速率高的無線LAN等中使用的22dBm的最大線性功率。另外，其結(jié)果是，F(xiàn)ET1的夾斷電壓變?yōu)?.2V。
在溝道區(qū)12a中設(shè)有柵極17，在高濃度區(qū)中設(shè)有由第一層的歐姆金屬層10形成的漏極14及源極16。另外，如上所述，在其上面設(shè)有由第三層的焊接區(qū)金屬層30形成的漏極13及源極15，進(jìn)行各元件的布線等。
圖5(B)表示FET2的剖面結(jié)構(gòu)。在GaAs襯底11上設(shè)有n型的夾斷電壓小的溝道區(qū)12b、以及在其兩側(cè)形成源區(qū)18及漏區(qū)19的n+型高濃度區(qū)域。
具體地說，在劑量為3.4×1012cm-3、加速電壓為70KeV的條件下，進(jìn)行賦予n型的雜質(zhì)(29Si+)的離子注入，在柵極形成之前不刻蝕柵極正下方的溝道區(qū)12b。因此，形成夾斷電壓為1.1V的溝道區(qū)12b，Idss為0.04A。
在開關(guān)電路中，如果不僅在發(fā)送側(cè)(導(dǎo)通側(cè))沒有可輸入的能力，而且在接收側(cè)(截止側(cè))沒有能承受最大線性輸入功率的能力，則信號泄漏，結(jié)果，電路的必要的最大功率下降。在接收側(cè)(截止側(cè))能承受的最大線性輸入功率與夾斷電壓有關(guān)，現(xiàn)將其關(guān)系式表示如下。
Pout-linear＝10log((Vmax2/8R)×1000)[dBm]例如，如果將控制信號3V加在發(fā)送側(cè)(導(dǎo)通側(cè))的控制端子Ctl-1上，則作為固定電位部分減少0.4V，在接收側(cè)(截止側(cè))FET的肖特基結(jié)上施加2.6V大小的反相偏壓，耗盡層擴(kuò)大。由于接收側(cè)FET的夾斷電壓呈1.1V，所以通過對柵極正下方的溝道電位，施加1.1V的反相偏壓以上的柵壓，能夾斷接收側(cè)(截止側(cè))FET。因此，作為將接收側(cè)(截止側(cè))FET夾斷的電壓，產(chǎn)生1.5(2.6-1.1)V的裕量，在接收側(cè)(截止側(cè))FET上能承受將根據(jù)該裕量的大小從上式算出的功率作為最大的功率。
具體地說，由于裕量大小的1.5V是對應(yīng)于Vmax/4的值，將Vmax＝1.5×4、R＝50Ω代入上式進(jìn)行計算，其必要的最大功率為19.5dBm。
這里，計算的結(jié)果雖然是19.5dBm，但實(shí)際上由于根據(jù)上式有3dBm左右的裕量，所以如果將夾斷電壓設(shè)計為1.1V，則構(gòu)成能承受22.5dBm的最大線性輸入功率的FET。能通過開關(guān)電路的最大線性輸入功率成為由發(fā)送側(cè)(導(dǎo)通側(cè))FET的Idss決定的最大線性輸入功率和由接收側(cè)(截止側(cè))的夾斷電壓決定的最大線性輸入功率兩方中較小一方的最大線性輸入功率，所以在本發(fā)明的實(shí)施例中，能確保22dBm。
在溝道區(qū)12b中設(shè)有柵極17，在高濃度區(qū)中設(shè)有由第一層的歐姆金屬層10形成的漏極14及源極16。另外，如上所述，在其上面設(shè)有由第三層的焊接區(qū)金屬層30形成的漏極13及源極15，進(jìn)行各元件的布線等。
這樣，通過在發(fā)送側(cè)(導(dǎo)通側(cè))增大柵極寬度來增大Idss、在接收側(cè)(截止側(cè))通過采用由減小了夾斷電壓的兩個FET構(gòu)成的非對稱型的電路，能實(shí)現(xiàn)這樣的開關(guān)電路即使使芯片尺寸縮小，在發(fā)送側(cè)(導(dǎo)通側(cè))也能確保能在傳輸速率高的無線LAN中使用的22dBm的最大線性輸入功率，而且在接收側(cè)(截止側(cè))能承受與發(fā)送側(cè)(導(dǎo)通側(cè))同等的最大線性輸入功率。
這里，說明發(fā)送側(cè)呈截止?fàn)顟B(tài)、接收側(cè)呈導(dǎo)通狀態(tài)的情況。如上所述，開關(guān)電路的必要的最大功率在導(dǎo)通側(cè)由Idss決定，在截止側(cè)由夾斷電壓決定。首先，在發(fā)送側(cè)(截止側(cè))根據(jù)夾斷電壓2.2V，算出必要的最大功率為8.1dBm。其次，在接收側(cè)(導(dǎo)通側(cè))Idss為0.04A，所以根據(jù)該值算出必要的最大功率為13.7dBm。對導(dǎo)通側(cè)、截止側(cè)的兩個FET進(jìn)行比較，由較小一方的必要的最大功率決定能通過開關(guān)電路的必要的最大功率，所以這時為8.1dBm。由于接收時必要的最大功率為0dBm以下，所以開關(guān)電路如果有能通過(承受)8.1dBm的能力就足夠了。
為了形成這兩個FET，在一方增大Idss，在另一方降低夾斷電壓，所以離子注入條件不同。因此，進(jìn)行兩次離子注入工序，除此以外用同一工序形成。另外，F(xiàn)ET1及FET2的Idss及夾斷電壓只要非對稱且能獲得所希望的值即可，離子注入條件不限于上述的條件。
具體地說，在圖2所示的表示實(shí)際圖形的本發(fā)明的化合物半導(dǎo)體開關(guān)電路裝置中，設(shè)計柵極長度Lg為0.5微米，柵極寬度分別為500、400微米，夾斷電壓分別為2.2V、1.1V。圖6(A)中示出了在該電路裝置中柵極寬度為500微米、輸入信號為2.4GHz的柵極寬度Wg-插入損耗(Insertion Loss)的關(guān)系，圖6(B)中示出了柵極寬度Wg-隔離(Isolation)的關(guān)系。
根據(jù)圖6(A)，通過將發(fā)送側(cè)FET的柵極寬度作成500微米，其插入損耗(Insertion Loss)為0.55dB，發(fā)送側(cè)呈導(dǎo)通狀態(tài)、接收側(cè)呈截止?fàn)顟B(tài)時的隔離(Isolation)為20dB，發(fā)送側(cè)呈截止?fàn)顟B(tài)、接收側(cè)呈導(dǎo)通狀態(tài)時的隔離為19dB。
隔離情況是在一個FET導(dǎo)通時在截止側(cè)泄漏，在發(fā)送側(cè)呈導(dǎo)通狀態(tài)時，在成為接收側(cè)(截止側(cè))的FET中柵極寬度為400，所以隔離為20dB。這意味著有通過發(fā)送側(cè)(導(dǎo)通側(cè))的功率的10-2倍、即1/100的漏電。
另一方面，在發(fā)送側(cè)呈截止?fàn)顟B(tài)時，由于發(fā)送側(cè)FET的柵極長度為400微米至500微米，所以隔離多少有些惡化，泄漏的功率為19dB即通過接收側(cè)的功率的10-1.9倍?？墒?，由于通過接收側(cè)的功率本來在0dBm以下，非常微小，所以該程度的隔離惡化不會成為大問題。
本發(fā)明的特征在于第一，使開關(guān)電路的FET1的柵極寬度為500微米，使FET2的柵極寬度為400微米以下，另外，控制溝道形成條件，獲得22dBm的最大線性輸入功率。因此，能對生產(chǎn)銷售現(xiàn)有的兩個FET的柵極寬度為400微米的開關(guān)電路裝置中功率不足、傳輸速率高的無線LAN產(chǎn)品的用戶提供所希望的開關(guān)IC。
第二，如果采用本發(fā)明的實(shí)施例，則通過在電阻的配置方法上下工夫，能配置成與現(xiàn)有的柵極寬度分別使用400微米的FET的開關(guān)電路的芯片尺寸同樣大小。即，在用單點(diǎn)點(diǎn)劃線包圍的長方形的溝道區(qū)12a上形成圖2所示的FET1，在溝道區(qū)12b上形成FET2。以往由于在配置電阻R1的控制端子Ctl-1的焊接區(qū)和輸出端子OUT1的焊接區(qū)之間有無用的空間，所以通過使彎曲的電阻R1相鄰的距離縮小到能確保20dB以上的隔離的極限間隔距離，將FET1的梳齒的一部分配置在該部分上，能用與以往相同的芯片尺寸將一個柵極寬度擴(kuò)大到500微米，具體地說，本發(fā)明的化合物半導(dǎo)體芯片尺寸能縮小為0.31×0.31mm2。
第三，作成由具有不同的Idss的溝道區(qū)及不同的夾斷電壓的FET1及FET2構(gòu)成的非對稱型的電路。開關(guān)電路的最大線性輸入功率在導(dǎo)通側(cè)由Idss決定，在截止側(cè)由夾斷電壓決定，所以在發(fā)送側(cè)(導(dǎo)通側(cè))的FET中由于輸入最大線性功率，所以能獲得必要的Idss。另外，由于降低了電阻，所以能抑制插入損耗(Insertion Loss)。另一方面，在接收側(cè)(截止側(cè))通過降低夾斷電壓，柵極肖特基結(jié)的反相偏壓和夾斷電壓的差(裕量部分)增大，相當(dāng)于該差的大小的能承受的最大線性輸入功率增大。就是說，采用非對稱型的FET，在發(fā)送側(cè)(導(dǎo)通側(cè))能輸入能在傳輸速率高的無線LAN等中使用的規(guī)定的最大線性功率，在接收側(cè)(截止側(cè))能承受該規(guī)定的最大線性輸入功率。
具體地說，柵極寬度為500微米，在發(fā)送側(cè)(導(dǎo)通側(cè))能獲得0.12A的Idss，所以能輸入能在傳輸速率高的無線LAN等中使用的22dBm的最大線性功率。另一方面，在接收側(cè)(截止側(cè))，夾斷電壓設(shè)計成1.1V左右，如果使Ctrl端子的電壓為3V，則根據(jù)最大線性輸入功率的計算式，能承受19.5dBm、實(shí)際上有3dBm的裕量，所以能承受22.5dBm的最大線性輸入功率。就是說，本發(fā)明的開關(guān)電路能確保22dBm的最大線性輸入功率。
另外，如果是本發(fā)明的FET，則在發(fā)送側(cè)呈截止?fàn)顟B(tài)、接收側(cè)呈導(dǎo)通狀態(tài)的情況下，開關(guān)電路的必要的最大功率為8.1dBm，所以能充分地接收0dBm以下的接收信號。
另外，如圖6(A)所示，通過使柵極寬度為500微米，發(fā)送側(cè)的插入損耗(Insertion Loss)能降低到0.6dB左右或0.55dB，發(fā)送側(cè)呈導(dǎo)通狀態(tài)、接收側(cè)呈截止?fàn)顟B(tài)時的隔離為20dB，發(fā)送側(cè)呈截止?fàn)顟B(tài)、接收側(cè)呈導(dǎo)通狀態(tài)時的的隔離為19dB。發(fā)送側(cè)呈導(dǎo)通狀態(tài)時隔離與以往相同，發(fā)送側(cè)呈截止?fàn)顟B(tài)時隔離多少有些惡化，但由于這時通過接收側(cè)的功率微小，所以沒有大問題。另外，通過增加Idss，與以往相比能降低電阻，以往的比8Ω少一點(diǎn)的電阻變?yōu)?.6Ω左右。
另外，如圖4所示，由于最大線性輸入功率能確保22dBm，所以兼?zhèn)湫酒目s小和能輸出必要的最大功率的能力，能確保規(guī)定的隔離(Isolation)，另外，能實(shí)現(xiàn)抑制電阻值、降低插入損耗(InsertionLoss)的高性能的FET。
因此，作為使用傳輸速率高的2.4GHz頻帶ISMBand(IndustrialScientific and Medical frequency band，工業(yè)科學(xué)和醫(yī)學(xué)頻帶)的頻譜擴(kuò)散通信應(yīng)用領(lǐng)域中的RF開關(guān)，能有效地應(yīng)用該特性。
另外，在本發(fā)明的化合物半導(dǎo)體開關(guān)電路裝置中，謀求改善了數(shù)個電路特性。第一，表示開關(guān)中對高頻輸入功率的反射的電壓駐波比VSWR(Voltage Standing-Wave Retio)實(shí)現(xiàn)了1.1～1.2。VSWR表示高頻傳輸線路中的不連續(xù)部分發(fā)生的反射波和入射波之間產(chǎn)生的電壓駐波的最大值和最小值之比，在理想狀態(tài)下VSWR＝1意味著反射為0。在有分流FET的現(xiàn)有的化合物半導(dǎo)體開關(guān)電路裝置中，VSWR＝1.4左右，在本發(fā)明中能大幅度改善電壓駐波比。該理由的依據(jù)是在本發(fā)明的化合物半導(dǎo)體開關(guān)電路裝置中，高頻傳輸線路中只有開關(guān)用的FET1及FET2，電路簡單，并且在器件方面只有尺寸極小的FET。
第二，表示輸出信號相對于高頻輸入信號的失真程度的線性特性，在發(fā)送側(cè)(導(dǎo)通側(cè))作為PIN1dB，實(shí)現(xiàn)了30dBm。圖7中示出了輸入輸出功率的線性特性。在理想的情況下輸入輸出功率比為1，但由于有插入損耗(Insertion Loss)，所以減少了這一部分的輸出功率。如果輸入功率增大，則輸出功率失真，所以相對于輸入功率，輸出功率在線性區(qū)域的插入損耗(Insertion Loss)下降正1dB的點(diǎn)表示為PIN1dB。在有分流FET的化合物半導(dǎo)體開關(guān)電路裝置中，PIN1dB為26dBm，但在沒有分流FET的本發(fā)明的化合物半導(dǎo)體開關(guān)電路裝置中為30dBm，能謀求改善約4dB以上。其理由是在有分流FET的情況下，受到截止了的開關(guān)用的FET和分流用的FET的夾斷電壓的雙重影響，與此不同，在沒有分流FET的本發(fā)明的情況下，只受截止了的開關(guān)用的FET的影響。另外，在接收側(cè)(導(dǎo)通側(cè))，雖然PIN1dB低于30dBm，但由于接收信號小，所以沒有問題。如上所述，如果采用本發(fā)明，則能獲得以下種種效果。
第一，著眼于在2.4GHz以上的高頻帶中省去分流FET、確保隔離(Isolation)的設(shè)計，用于開關(guān)的FET1及FET2的柵極寬度Wg分別設(shè)計成400微米以下、500微米。其結(jié)果是，能減小用于開關(guān)的FET1及FET2的尺寸，而且通過抑制電阻值，與以往相比能降低插入損耗(Insertion Loss)，取得能確保隔離(Isolation)的優(yōu)點(diǎn)。
第二，本發(fā)明的化合物半導(dǎo)體開關(guān)電路通過使FET1及FET2成為具有不同的Idss及夾斷電壓的非對稱型，在FET1中能確保最大線性輸入功率為22dBm，在FET2中能承受22.5dBm大小的功率，所以不僅柵極寬度Wg分別為400微米、500微米，而且具有能輸入22dBm大小的最大線性功率的優(yōu)點(diǎn)。
第三，在本發(fā)明的化合物半導(dǎo)體開關(guān)電路裝置中，由于能設(shè)計成省去分流FET，所以結(jié)構(gòu)部件只是與FET1、FET2、電阻R1、R2、公用輸入端子IN、輸出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2對應(yīng)的焊接區(qū)，與現(xiàn)有的化合物半導(dǎo)體開關(guān)電路裝置相比，具有能用最小結(jié)構(gòu)部件構(gòu)成的優(yōu)點(diǎn)。
第四，如上所述，通過構(gòu)成最小結(jié)構(gòu)部件，而且縮小彎曲的電阻的相鄰距離，將FET的梳齒的一部分配置在該部分上，能將與以往相同的芯片尺寸的一個柵極寬度擴(kuò)大到500微米。即具體地說，本發(fā)明的化合物半導(dǎo)體芯片尺寸能收容在0.31×0.31mm2內(nèi)，能用與采用了柵極寬度為400微米的FET的開關(guān)電路相同的芯片尺寸實(shí)現(xiàn)各個柵極寬度，所以能大幅度地提高與硅半導(dǎo)體芯片的價格的競爭力。因此，能安裝在比以往的小型封裝(MCP6大小為2.1mm×2.0mm×0.9mm)更小的小型封裝(SMCP6大小為1.6mm×1.6mm×0.75mm)中。
第五，與以往相比能降低插入損耗(Insertion Loss)，所以即使省去分流FET，也能進(jìn)行獲得隔離(Isolation)的設(shè)計。例如，在3GHz的輸入信號下，即使柵極寬度為300微米，在沒有分流FET的情況下也能充分地確保隔離(Isolation)。
第六，在本發(fā)明的化合物半導(dǎo)體開關(guān)電路裝置中，表示開關(guān)中對高頻輸入功率的反射的電壓駐波比VSWR(Voltage Standing-WaveRetio)能實(shí)現(xiàn)為1.1～1.2，能提供反射少的開關(guān)。
第七，在本發(fā)明的化合物半導(dǎo)體開關(guān)電路裝置中，能將表示輸出信號相對于高頻輸入信號的失真程度的線性特性PIN1dB提高到30dBm，能大幅度地改善開關(guān)的線性特性。
權(quán)利要求
1.一種化合物半導(dǎo)體開關(guān)電路裝置，該裝置在溝道區(qū)表面上形成設(shè)有源極、柵極及漏極的第一及第二FET，將兩個FET的源極或漏極作為公用輸入端子，將兩個FET的漏極或源極作為第一及第二輸出端子，從連接在兩個FET的柵極上的第一及第二控制端子施加控制信號，使某一FET導(dǎo)通，上述公用輸入端子和上述第一及第二輸出端子中的某一方形成信號路徑，該化合物半導(dǎo)體開關(guān)電路裝置的特征在于上述兩個FET分別形成為具有不同的柵極寬度的非對稱型，設(shè)定上述的一個FET的柵極寬度比另一個的柵極寬度小，上述另一個FET的Idss比上述一個FET的Idss大。
2.一種化合物半導(dǎo)體開關(guān)電路裝置，該裝置在溝道區(qū)表面上形成設(shè)有源極、柵極及漏極的第一及第二FET，將兩個FET的源極或漏極作為公用輸入端子，將兩個FET的漏極或源極作為第一及第二輸出端子，從連接在兩個FET的柵極上的第一及第二控制端子施加控制信號，使某一FET導(dǎo)通，上述公用輸入端子和上述第一及第二輸出端子中的某一方形成信號路徑，該化合物半導(dǎo)體開關(guān)電路裝置的特征在于使上述的一個FET的柵極寬度在400微米以下，使另一個FET的柵極寬度比400微米大，而且使上述的一個FET的Idss比另一個FET的Idss小。
3.如權(quán)利要求1或2所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于上述兩個FET由與上述溝道區(qū)進(jìn)行肖特基接觸的柵極、與上述溝道區(qū)進(jìn)行歐姆接觸的源極及漏極構(gòu)成。
4.一種化合物半導(dǎo)體開關(guān)電路裝置，該裝置形成與溝道區(qū)表面進(jìn)行肖特基接觸的柵極、以及與上述溝道區(qū)進(jìn)行歐姆接觸的源極及漏極的第一及第二FET，將兩個FET的源極或漏極作為公用輸入端子，將兩個FET的漏極或源極作為第一及第二輸出端子，從連接在兩個FET的柵極上的第一及第二控制端子施加控制信號，使某一FET導(dǎo)通，上述公用輸入端子和上述第一及第二輸出端子中的某一方形成信號路徑，該化合物半導(dǎo)體開關(guān)電路裝置的特征在于使上述的一個FET的柵極寬度在400微米以下，使另一個FET的柵極寬度比400微米大，而且使一個FET的Idss比另一個FET的Idss小，使上述的一個FET的夾斷電壓比上述另一個FET的夾斷電壓小。
5.如權(quán)利要求4所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于控制上述另一個FET的溝道區(qū)的離子注入條件，而且增大柵極寬度，以增加Idss，獲得規(guī)定的最大線性輸入功率。
6.如權(quán)利要求4所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于使規(guī)定的最大線性輸入功率通過上述Idss大的FET時，上述夾斷電壓低的FET通過增大夾斷電壓和加在其柵極肖特基結(jié)上的反相偏壓之差，承受上述規(guī)定的最大線性輸入功率。
7.如權(quán)利要求1或2或4所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于在上述信號路徑的接收側(cè)使用上述一個FET，在上述信號路徑的發(fā)送側(cè)使用上述另一個FET。
8.如權(quán)利要求1或2或4所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于將連接上述柵極寬度大的FET的柵極及第一控制端子的全部連接裝置、以及將上述柵極寬度大的FET的一部分配置在上述柵極寬度大的FET的周圍所配置的上述第一控制端子及與上述第一輸出端子對應(yīng)的焊接區(qū)之間。
9.如權(quán)利要求1或2或4所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于22dBm大小的最大線性功率能輸入到上述柵極寬度大的FET中。
10.如權(quán)利要求1或2或4所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于上述兩個FET分別有不同的雜質(zhì)濃度的溝道區(qū)。
11.如權(quán)利要求1或2或4所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于上述兩個FET分別有深度不同的溝道區(qū)。
12.如權(quán)利要求1或2或4所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于作為半隔離性襯底使用GaAs襯底，在其表面上形成上述溝道區(qū)。
全文摘要
本發(fā)明的課題是作成一種使利用2.4GHz以上的高頻帶的發(fā)送側(cè)FET及接收側(cè)FET具有不同的雜質(zhì)濃度的溝道區(qū)的非對稱型的電路。為此,將柵極寬度減小到400微米以減小柵極的電容成分,在兩個信號路徑之間獲得規(guī)定的隔離,而且能實(shí)現(xiàn)輸出所希望的最大線性功率的電路?？墒?對失真嚴(yán)格的用戶要求來說,功率不足,只控制溝道形成條件,Idss的增加有限。解決方法是:使一個柵極寬度為500微米,并且控制溝道形成條件,從而確保Idss,并確保最大線性輸入功率。
文檔編號H01L29/812GK1388585SQ0212008
公開日2003年1月1日 申請日期2002年5月24日 優(yōu)先權(quán)日2001年5月25日
發(fā)明者淺野哲郎, 平井利和, 榊原干人 申請人:三洋電機(jī)株式會社