專利名稱：一種靜電放電防護(hù)組件及靜電放電防護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電放電防護(hù)組件及其應(yīng)用電路，尤指一種用于靜電放電(electrostatic discharge，ESD)防護(hù)電路的、具有深井區(qū)結(jié)構(gòu)的硅控整流器(silicon controlled rectifier，SCR)組件。
背景技術(shù)：
ESD已經(jīng)是半導(dǎo)體產(chǎn)品中重要的可靠度考量之一，特別是對于縮小尺寸的互補(bǔ)式金氧半導(dǎo)體(complementary metal oxide semiconductor，CMOS)技術(shù)。因?yàn)榻鹧醢刖w管(metal oxide semiconductor，MOS)的閘氧化層的崩潰電壓隨著制造過程的技術(shù)進(jìn)步而變低，因此，在每一個(gè)輸出入端口處設(shè)置ESD防護(hù)電路便成為預(yù)防ESD應(yīng)力對閘氧化層造成損害的有效辦法之一。
因?yàn)镾CR本身的持守電壓Vhold非常的低(大約為1V左右)，在ESD事件中，SCR所產(chǎn)生的熱功率(IESD*Vhold)將會(huì)較其它種類的ESD防護(hù)組件，譬如說二極管、MOS、雙接面晶體管(bipolar junction transistor，BJT)等，來的低。所以，SCR可以在相同的面積下，耐受較高的ESD應(yīng)力。也因此，SCR被廣泛運(yùn)用在許多的ESD防護(hù)電路中。一般在CMOS制造過程中，SCR是利用井區(qū)以及重?fù)诫s區(qū)形成于基底表面，所以又稱為側(cè)向SCR(LSCR)。圖1(a)為傳統(tǒng)的以一LSCR為主要ESD防護(hù)組件的ESD防護(hù)電路圖。圖1(b)為圖1(a)中的LSCR的剖面示意圖。LSCR中的PNPN結(jié)構(gòu)由P+摻雜區(qū)10、N型井12、P型基底14以及N+摻雜區(qū)16所形成。圖1(c)為圖1(b)的IV曲線圖。圖1(b)中的LSCR的觸發(fā)電壓Vtrigger大約等于N型井12與P型基底14之間的PN接面的崩潰電壓，約30到50伏特。此觸發(fā)電壓Vtrigger高于NMOS與PMOS的閘氧化層的崩潰電壓，所以LSCR通常需要一個(gè)次級(jí)ESD防護(hù)組件(如，圖1(a)中的MESD)的協(xié)助以達(dá)到完整的ESD防護(hù)效能。
為了使SCR能更有效的保護(hù)輸出入端口，現(xiàn)有技術(shù)中也發(fā)展出低電壓觸發(fā)的SCR，簡稱LVTSCR。圖2(a)為一般的使用LVTSCR作為ESD防護(hù)組件的電路圖。圖2(b)為圖2(a)圖中的LVTSCR的剖面示意圖。圖2(c)為圖2(b)中的LVTSCR的IV曲線圖。由圖2(c)可知，通過NMOS的輔助，觸發(fā)電壓可以降至10伏特左右。
一般傳統(tǒng)的SCR或是LVTSCR都直接的與接地(VSS)的P型基底14相耦合，如圖1(b)與圖2(b)所示。因此，只能用作輸出/入接合墊或是VDD對VSS的ESD防護(hù)電路。而且，也因?yàn)橛泄餐拥氐腜型基底14，所以SCR(或是LVTSCR)也無法彼此相串接。
為了生產(chǎn)出具有高抗噪聲功能的模擬或是高頻集成電路(integrated circuit，IC)，在CMOS的制造過程中一般會(huì)加入深N型井制造過程，用以隔絕接地的P型基底以及放置NMOS的P型井。而且，DRAM制造過程中也經(jīng)常加入深N型井制程以隔絕內(nèi)存數(shù)組中的NMOS與外圍電路，預(yù)防外圍電路所產(chǎn)生的噪聲影響到儲(chǔ)存在內(nèi)存數(shù)組中的數(shù)據(jù)。然而，一旦噪聲觸發(fā)了如圖1(a)或是圖2(a)中的SCR與LVTSCR，輸出入接合墊上的電壓將會(huì)產(chǎn)生栓鎖現(xiàn)象，而無法接收到正確的訊息。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是在于利用硅控整流器(SCR)組件具有的深井區(qū)結(jié)構(gòu)，提供一種可以串接的SCR結(jié)構(gòu)。
本發(fā)明的另一主要的目的是使集成電路的輸出入端口不受噪聲的影響，可以防止栓鎖現(xiàn)象的發(fā)生。
為實(shí)現(xiàn)上述的目的，本發(fā)明提出一種ESD防護(hù)組件，設(shè)于一耦合至一相對低電壓源的P型基底(substrate)上。該ESD防護(hù)組件包含有一側(cè)向硅控整流器以及一深N型井，該側(cè)向硅控整流器有一p型層、一N型層、一第一N型井以及一第一P型井，該p型層作為該SCR的一陽極，該N型層作為該SCR的一陰極，該第一N型井設(shè)于該p型層與該N型層之間，鄰接至該p型層，該第一P型井鄰接至該N型層與該第一N型井，該深N型井設(shè)于該第一P型井與該P(yáng)型基底之間，用以阻隔該第一P型井至該P(yáng)型基底的電連接。
為了更好地實(shí)現(xiàn)上述目的，本發(fā)明還提出了一種靜電放電防護(hù)電路，耦合于一第一接合墊與一第二接合墊之間，該靜電放電防護(hù)電路包含有一具有一陰極以及一陽極的ESD防護(hù)組件，該ESD防護(hù)組件設(shè)于一耦合至一相對低電壓源的P型基底上，包含有一側(cè)向SCR以及一深N型井，該側(cè)向SCR包含有一p型層、一N型層、一第一N型井以及一第一P型井，該p型層作為該SCR的陽極，該N型層作為該SCR之陰極，該第一N型井設(shè)于該p型層與該N型層之間，鄰接至該p型層，該第一P型井鄰接至該N型層與該第一N型井，該深N型井設(shè)于該第一P型井與該P(yáng)型基底之間，用以阻隔該第一P型井至該P(yáng)型基底之電連接，其中，在一ESD事件發(fā)生時(shí)，該陽極與該陰極系分別耦合至該第一接合墊與該第二接合墊。
本發(fā)明的優(yōu)點(diǎn)在于該深N型井可以適當(dāng)?shù)脑黾釉摰谝籔型井至該P(yáng)型基底之間的等效電阻，甚至經(jīng)過適當(dāng)?shù)脑O(shè)計(jì)后，可以隔絕該第一P型井與該P(yáng)型基底之間的電連接。因此，本發(fā)明的ESD防護(hù)組件可以多個(gè)串連在一起，以增加整體ESD防護(hù)電路的總持守電壓，防止栓鎖事件的發(fā)生。
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下


圖1(a)為傳統(tǒng)的以一LSCR為主要ESD防護(hù)組件的ESD防護(hù)電路圖；
圖1(b)為圖1(a)中的LSCR的剖面示意圖；圖1(c)為圖1(b)的IV曲線圖；圖2(a)為一般的使用LVTSCR作為ESD防護(hù)組件的電路圖；圖2(b)為圖2(a)中的LVTSCR之剖面示意圖；圖2(c)為圖2(b)中的LVTSCR之IV曲線圖；圖3(a)與圖3(b)為兩個(gè)本發(fā)明的NSCR的剖面示意圖以及其代表符號(hào)圖；圖4(a)與圖4(b)為兩個(gè)本發(fā)明的PSCR的剖面示意圖以及其代表符號(hào)圖；圖5為本發(fā)明的另一種NSCR的剖面圖；圖6為本發(fā)明的另一種PSCR的剖面圖；圖7為應(yīng)用本發(fā)明的NSCR的一種VDD與VSS之間的ESD箝制電路；圖8為圖7的一種實(shí)施例；圖9為應(yīng)用本發(fā)明的PSCR的一種VDD與VSS之間的ESD箝制電路；圖10為圖9的一種實(shí)施例；圖11為在SCR串行中，混合使用本發(fā)明的NSCR與PSCR的一種實(shí)施例示意圖；圖12與圖13為兩個(gè)運(yùn)用本發(fā)明的NSCR與二極管串接的VDD與VSS間的ESD箝制電路；圖14與圖15為兩個(gè)運(yùn)用本發(fā)明的PSCR與二極管串接的VDD與VSS間的ESD箝制電路；圖16為本發(fā)明之NSCR與PNSCR應(yīng)用于一輸入埠的示意圖；圖17為圖16的一種實(shí)施例；圖18為本發(fā)明的NSCR與PNSCR應(yīng)用于一輸出端的示意圖；圖19為圖18的一種實(shí)施例；
圖20為本發(fā)明的NSCR與PSCR應(yīng)用于一輸入端的示意圖；圖21為本發(fā)明的NSCR與PSCR應(yīng)用于輸出端的示意圖；圖22為一種運(yùn)用本發(fā)明的NSCR(或PSCR)在分離的VDD(或VSS)間的ESD防護(hù)電路示意圖；以及圖23為另一種運(yùn)用本發(fā)明的NSCR(或PSCR)在分離的VDD(或VSS)間的ESD防護(hù)電路示意圖。
實(shí)施例第一實(shí)施例在圖3(a)中，本發(fā)明的NSCR的剖面示意圖以及其代表符號(hào)圖。NSCR表示以NMOS來觸發(fā)的SCR。圖3(a)中的NSCR有三個(gè)電極陽極(anode)、陰極(cathode)以及控制閘極(V_GN)。NSCR中的PNPN結(jié)構(gòu)以P型井38、N型井42、P型井40以及N+摻雜區(qū)46所構(gòu)成。P型井38以及P+摻雜區(qū)52作為NSCR的陽極。P型井40與接地的P型基底30中間以深N型井32相隔絕。P型井40中有一個(gè)NMOS。NMOS的汲極是以跨越P型井40與N型井42之間的PN接面之N+摻雜區(qū)44所構(gòu)成。NMOS的源極是以N+摻雜區(qū)46所構(gòu)成，同時(shí)作為NSCR的陰極。P型井40通過P+摻雜區(qū)48，耦合到陰極。深N型井透過N型井34連接到VDD，放置在整個(gè)PNPN結(jié)構(gòu)與P型基底30之間。在實(shí)際的布局上，連接到VDD的N型井34環(huán)繞了整個(gè)NSCR組件。P型基底30通過P型井36與P+摻雜區(qū)54連接到VSS。因此，NSCR的主體可以說是電浮動(dòng)于接地的P型基底30之上。
當(dāng)施予閘極一個(gè)正電壓時(shí)，NMOS將會(huì)被開啟而提供一開啟電流進(jìn)入P型井40內(nèi)，通過栓鎖正回饋的機(jī)制，此開啟電流可以觸發(fā)NSCR，使陰極與陽極之間的電壓差維持在持守電壓(~1V)。NSCR開啟后的電流路徑，如圖3(a)中的虛線所示。因?yàn)镻型井40是與P型基底30相隔絕的，因此，由NMOS所提供的開啟電流不會(huì)分散到P型基底30。此為本發(fā)明的NSCR與傳統(tǒng)的LVTSCR最大的差異處。因?yàn)椋_啟電流被限制由N+摻雜區(qū)44流入、從陰極處流出，因此，足以有效的觸發(fā)NSCR，NSCR的開啟速度將可以非常的快速。尤其是當(dāng)ESD事件時(shí)，ESD防護(hù)組件的開啟速度往往決定了IC的ESD耐受力。ESD防護(hù)組件更早開啟，代表了可以更早的釋放ESD電流，足以使ESD防護(hù)的效果更為完備。
圖3(b)與圖3(a)類似，為另一本發(fā)明的NSCR的剖面示意圖以及其代表符號(hào)圖。其中，圖3(a)中的P型井38以N型井取代，如第3(b)圖中的N型井42。因此，作為陽極的P+摻雜區(qū)52設(shè)于N型井42中。圖3(b)中NSCR的PNPN結(jié)構(gòu)以P+摻雜區(qū)52、N型井42、P型井40以及N+摻雜區(qū)46所構(gòu)成。
第二實(shí)施例相同的道理，本發(fā)明也可以實(shí)施于PSCR。圖4(a)為一本發(fā)明的PSCR的剖面示意圖以及其代表符號(hào)圖。圖4(a)中的PSCR有三個(gè)電極陽極(anode)、陰極(cathode)以及控制閘極(VGP)。PSCR中的PNPN結(jié)構(gòu)一樣以P型井38、N型井42、P型井40以及N+摻雜區(qū)46所構(gòu)成。P型井38以及P+摻雜區(qū)52作為PSCR的陽極。P型井40與接地的P型基底30之間以深N型井32相隔絕。N型井42中有一個(gè)PMOS。PMOS的源極是以跨越P型井38與N型井42之間的PN接面的P+摻雜區(qū)52所構(gòu)成，同時(shí)作為PSCR的陽極。PMOS的汲極是以跨越P型井40與N型井42之間的PN接面上的P+摻雜區(qū)56所構(gòu)成。P型井40透過P+摻雜區(qū)48，耦合到陰極。深N型井32通過N型井34連接到VDD，放置在整個(gè)PNPN結(jié)構(gòu)與P型基底30之間。在實(shí)際的布局上，連接到VDD的N型井34環(huán)繞了整個(gè)PSCR組件。P型基底30通過P型井36與P+摻雜區(qū)54連接到VSS。因此，PSCR的主體可以說是電浮動(dòng)于接地的P型基底30之上。
當(dāng)施予閘極一個(gè)相對于源極的負(fù)電壓時(shí)，PMOS將會(huì)被開啟而提供P型井40一個(gè)開啟電流，通過栓鎖正回饋的機(jī)制，此開啟電流可以觸發(fā)PSCR，使陰極與陽極之間的電壓差維持在持守電壓。PSCR開啟后的電流路徑如圖4(a)中的虛線所示。因?yàn)镻型井40是與P型基底30相隔絕的，因此，由PMOS所提供的開啟電流不會(huì)分散到P型基底30。此為本發(fā)明的PSCR與傳統(tǒng)的LVTSCR最大的差異處。因?yàn)?，開啟電流被限制從陰極處流出，因此，足以有效的觸發(fā)PSCR，PSCR的開啟速度將可以非常的快速，以提供更具時(shí)效性的ESD防護(hù)功能。
圖4(b)與圖4(a)類似，為另一本發(fā)明的PSCR的剖面示意圖以及其代表符號(hào)圖。其中，圖4(a)中的P型井38以N型井取代，如圖4(b)中的N型井42。因此，作為陽極的P+摻雜區(qū)52設(shè)于N型井42中。圖4(b)中PSCR的PNPN結(jié)構(gòu)以P+摻雜區(qū)52、N型井42、P型井40以及N+摻雜區(qū)46所構(gòu)成。
第三實(shí)施例本發(fā)明的NSCR也可以使用另一種結(jié)構(gòu)實(shí)施，如圖5所示。圖5為本發(fā)明的另一種NSCR的剖面圖。在圖5中的NSCR有三個(gè)電極陽極(anode)、陰極(cathode)以及控制閘極(VGN)。NSCR中的PNPN結(jié)構(gòu)以P+摻雜區(qū)52、N型井42、P型井40以及N型井60(或N+摻雜區(qū)46)所構(gòu)成。P+摻雜區(qū)52作為NSCR的陽極。P型井40中有一個(gè)NMOS。NMOS的汲極是以跨越P型井40與N型井42之間的PN接面的N+摻雜區(qū)44所構(gòu)成。NMOS的源極是以N+摻雜區(qū)46所構(gòu)成，同時(shí)作為NSCR的陰極。深N型井3201與3202彼此放置的非?？拷?，以增加P型井40與P型基底30之間的等效電阻。深N型井3201連接到N型井60，深N型井3202連接到N型井42。只要在控制閘極VGN提供適當(dāng)?shù)碾妷海ㄟ^深N型井3201與3202對激活電流的限制，可以加速NSCR的開啟速度。圖5中的虛線表示ESD電流的釋放路徑。
第四實(shí)施例圖6為本發(fā)明的另一種PSCR的剖面圖。在圖6中的PSCR有三個(gè)電極陽極(anode)、陰極(cathode)以及控制閘極(VGP)。PSCR中的PNPN結(jié)構(gòu)以P+摻雜區(qū)52、N型井42、P型井40以及N型井60(或N+摻雜區(qū)46)所構(gòu)成。P+摻雜區(qū)52作為NSCR的陽極。N型井42中有一個(gè)PMOS。PMOS的汲極是以跨越P型井40與N型井42之間的PN接面的P+摻雜區(qū)56所構(gòu)成。PMOS的源極是以P+摻雜區(qū)52所構(gòu)成，同時(shí)作為PSCR的陽極。N型井42透過N+摻雜區(qū)62耦合至陽極。深N型井3201與3202彼此放置的非?？拷栽黾覲型井40與P型基底30之間的等效電阻。深N型井3201連接到N型井60，深N型井3202連接到N型井42。只要在控制閘極VGP提供適當(dāng)?shù)碾妷?，透過深N型井3201與3202對激活電流的限制，可以加速PSCR的開啟速度。圖6中的虛線表示ESD電流的釋放路徑。
第五實(shí)施例圖7為應(yīng)用本發(fā)明NSCR的一種VDD與VSS之間的ESD箝制電路。順向串接的NSCR_1~NSCR_n連接到VDD電源線與VSS電源線。所有的NSCR的控制閘均連接在一起，受控于一ESD偵測電路70。當(dāng)ESD事件跨壓在VDD與VSS電源線上時(shí)，ESD偵測電路70偵測出ESD事件的發(fā)生，并提供一個(gè)高電壓至所有的控制閘，使NSCR_1~NSCR_n開啟，以釋放ESD電流。許多個(gè)NSCR串接的目的是預(yù)防栓鎖問題的發(fā)生。順向串接的NSCR可以視為一個(gè)特別的SCR，其總持守電壓Vhold_total的值等于所有順向串接個(gè)別NSCR之持守電壓的總和。也就是說，只要Vhold_total大于正常操作時(shí)的VDD與VSS之間的電壓差，就算噪聲造成了此特別的SCR開啟，也不會(huì)產(chǎn)生栓鎖現(xiàn)象。假使每個(gè)NSCR都一樣，避免栓鎖現(xiàn)象發(fā)生的條件為n＞(VDD-VSS)/Vhold_NSCR；其中，n為NSCR的串接個(gè)數(shù)，Vhold_NSCR為每一個(gè)NSCR的持守電壓。
在圖8和圖7中，本發(fā)明的一種實(shí)施例，ESD偵測電路70以一個(gè)串接的電阻R與電容C作為一偵測器。CMOS反向器作為一個(gè)驅(qū)動(dòng)器。在正常操作時(shí)，偵測器的輸出為高電壓，CMOS反向器則輸出低電壓以關(guān)閉所有NSCR中的NMOS。NSCR均為關(guān)閉狀態(tài)。在ESD事件發(fā)生時(shí)，因?yàn)镽C延遲效應(yīng)，偵測器的輸出會(huì)暫時(shí)為低電壓。所以，CMOS反向器由VDD提供電源，輸出高電壓，開啟所有的NSCR的NMOS。NSCR為開啟狀態(tài)，可以釋放ESD電流。為了辨別正常操作與ESD事件，電阻R與電容C的時(shí)間常數(shù)大約為0.1~1微秒。
第六實(shí)施例本發(fā)明的PSCR一樣也可以應(yīng)用于VDD與VSS之間的ESD箝制電路，如圖9所示。順向串接的PSCR_1~PSCR_n連接到VDD電源線與VSS電源線。所有的PSCR的控制閘均連接在一起，受控于一ESD偵測電路74。當(dāng)ESD事件跨壓在VDD與VSS電源線上時(shí)，ESD偵測電路74偵測出ESD事件的發(fā)生，并提供一個(gè)低電壓至所有的控制閘，使PSCR_1~PSCR_n開啟，以釋放ESD電流。在正常操作時(shí)，ESD偵測電路74的輸出為高電壓，關(guān)閉所有PSCR中的PMOS，PSCR均為關(guān)閉狀態(tài)。
在圖10和圖9中，本發(fā)明的一種實(shí)施例。ESD偵測電路74以一個(gè)串接的電阻R與電容C作為一偵測器。兩個(gè)串聯(lián)的CMOS反向器作為一個(gè)驅(qū)動(dòng)器。在正常操作時(shí)，偵測器的輸出為高電壓，驅(qū)動(dòng)器則輸出高電壓以關(guān)閉所有PSCR中的PMOS，PSCR均為關(guān)閉狀態(tài)。在ESD事件發(fā)生時(shí)，因?yàn)镽C延遲效應(yīng)，偵測器的輸出會(huì)暫時(shí)為低電壓。所以，驅(qū)動(dòng)器由VSS提供電源，輸出低電壓，開啟所有的PSCR的PMOS。PSCR為開啟狀態(tài)，可以釋放ESD電流。為了辨別正常操作與ESD事件，電阻R與電容C的時(shí)間常數(shù)大約為0.1~1微秒。
第七實(shí)施例在圖11中，在SCR串行中，混合使用NSCR與PSCR的一種實(shí)施例示意圖。在正常電源操作時(shí)，ESD偵測電路76提供低電壓予所有的NSCR中的控制閘，并提供高電壓予所有的PSCR中的控制閘。當(dāng)ESD事件跨壓在VDD以及VSS之間時(shí)，ESD偵測電路76提供高電壓予所有的NSCR中的控制閘以開啟NMOS，并提供低電壓予所有的PSCR中的控制閘以開啟PMOS。
第八實(shí)施例本發(fā)明的NSCR可以與二極管串行銜接以形成一個(gè)VDD與VSS之間的ESD箝制電路，一樣也可以防止栓鎖的問題。圖12與圖13為此觀念的兩個(gè)實(shí)施例。與二極管串接的目的是提高整個(gè)ESD防護(hù)電路的持守電壓Vhold。本發(fā)明的NSCR可以插入于二極管串行中的任何一個(gè)位置，譬如說，在最靠近VDD的位置(如圖12)，或是最靠近VSS的位置(圖13)，甚至是中間任何的位置(未顯示)。于ESD事件發(fā)生時(shí)，ESD偵測電路70可以提供一個(gè)高電壓，以開啟NSCR中的NMOS，并觸發(fā)NSCR。
第九實(shí)施例本發(fā)明的PSCR可以與二極管串行銜接以形成一個(gè)VDD與VSS之間的ESD箝制電路，一樣也可以防止栓鎖的問題。圖14與圖15為此觀念的兩個(gè)實(shí)施列。與二極管串接的目的是提高整個(gè)ESD防護(hù)電路的持守電壓Vhold。本發(fā)明的PSCR可以插入于二極管串行中的任何一個(gè)位置，譬如說，在最靠近VDD的位置(圖14)，或是最靠近VSS的位置(圖15)，甚至是中間任何的位置(未顯示)。于ESD事件發(fā)生時(shí)，ESD偵測電路72可以提供一個(gè)低電壓，以開啟PSCR中的PMOS，并觸發(fā)PSCR。
第十實(shí)施例圖16為本發(fā)明的NSCR與PSCR應(yīng)用于一輸入端的示意圖。圖17為圖16的一種實(shí)施例。其中，輸入接合墊84與VDD之間設(shè)有順向串接的PSCR_1~PSCR_n，輸入接合墊84與VSS之間設(shè)有順向串接的NSCR_1~NSCR_n。PSCR_1~PSCR_n中所有的控制閘均受ESD偵測電路80控制，NSCR_1~NSCR_n中所有的控制閘均受ESD偵測電路82控制。在ESD偵測電路80或是82之中的RC耦合電路用以偵測ESD事件的發(fā)生。當(dāng)一相對于VSS的正ESD脈沖沖擊于輸入接合墊84時(shí)，ESD偵測電路82開啟NSCR_1~NSCR_n中所有的NMOS，以觸發(fā)NSCR_1~NSCR_n并釋放ESD電流。相同的道理，當(dāng)一相對于VDD的負(fù)ESD脈沖沖擊于輸入接合墊84時(shí)，ESD偵測電路80開啟PSCR_1~PSCR_n中所有的PMOS，以觸發(fā)PSCR_1~PSCR_n并釋放ESD電流。串接的數(shù)目n，如同先前所述，取決于，在一般的電源操作時(shí)，輸入接合墊84與VDD之間的最大電壓差，或是輸入接合墊84與VSS之間的最大電壓差。
第十一實(shí)施例圖18為本發(fā)明的NSCR與PNSCR應(yīng)用于一輸出端的示意圖。圖19為圖18的一種實(shí)施例。輸出接合墊86受輸出緩沖器85所驅(qū)動(dòng)。輸出接合墊86與VDD之間設(shè)有順向串接的PSCR_1~PSCR_n，輸入接合墊86與VSS之間設(shè)有順向串接的NSCR_1~NSCR_n。PSCR_1~PSCR_n中所有的控制閘均受ESD偵測電路80控制，NSCR_1~NSCR_n中所有的控制閘均受ESD偵測電路82控制。
第十一實(shí)施例本發(fā)明的NSCR與PSCR可以與二極管串行銜接以形成一個(gè)應(yīng)用于輸出/入端口的ESD防護(hù)電路。圖20為本發(fā)明的NSCR與PSCR應(yīng)用于輸入端的示意圖。圖21為本發(fā)明的NSCR與PSCR應(yīng)用于輸出端的示意圖。NSCR_1與多個(gè)二極管Dn_2~Dn_k相串接，PSCR_1與多個(gè)二極管Dp_2~Dp_k相串接。NSCR與相串接的二極管的數(shù)目均不限定為單獨(dú)一個(gè)，而是視持守電壓的需求而定。相同的，PSCR與相串接的二極管的數(shù)目也不限定為單獨(dú)一個(gè)。
第十二實(shí)施例本發(fā)明的NSCR與PSCR可以應(yīng)用于分離的電源線間的ESD防護(hù)電路。分離的電源線一般是為了避免一電路群所產(chǎn)生的噪聲透過電源線而干擾了另一個(gè)電路群。然而，分離的電源線同時(shí)也容易造成了不預(yù)期的ESD損害。因此，分離的電源線之間也必須加裝ESD防護(hù)電路。圖22為一種運(yùn)用本發(fā)明的NSCR(或PSCR)在分離的VDD(或VSS)間的ESD防護(hù)電路示意圖。兩個(gè)雙向ESD防護(hù)電路90與92分別設(shè)于VDDH與VDDL之間，以及VSSH與VSSL之間。PSCR_1與二極管Dp_2~Dp_k彼此順向串接于VDDH與VDDL之間。當(dāng)一VDDH對VDDL為正脈沖的ESD事件發(fā)生時(shí)，ESD偵測電路94提供一相對負(fù)電壓與PSCR_1中的PMOS以觸發(fā)PSCR_1。二極管Dp_a作為VDDH對VDDL為負(fù)脈沖的ESD事件時(shí)的ESD防護(hù)。NSCR_1與二極管Dn_2~Dn_k彼此順向串接于VSSH與VSSL之間。當(dāng)一VSSH對VSSL為正脈沖的ESD事件發(fā)生時(shí)，ESD偵測電路96提供一相對正電壓與NSCR_1中的NMOS以觸發(fā)NSCR_1。二極管Dn_a作為VSSH對VSSL為負(fù)脈沖的ESD事件時(shí)的ESD防護(hù)。而二極管的數(shù)目，如同先前所述，可以決定雙向ESD防護(hù)電路90與92的持守電壓，取決于電源線之間的噪聲容許值的大小。
第十三實(shí)施例圖23為另一種運(yùn)用本發(fā)明的NSCR(或PSCR)在分離的VDD(或VSS)間的ESD防護(hù)電路示意圖。兩個(gè)雙向的ESD防護(hù)電路90與92分別設(shè)于VDDH與VDDL之間，以及VSSH與VSSL之間。PSCR_1、PSCR_3與二極管Dp_2、Dp_4、…等彼此順向串接于VDDH與VDDL之間。當(dāng)一VDDH對VDDL為正脈沖的ESD事件發(fā)生時(shí)，ESD偵測電路94提供一相對負(fù)電壓以觸發(fā)PSCR_1與PSCR_3。二極管Dp_a作為VDDH對VDDL為負(fù)脈沖的ESD事件時(shí)的ESD防護(hù)。NSCR_1、NSCR_3與二極管Dn_2、Dn_4、…等彼此順向串接于VSSH與VSSL之間。當(dāng)一VSSH對VSSL為正脈沖的ESD事件發(fā)生時(shí)，ESD偵測電路96提供一相對正電壓以觸發(fā)NSCR_1與NSCR_3。二極管DN_a作為VSSH對VSSL為負(fù)脈沖的ESD事件時(shí)的ESD防護(hù)。而二極管的數(shù)目與NSCR(或PSCR)的數(shù)目可以決定雙向ESD防護(hù)電路90與92的持守電壓。如果，VDDL與VDDH之間需要有更高的噪聲隔絕效果，則ESD防護(hù)電路90中的PSCR之?dāng)?shù)目或是二極管的數(shù)目要增加。相同的道理也適用于ESD防護(hù)電路92。
相比于現(xiàn)有的NSCR或是PSCR，其中的P型井均直接耦合至接地的P型基底，本發(fā)明的NSCR或是PSCR中的P型井利用了制造過程中所產(chǎn)生的深N型井來增加P型井到P型基底之間的阻值，甚至是隔絕了P型井到P型基底之間的電性連接。因此，本發(fā)明的NSCR與PSCR可以使用多個(gè)順向串連的方式，提高ESD防護(hù)電路的持守電壓，達(dá)到避免栓鎖現(xiàn)象的發(fā)生。而且，不論是輸出入端對電源線，或是電源線之間的ESD防護(hù)電路，均可以應(yīng)用本發(fā)明的NSCR或是PSCR。
本發(fā)明雖以一較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此項(xiàng)技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍為權(quán)利要求書要求保護(hù)的范圍為準(zhǔn)。
權(quán)利要求
1.一種靜電放電防護(hù)組件，設(shè)于一耦合至一相對低電壓源的P型基底，其特征在于包含有一側(cè)向硅控整流器SCR，其包含有一p型層，作為該SCR的一陽極；一N型層，作為該SCR的一陰極；一第一N型井，設(shè)于該p型層與該N型層之間，鄰接至該p型層；以及一第一P型井，鄰接至該N型層與該第一N型井；以及一深N型井，設(shè)于該第一P型井與該P(yáng)型基底之間，用以隔絕該第一P型井至該P(yáng)型基底的電連接。
2.如權(quán)利要求1所述的靜電放電防護(hù)組件，其特征在于該N型層是以一設(shè)于該第一P型井中的一第一N型摻雜區(qū)所構(gòu)成。
3.如權(quán)利要求1所述的靜電放電防護(hù)組件，其特征在于該第一P型井是耦合至該陰極。
4.如權(quán)利要求1所述的靜電放電防護(hù)組件，其特征在于該深N型井是與一定偏壓(fix-biased)N型井相連接，耦合至一相對高電源。
5.如權(quán)利要求4所述的靜電放電防護(hù)組件，其特征在于該定偏壓N型井、該深N型井與該第一N型井是電性隔絕了該第一P型井與該P(yáng)型基底。
6.如權(quán)利要求4所述的靜電放電防護(hù)組件，其特征在于該定偏壓N型井、該深N型井與該第一N型井是電性隔絕了該P(yáng)型層與該P(yáng)型基底。
7.如權(quán)利要求4所述的靜電放電防護(hù)組件，其特征在于該定偏壓的N型井是環(huán)繞該側(cè)向SCR。
8.如權(quán)利要求1所述的靜電放電防護(hù)組件，其特征在于該側(cè)向SCR為一N型(NSCR)。
9.如權(quán)利要求1所述的靜電放電防護(hù)組件，其特征在于該側(cè)向SCR為一P型SCR(PSCR)。
10.如權(quán)利要求1所述靜電放電防護(hù)組件，其特征在于該N型層包含有一第二N型井，該深N型井包含有分開之一第一深N型井與一第二深N型井，分別接觸(butt)該第一N型井與該第二N型井。
11.如權(quán)利要求1所述靜電放電防護(hù)組件，其特征在于該p型層是設(shè)于該第一N型井中。
12.一種靜電放電防護(hù)電路，耦合于一第一接合墊與一第二接合墊之間，其特征在于包含有一ESD防護(hù)組件，具有一陽極以及一陰極，設(shè)于一耦合至一相對低電壓源的P型基底上，包含有一側(cè)向SCR，其包含有一p型層，作為該SCR的陽極；一N型層，作為該SCR的陰極；一第一N型井，設(shè)于該p型層與該N型層之間，鄰接至該p型層；以及一第一P型井，鄰接至該N型層與該第一N型井；以及一深N型井，設(shè)于該第一P型井與該P(yáng)型基底之間，用以隔絕該第一P型井至該P(yáng)型基底的電連接；其中，于一ESD事件發(fā)生時(shí)，該陽極與該陰極分別耦合至該第一接合墊與該第二接合墊。
13.如權(quán)利要求12的靜電放電防護(hù)電路，其特征在于該ESD防護(hù)電路另包含有一二極管，耦合于一第一接合墊與一第二接合墊之間，且順向的與該側(cè)向SCR串連。
14.如權(quán)利要求12的靜電放電防護(hù)電路，其特征在于該側(cè)向SCR為一NSCR，該ESD防護(hù)電路另包含有一ESD偵測電路，當(dāng)一ESD事件發(fā)生時(shí)，用以提供一激活電壓予該NSCR之一控制閘極，以觸發(fā)該NSCR。
15.如權(quán)利要求12的靜電放電防護(hù)電路，其特征在于該側(cè)向SCR為一PSCR，該ESD防護(hù)電路另包含有一ESD偵測電路，當(dāng)一ESD事件發(fā)生時(shí)，用以提供一激活電壓予該P(yáng)SCR之一控制閘極，以觸發(fā)該P(yáng)SCR。
16.如權(quán)利要求14或15的靜電放電防護(hù)電路，其特征在于該ESD偵測電路包含有一RC電路，用以偵測該ESD事件的發(fā)生。
17.如權(quán)利要求12的ESD靜電放電防護(hù)電路，其特征在于該第一接合墊作為一相對高電壓源的一電源輸入，該第二接合墊是作為該相對低電壓源之一電源輸入。
18.如權(quán)利要求12的靜電放電防護(hù)電路，其特征在于該第一接合墊作為一相對高電壓源之一電源輸入，該第二接合墊系作為一輸出入接合墊。
19.如權(quán)利要求12的靜電放電防護(hù)電路，其特征在于該第一接合墊作為一輸出入接合墊，該第二接合墊作為該相對低電壓源之一電源輸入。
20.如權(quán)利要求12的靜電放電防護(hù)電路，其特征在于該第一接合墊作為一第一電壓源之一電源輸入，該第二接合墊作為一第二電壓源之一電源輸入。
21.如權(quán)利要求12的靜電放電防護(hù)電路，其特征在于該ESD防護(hù)電路另包含有一反向ESD防護(hù)組件，該反向ESD防護(hù)組件具有一陽極耦合至該第二接合墊，以及一陰極耦合至該第一接合墊。
22.如權(quán)利要求12的靜電放電防護(hù)電路，其特征在于該ESD防護(hù)電路包含有多個(gè)順向串聯(lián)的側(cè)向SCR，耦合于該第一接合墊與該第二接合墊之間。
23.如權(quán)利要求22所述的靜電放電防護(hù)電路，其特征在于該等側(cè)向SCR具有多個(gè)相對應(yīng)的持守電壓，該等持守電壓的總和大于該第一接合墊與該第二接合墊之間的一最大正?？鐗骸?br> 24.如權(quán)利要求23所述的靜電放電防護(hù)電路，其特征在于該第一接合墊與該第二接合墊均為電源線，該最大正?？鐗簽樵摱娫淳€之一電壓差。
全文摘要
本發(fā)明公開了一種具有深井區(qū)結(jié)構(gòu)的靜電放電(ESD)防護(hù)組件及相關(guān)的ESD防護(hù)電路，ESD防護(hù)組件設(shè)于一耦合至一相對低電壓源的P型基底上，其包含有一側(cè)向硅控整流器及一深N型井，側(cè)向硅控整流器有一p型層、一N型層、一第一N型井以及一第一P型井，該p型層作為該SCR的一陽極，該N型層作為該SCR的一陰極，該第一N型井設(shè)于該p型層與該N型層之間，鄰接至該p型層，該第一P型井鄰接至該N型層與該第一N型井，該深N型井設(shè)于該第一P型井與該P(yáng)型基底之間，用以隔絕該第一P型井至該P(yáng)型基底之間的電連接。本發(fā)明的ESD防護(hù)組件可以被自由的串接多個(gè)，以提高ESD防護(hù)電路的總持守電壓，并預(yù)防栓鎖事件的發(fā)生。
文檔編號(hào)H01L23/58GK1437258SQ0210472
公開日2003年8月20日 申請日期2002年2月9日 優(yōu)先權(quán)日2002年2月9日
發(fā)明者柯明道, 張恒祥, 王文泰 申請人:臺(tái)灣積體電路制造股份有限公司