專利名稱：組件中的嵌入式電容部件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路封裝，并且特別涉及用于集成電路、電子系統(tǒng)硬件、和計(jì)算機(jī)系統(tǒng)的組件部件，盡管本發(fā)明的組件部件不限于上述用途。
通常，在集成電路組件中，例如用于將處理器管芯安裝在其他集成電路系統(tǒng)中，穩(wěn)壓電路用于提供恒定的直流電壓。這里不用考慮該直流電源是來自于電池還是從交流電源(AC)中轉(zhuǎn)換過來的。提供穩(wěn)定電壓給半導(dǎo)體管芯或集成電路芯片的一種公知方法是在例如計(jì)算機(jī)系統(tǒng)的PC板(或主板)上安裝穩(wěn)壓模塊(VRM)。然而，在操作頻率低于千赫茲低端范圍時(shí)，穩(wěn)壓模塊在遇到集成電路的功率分配系統(tǒng)(PDS)目標(biāo)阻抗時(shí)通常是無效的。因此，結(jié)果是當(dāng)特別是高操作性能的處理器的集成電路的頻率和邊界速率已經(jīng)大大增強(qiáng)時(shí)，作為電源去耦合器的旁路電容已經(jīng)用于減小系統(tǒng)噪音以及抑制不想要的輻射。關(guān)于功率分配系統(tǒng)(PDS)的特征和在高速率成電路中使用陶瓷電容的廣泛討論已經(jīng)在1999年8月出版的IEEE高級封裝學(xué)報(bào)(IEEETransactions on Advance Packaging)，第22卷，第3期，第284-291頁的L.D.Smith等人的題目為“電源分配系統(tǒng)方法論和用于現(xiàn)代互補(bǔ)型金屬氧化物半導(dǎo)體中的電容選擇(Power Distribution SystemMethodology and Capacitor Selection for Modern CMOS Technology)”的公開文本中給出。
為了提供有效的電源去耦合電容用于包含單片機(jī)和微型計(jì)算機(jī)的下一代集成電路，盡管并不限于上述用途，需要集成到例如處理器管芯互聯(lián)基片這樣的互聯(lián)基片中的旁路電容。
隨著片形電容和通路(和微通路)技術(shù)的發(fā)展，已經(jīng)有可能進(jìn)行例如多端對陶瓷電容的離散電容元件的嵌入。然而，這些電容的連接將導(dǎo)致電感噪音，該噪音來自與由通路和各種布線層的存在而出現(xiàn)的線路和線圈，這些通路和各種布線層電連接到線路和線圈并包括供電線和接地線(或電源和地面)。這些電感可以反向影響功率分配系統(tǒng)的性能，尤其是在高頻率下，并且當(dāng)考慮到減小在例如打開電源以及在管芯或芯片電路系統(tǒng)的實(shí)際運(yùn)行期間產(chǎn)生的系統(tǒng)噪音時(shí)，這些電感應(yīng)當(dāng)引起重視。因此，除了在處理器互聯(lián)基片中或者例如在任何集成電路組件、印刷電路板(PCB)中，或者就這點(diǎn)而論，在高性能半導(dǎo)體集成電路安裝的主板的核芯層中設(shè)置電容，這種嵌入式電容的連接部件必須將由其上的器件布置產(chǎn)生的有效電感維持在足夠低的電平，以至于即使在兆赫茲(MHz)范圍的高端甚至超過高端的頻率(或時(shí)鐘速度)下也能獲得低電源分配系統(tǒng)(PDS)阻抗。
下面對附圖做簡要的描述，其中

圖1A和1B分別示出了組件中的嵌入式電容部件的側(cè)面視圖和俯視圖；圖2A和2B分別顯示了根據(jù)本發(fā)明的在具有最優(yōu)化通路設(shè)計(jì)布置的組件中的嵌入式電容部件的側(cè)面視圖和俯視圖；圖3示出了根據(jù)本發(fā)明的一個實(shí)施例的組件部件中的電容的布置；圖4示出了根據(jù)本發(fā)明的另一個實(shí)施例的組件部件中的電容的布置；圖5示出了根據(jù)本發(fā)明其他實(shí)施例的組件部件中的電容的布置；圖6示出了用于本發(fā)明的通用計(jì)算機(jī)系統(tǒng)；圖7示出了根據(jù)本發(fā)明的嵌入式電容的最優(yōu)化通路布置設(shè)計(jì)的方法。
詳細(xì)描述在開始本發(fā)明的細(xì)節(jié)描述之前，下面的闡述是恰當(dāng)?shù)?。在對?shí)施例的細(xì)節(jié)描述中，就與本發(fā)明相關(guān)的同樣內(nèi)容來說，應(yīng)當(dāng)注意同樣的參考數(shù)字/符號，如果存在，則在不同的圖例中被用來指明相同的，對應(yīng)的或者相似的部分。更進(jìn)一步，附圖沒有畫成標(biāo)準(zhǔn)的，并且在實(shí)施例中是固有的或與之有關(guān)的眾所周知的電源線路以及其他電路和/或組件部分，也沒有被完全顯示在本發(fā)明各種實(shí)施例中，這是為了圖例和討論的簡明，并且也不會使本發(fā)明變得不清楚。而且，用框圖顯示本發(fā)明的各種實(shí)施例也是為了避免使本發(fā)明不清楚，而且也考慮到實(shí)現(xiàn)框圖中裝置的具體細(xì)節(jié)是高度依賴于本發(fā)明被實(shí)施的平臺，例如，在本領(lǐng)域技術(shù)人員范圍內(nèi)的具體平臺。
盡管實(shí)施例公開了用在電子組件中的嵌入式陶瓷電容和在中間層連接中使用激光通路的特征，但并不能認(rèn)為本發(fā)明就限于此。而且，本發(fā)明也不應(yīng)當(dāng)被認(rèn)為限制在僅僅是下面所描述的這些組件和處理器部件的類型。而且，任何關(guān)于處理器的引用也應(yīng)當(dāng)理解為包括中央處理器單元(CPU)，微處理器，處理器芯片，微處理器芯片，計(jì)算機(jī)芯片及類似的芯片。更進(jìn)一步，在說明書中涉及到“一個實(shí)施例”及類似用語或者是“實(shí)施例”及類似用語指的是與包括在本發(fā)明至少一個實(shí)施例中的實(shí)施例相關(guān)的具體特征，結(jié)構(gòu)，或者是特征描述。在說明書的很多位置出現(xiàn)的短語“在一個實(shí)施例中”并不涉及相同的實(shí)施例。
圖1A顯示了組件中電容部件的側(cè)面視圖，并且圖1B顯示了由布線層160的一側(cè)看到的電容部件的俯視圖。在圖1A顯示的電容部件100中，組件180的核芯層110包含一個或多個電容120，這些電容分別作為旁路電容可操作地耦合，以便于分離電源噪音信號。這些電容可以是陶瓷電容，它們通常是有多對電極的多層片形電容。在下文所述的實(shí)施例中，每個嵌入式陶瓷電容具有四對第一和第二電極130，其中相鄰設(shè)置的電極對被相反地分別施加第一電位和參考電位，其中第一電位是直流電源供電電位以及第二是參考電位(例如，電路接地電位)。例如，假設(shè)包括第一電極131和第二電極132的第一對電極分別施加電源供電電位(PWR)和接地(GRND)電位，包括第一電極133和第二電極134的相鄰設(shè)置的電極對分別施加接地電位和電源供電電位。與這些一致的是，第三對電極的第一電極和第二電極135和136分別施加電源供電電位和接地電位，此時(shí)第四對電極的第一電極137和第二電極138分別施加接地電位和電源供電電位，這些電位可以由附加在組件上的電路系統(tǒng)的電源提供。
電源供電電壓和地電位的應(yīng)用通過單個電極130(131至138)接觸到金屬層150的各個電源和接地條151到158產(chǎn)生。采用上述討論的電源電壓和接地電壓慣例，金屬條151，154，155和158對應(yīng)于電源條，而金屬條152，153，156和157對應(yīng)于接地條。按照慣例也可以有選擇地應(yīng)用下面的情況第一對電極的第一電極132施加地電位而第一對電極的第二電極132施加電源電位，以此類推。布線層160中的通路170(171至178)通過金屬層150將多對電極130連接到與組件相關(guān)的布線或電源終端。
單個的電容電極對與各自覆蓋的電源和接地條之間的電連接之間通過與之連接的單組第一和第二通路140起作用。例如，電源提供電壓(PWR)到第一對電極的電極131的應(yīng)用通過將電源條(PWR)151連接到第一組的第一通路束141。同樣，通過將接地條(GRND)152電連接到第一組的第二通路束142，接地參考施加到第一對的第二電極132。通過單個通路束143至148，其他電極對(例如第二至第四對)的第一和第二電極與電源(PWR)和接地(GRND)條之間的類似的電連接或接觸連接也起作用。
布線層160既可以是與組件180的多層布線層相關(guān)的中間級通路連接層也可以是直接連接到例如處理器管芯或芯片的集成電路管芯或芯片上的中間級通路連接層，盡管不限于此。從電源和接地金屬條的平面布局視圖以及與之連接的通路布置中可以看出，在布線層160(例如，電介質(zhì)連接層)中的通路被放置得遠(yuǎn)離嵌入式電容的核芯部分中心。在努力獲得用于嵌入式電容的最優(yōu)化通路放置設(shè)計(jì)中，尤其是與用于包含處理器和存儲器的高性能集成電路的組件部件的有關(guān)，盡管不限于此，本發(fā)明已經(jīng)確定通路170(171至178)的位置遠(yuǎn)離電容120將導(dǎo)致電感噪音(磁通量和大面積線圈的存在)。這些對于集成電路中總的電源分配(PDS)阻抗電平是有害的。
顯示在圖1A和1B中的多端嵌入式片形電容(ECC)120，代表多個放置在集成電路部件中的旁路電容中的一個，這些旁路電容對于在開啟電源期間以及當(dāng)電路系統(tǒng)處于操作模式時(shí)的噪音信號的電源去耦合是有效的。這些電容被用來阻止電壓滑落到低于一些預(yù)定的參考值(例如，由穩(wěn)壓模式(VRM)設(shè)置的典型值)。例如，當(dāng)處理器在開始接通電源時(shí)，它需要迅速而大量的電流。這些旁路電容(電源去耦合器)阻止供電電壓滑落，尤其是在開啟電源期間。這就是說，被安置在組件中的各個位置上的這些旁路電容用于在電源/接地線(或電源/地表面)中的電流瞬變出現(xiàn)時(shí)維持電壓電平以確保集成電路的高性能操作。
當(dāng)高性能集成電路的頻率和邊界速率增加時(shí)，包括，例如，在高兆赫茲(MHz)范圍甚至超過該范圍的同步速率的高性能處理器，在減少系統(tǒng)噪音方面，旁路電容扮演越來越重要的角色。在高端處理器中，作為一個例子，特別希望陶瓷電容在一個合適的低電平上能維持PDS阻抗電平。很多不同類型的陶瓷電容有電介質(zhì)核芯，其中包括NPO，X7R，X5R和Y5V以及多種規(guī)格包括1260，805和603，盡管不限于此。這些和其他公知的陶瓷電容以及其他正在開發(fā)的電容都被用在兆赫茲范圍甚至超過該范圍。然而，隨著不斷增加頻率/時(shí)鐘速率，尤其是在高性能處理器和類似的處理器中，將這些電容連接到組件部件的方式變得更加關(guān)鍵。也就是說，旁路電容的有效性，尤其是在高端集成電路組件部件中，將受布線和與之連接的通路連接產(chǎn)生的電感的影響而變得下降。因此，過多的交換噪音仍然保持在電源和地線/面上。因此，最小化由與旁路電容相關(guān)的連接部件產(chǎn)生的電感很重要。
電流的流動產(chǎn)生電感(電感是作為磁通量存儲的能量)。電感可以由簡單的繞組或?qū)Ь€或回路來產(chǎn)生。關(guān)于回路，隨著回路面積的增加(減小)，電感增強(qiáng)(減小)。這對于用作電源去耦器連接的旁路電容來說也是正確的。在圖1A和1B所示的例子中，應(yīng)注意到由于線路170的第一和第二簇之間的相當(dāng)大的擴(kuò)展，因此形成了相當(dāng)大的回路面積，其導(dǎo)致相當(dāng)大的電感回路和磁通量。例如，形成了下面所述的電感回路電源條151，通路141，電容120，通路142，和接地面152。通過與此相似的其他連接也能形成這樣的回路。而且，通路170(171至178)的存在將對回路產(chǎn)生有效的擴(kuò)展，這種擴(kuò)展將導(dǎo)致更大的電感，并且相對應(yīng)地產(chǎn)生更大的磁通量。有效的回路包括，例如，通路簇171，電源面151，通路141，電容120，通路132，接地面152，通路簇172和其他的電源/接地布線(或電源/接地面)。這些有效回路和類似回路將產(chǎn)生相當(dāng)大的電感。另外，由金屬條本身的存在產(chǎn)生的磁通量也將導(dǎo)致更大的電感噪音。
考慮到圖1A和1B的實(shí)施例中關(guān)于對金屬層和通路設(shè)計(jì)方案的缺點(diǎn)的討論，本發(fā)明人已經(jīng)獲得了一個改善的設(shè)計(jì)方案，該方案中將旁路電容連接到組件中。該設(shè)計(jì)方案將參考圖2A和2B的實(shí)施例作更進(jìn)一步的描述。
圖2A是在組件280中嵌入式集成電容電路圖的側(cè)面示意圖以及圖2B是其俯視圖，這兩幅圖顯示了根據(jù)本發(fā)明的最優(yōu)化通路放置設(shè)計(jì)方案的實(shí)施例。
組件280可以是計(jì)算機(jī)系統(tǒng)中的集成電路組件。該集成電路組件本身可以是處理器組件，其上面至少安裝一個處理器管芯并且在該實(shí)施例中處理器管芯也可以是各種倒裝片。該組件也可以是印刷電路板(PCB)，或者對于其他情況，可以是其上面安裝有處理器管芯或其他高速率電路系統(tǒng)的主板。除了PCB或主板，該部件可以是，盡管不限于此，高速率有機(jī)封裝，例如有機(jī)表面柵格陣列(OLGA)、倒裝片引腳柵格陣列(FCPGA)、和插件。本申請中的組件涉及在其中嵌入有旁路電容的組件部件的那部分。
為了根據(jù)圖2A和2B中顯示的實(shí)施例解釋本發(fā)明，與圖1A和1B中的實(shí)施例相似類型的組件和其材料被假設(shè)，盡管不限于此。也就是說，至少一個電容(例如，可以是陶瓷電容的多層芯片電容，盡管不限于此)嵌入在組件的核芯層210，該核芯層可以是例如用環(huán)氧樹脂材料(例如，標(biāo)準(zhǔn)PCB材料是FR-4環(huán)氧樹脂玻璃，聚酰亞胺玻璃，苯并環(huán)丁烯，聚四氟乙烯，其他環(huán)氧樹脂，或類似的材料)制成的有機(jī)基片。嵌入式電容220由核芯部分231和多對電極230(231至238)所表示，并沿著與它相對側(cè)面均勻的布置。在該實(shí)施例中，也有四對電極，這其中231，233，235和237表示多對電極中的第一電極并且標(biāo)號232，234，236和238表示多對電極中的第二電極。為了討論，在嵌入式電容220中假設(shè)231-232表示第一對電極，233-234表示第二對電極，235-236表示第三對以及237-238表示第四對電極。在這種布置下，第一和第三對電極有同樣的偏壓通過而第二和第四對電極也有同樣的偏壓通過，但是第一對和第二對電極的偏壓分別是相反的。
假設(shè)嵌入式電容220作為旁路電容連接，與上面描述的實(shí)施例相同，電源電壓和接地電壓通過金屬層250和多組第一、第二通路240(241-248)施加到四對電極中的每個電極。與圖1中所示的與每個電極相關(guān)的單個金屬條的布置不同(其產(chǎn)生電容的平面視圖的外部通路的放置)，與每個嵌入式電容鄰近的金屬層的該部分由包括至少一個金屬條(在本實(shí)施例中包括金屬條251和金屬條252)的第一部分和與多個金屬條電隔離的第二部分253組成。更特別的是，包括金屬條251和252的第一部分由金屬層250形成，并且該金屬層與對應(yīng)于第二部分253的金屬層相同。每個金屬條251和252(這里，也作為電源條連接)構(gòu)成金屬層的第一部分并且通過環(huán)繞它們的空心環(huán)254與第二部分253空間隔離以便實(shí)現(xiàn)部分253與每個電源條連接251和252之間的電隔離。圍繞每個對角線型金屬條的電隔離空間區(qū)域254具有與該金屬條一致的形狀。為了避免在金屬條(施加了電源電壓)和充當(dāng)接地面的金屬部分253之間的接觸，這樣的電隔離是必要的。(可選擇的，部分253可以充當(dāng)電源面并且金屬條251和252可以連接到地電位上。)在圖2B中，每個金屬條(電源條連接)被擴(kuò)展以致其反端(例如，末端部分)由此覆蓋不同電容對電極中的第一電極和與此對相緊鄰的的電極對中的第二電極。通過以圖2B所示的方式實(shí)現(xiàn)該金屬層，通過分別與兩電極關(guān)聯(lián)的第一和第二通路，可以實(shí)現(xiàn)那兩個電極相互之間的相互電連接。例如，沿對角擴(kuò)展的金屬條251有相對的端點(diǎn)，這些端點(diǎn)以下列方式覆蓋第一電極對中的第一電極231和第二電極對中的第二電極234通過第一通路連接第一電極231、并且通過第二通路244連接第二電極234，以允許這兩個電極之間的相互電連接。以同樣的方式，金屬條(電源條連接)252通過第一通路簇245連接第三對電極的第一電極235并且通過第二通路簇248連接第四對電極中的第二電極238，從而將第三對電極的第一電極235與第四對電極的第二電極238互相連接。除此之外，如在圖2B中所詳細(xì)描述，顯示在圖2B中的四對電極中剩下的另外四個電極通過第一或第二通路簇電連接到地面253。因此，如圖1A和1B所描述的那樣，參考圖2A和2B中的實(shí)施例，實(shí)現(xiàn)了用于旁路電容220的相同的類型的電源/接地連接偏壓布置。即，電極231和234以及235和238施加電源電壓(例如，與組件部件相關(guān)的電路電源供電)，而終端232，233，236和237施加地面參考電壓(例如，地電壓)。應(yīng)注意到對于電容具有偶數(shù)對電極的離散嵌入式電容，例如，顯示在該實(shí)施例中的四對第一和第二電極，金屬條的數(shù)量可以等于電極數(shù)的一半。
如上所述，陶瓷片形電容是公知的并且已經(jīng)用于作為旁路電容對噪音信號的電源去耦合起作用。然而，這里公開了一種嵌入該電容的方式，尤其是，參考圖2A和2B中實(shí)施例所示的那樣，顯然是一種新穎的方法。
作為如圖2B所示的那樣對金屬條布置處理的結(jié)果，布線層260中的第三通路270提供到相關(guān)于組件部件的其他線路或電源端的電連接，該第三通道被作為跨過嵌入式電容的中心的多組第三通路。在該實(shí)施例中，多組第三通路(271，272，273，274，275)通過核芯部分的中心(在陶瓷電容的電極之間)使得每組接頭是單獨(dú)的電源金屬片或接地面253。例如，通路組271以簇的形式排列并且與接地面253接觸，通路組272以簇的形式排列并且接觸金屬片251，它們分別通過通路組241和244互相電連接到電極231和234。以簇的形式排列的第三通路273以及以簇的形式排列的第三通路275與通路271有相同的布置。以簇的形式排列的第三通路274被定位以便于實(shí)現(xiàn)在其任何一端到金屬條252的接觸，該金屬條分別通過第一和第二通路組245和248使電極235與238之間相互電連接。通過這樣的通路放置設(shè)計(jì)方案，結(jié)合電源金屬條的形成，例如顯示在圖2B中的實(shí)施例，盡管不限于此，與公知/慣例的設(shè)計(jì)方案相比，以及與上面討論的在圖1A和1B所示的實(shí)施例中的通路放置方法相比，得到了相當(dāng)?shù)偷挠行Щ芈冯姼小?br> 順便提及，電容的每個末端可以連接一個，兩個或三個，或者就這種情況而言可以連接和終端側(cè)允許的一樣多的通路，以降低連接的電阻和電感噪音。同樣的，第三通路271-275中的單個組在生產(chǎn)處理允許的情況下盡可能多的集合在一起。在第一，第二和第三通路簇中的每一簇通路數(shù)基于允許的通路間距和電極的大小以及金屬片對角線部分的長度被限制。而且，除了將第三通路簇放置在由電容覆蓋的區(qū)域中央以外，將第一和第二通路簇更近地靠近電容座的內(nèi)部邊緣以便更多地減小有效電感線圈的尺寸也是有利的(電容座涉及電極231-238自身)。
對于電容本身，它放置在組件280內(nèi)部，或者更具體的，位于核芯層內(nèi)部，其中核芯層可以是聚酰亞胺基片，或就這種情況而言，可以是用于PCB，主板，集成電路組件或集成電路管芯(例如處理器管芯)的任何公知類型的基片材料，盡管不限于此。特別是，如圖7中的處理過程所示，OEM(賣方或原始設(shè)備生產(chǎn)商)首先將電容嵌入到組件的核芯層中(圖7中的701)。這可以由公知的在組件基片的核芯層上切孔以便將電容安置在其中的方法來實(shí)現(xiàn)。該嵌入式電容具有環(huán)繞它形成的密封體和電介質(zhì)，該電介質(zhì)放置在電容上面的孔中以便使電容保持到位。緊接著，通過每個電容電極板上的核芯層210的前面形成通路(702)。作為一個例子，這些通路可以是激光通路，盡管不限于此。例如，盡管不限于此，一旦電容被完全嵌入到核芯層中，通過在電介質(zhì)層上激光打孔形成孔，以將電容板暴露給在電介質(zhì)層上的金屬層250。之后這些激光孔被電鍍而形成激光通路。激光通路代表一種公知類型的通路(或微通路)形成技術(shù)的示例(實(shí)際上也有很多公知的不同的處理方法用于產(chǎn)生激光通路)。接下來對于布線層250的金屬條的形成(703)，先在布線層上提供電介質(zhì)層260，接著是在電容上面的中央的多組第三通路的形成(704)。根據(jù)本發(fā)明，例如，布線板、包括OLGA和在本領(lǐng)域中是公知的其他類型的有機(jī)基片(盡管不限于此)的PCB的生產(chǎn)中可用的工藝，以及有關(guān)與制造用于包括高性能/高速處理器的高速率/高性能集成電路的組件部件的制造的工藝，可以應(yīng)用到優(yōu)化的通路放置設(shè)計(jì)的制造中。這種優(yōu)化的通路放置設(shè)計(jì)方案對于例如OLGA(有機(jī)表面柵格陣列)和FCPGA(倒裝片引腳柵格陣列)這樣的高性能/高速率組件及其類似的組件是特別有利的，盡管不限于此。
考慮到這樣的通路放置設(shè)計(jì)布局，除了中央放置外，當(dāng)通路之間的間距減少時(shí)，更加提高了性能。而且，例如，包括在每一組271-275中的通路數(shù)量應(yīng)當(dāng)被最大化并且盡可能地放置到接近電容的中心。然而，當(dāng)然，通路的數(shù)量也被電容尺寸和可用的間距所限制。另外，被延伸通過電容中心并且被用來連接到集成電路電源供電的金屬條(電源條連接)，相互耦合到電容核芯的前端。因此，很清楚，與顯示在圖2A和2B中的布置相關(guān)的電流路徑產(chǎn)生了比圖1A和1B中的實(shí)施例所產(chǎn)生的線圈電感面積要小的線圈電感面積。更進(jìn)一步，由電容上面的金屬層中的電流所產(chǎn)生的磁通量與電容中的電流所產(chǎn)生的磁通量有效地相互抵銷。由于從核芯層210前端到中間級連接層260前端的通路位于電容的中心，因此這將變得最大化。磁通量的抵消以及達(dá)到的更小的整體線圈面積將導(dǎo)致整個電源分配系統(tǒng)的線圈電感更低。
這里強(qiáng)調(diào)，根據(jù)本發(fā)明的優(yōu)化的通路放置設(shè)計(jì)，將提供比傳統(tǒng)方法中的典型值更低的線圈電感并且在實(shí)現(xiàn)諸如參考圖2A和2B的設(shè)計(jì)方案時(shí)只有一點(diǎn)或沒有額外的費(fèi)用，盡管不限于此。這就是說，根據(jù)圖2A和2B的實(shí)施例中的設(shè)計(jì)方案不僅通過優(yōu)化通路放置設(shè)計(jì)產(chǎn)生了線圈電感最小化，而且也沒有增加實(shí)際的花費(fèi)。線圈電感最小化對于高性能/高速處理器特別有利并且對于下一代處理器連同增加產(chǎn)量更是如此，并且減少了在處理器互連基片中內(nèi)部需求的旁路電容的數(shù)量。增加產(chǎn)量和減少旁路電容的數(shù)量將導(dǎo)致生產(chǎn)處理器組件部件的整體費(fèi)用的降低。
圖3顯示了例如用于計(jì)算機(jī)系統(tǒng)(盡管不限于此)的電子組件部件中的例如上面所討論的類型，盡管不限于此，的一個或多個電容的嵌入。根據(jù)這些，組件部件300特征在于容納在集成電路組件302中的集成電路301。集成電路(IC)301可包括通過接頭305電連接到組件302上的一個或多個電路。盡管接頭305顯示為凸起(球狀)類電極，但是，包括但不限于插腳的其他類型的外部電子接頭也可以使用。這些電路可充當(dāng)由組件部件VRM提供電源的預(yù)期負(fù)載。盡管這里沒有顯示，但如果使用一個穩(wěn)壓模塊，在公知類型的穩(wěn)壓模塊中提供的該穩(wěn)壓電源可安裝在主板PCB上、其上安裝有集成電路系統(tǒng)的集成電路組件上、或甚至安裝在插入機(jī)構(gòu)上。
集成電路301可以是使用在服務(wù)器或網(wǎng)絡(luò)系統(tǒng)或其他方面的各種任何目前存在的高性能/高速處理器，也可以是其他類型電路結(jié)構(gòu)，并且也包括上述各種結(jié)構(gòu)的組合。在圖3顯示的實(shí)施例中，集成電路310可以是倒裝片安裝的處理器，或者可以是多種芯片中的一種，或者是包括高性能/高速率裝置或芯片的不同種類型電路的組合，盡管并不限于此。該實(shí)施例顯示了凸起(球狀)安裝在集成電路組件302的上表面上的倒裝片類型的集成電路?？蛇x擇的，集成電路301可以使用其他公知的倒裝片技術(shù)，或者就這種情況而言，可以是表面安裝的芯片，其中它的輸入/輸出端通過接合線連接到集成電路組件302，用于將芯片的上表面連接到集成電路組件302的上表面的焊接板上。從該實(shí)施例中可以看出，例如，為了獲得目標(biāo)電源分配系統(tǒng)阻抗，有必要將大量的嵌入式電容304集成到集成電路組件中。
在圖3中，集成組件302連接到位于主板或PCB303上的插座306上。如果集成電路組件302的插腳307適當(dāng)?shù)刈龀膳cPCB或主板303中的插孔互補(bǔ)，則用于示配(連接集成電路組件320的插腳布局與板303的插孔布局)的插座306是不必要的。這就是說，集成電路組件302使用焊接可以直接實(shí)際電連接到板303，例如，球狀柵格陣列(BGA)連接或插腳柵格陣列(PGA)連接，盡管不限于此。主板或PCB可以在計(jì)算機(jī)系統(tǒng)中，盡管不限于此。處理器也可以是控制壓縮(collapse)芯片連接(C4)類型。
通過將嵌入式電容結(jié)合到如圖3所示的電子組件中，盡管不限于此，由包含通路連接的旁路電容連接產(chǎn)生的線圈電感噪音被實(shí)質(zhì)地減少，由此導(dǎo)致整個電源分配系統(tǒng)的改進(jìn)。在該連接中，當(dāng)嵌入式電容放置在組件的核芯、集成電路管芯下面及類似的位置時(shí)，該嵌入式電容作為電源去耦合器變得尤其有效。
集成電路(IC)組件也可以通過插入機(jī)構(gòu)連接到PCB或主板上，該插入機(jī)構(gòu)充當(dāng)集成電路組件接頭與板上的接頭之間的空間接口。如果電子組件部件使用可以被認(rèn)為是另外的布線基片的插入機(jī)構(gòu)，用于實(shí)現(xiàn)瞬態(tài)信號的電源去耦合作用的旁路電容可被嵌入在其中，例如，嵌入在核芯電介質(zhì)層中，或者代替被嵌入在集成電路組件本身中，或者旁路電容的分布可以包括既在集成電路組件本身中嵌入一個或多個這樣的電容，又在插入機(jī)構(gòu)中也嵌入一個或多個這樣的電容?？蛇x擇的，依據(jù)被廠家(OEM)使用的具體的設(shè)計(jì)方案，所有的嵌入式電容可以結(jié)合到插入機(jī)構(gòu)的核芯層中。
圖4顯示了用于計(jì)算機(jī)系統(tǒng)中的電子組件部件400，該部件使用了插入機(jī)構(gòu)403，用于連接集成電路組件接頭406和板的接頭404(插座407可要可不要)。這里，盡管凸起電極(球狀)406，409和插腳408被圖示出，但包括根據(jù)本發(fā)明的嵌入式電容的電子組件部件，也可以連同組件和板、插入結(jié)構(gòu)和具有例如上面討論的不同類型的外部電極連接的類似結(jié)構(gòu)一起使用。同樣的，如圖所示的凸起(倒裝片)安裝的集成電路401，不應(yīng)當(dāng)被限制按照這樣來構(gòu)造。數(shù)字405和410表示可以組合到集成電路組件402，插入機(jī)構(gòu)403或者兩者的嵌入式電容。
圖5顯示了根據(jù)本發(fā)明的電子組件部件，其特征在于包括有機(jī)表面柵格陣列(OLGA)組件510，其結(jié)合了嵌入式電容502，每個電容都有如圖2A和2B所示的連接布置，盡管不限于此。OLGA部件有安裝在集成電路中的倒裝芯片，該芯片可以是高性能/高頻率處理器503。OLGA元件501是安裝在主板504上的凸起(球狀)。安裝在處理器503后面的505可提供熱處理(例如，作為散熱器)。關(guān)于OLGA封裝技術(shù)，它們主要涉及最近開發(fā)的以高兆赫茲(MHz)時(shí)鐘速率甚至更高速率運(yùn)行的高性能/高頻率處理器，并且它們尤其在服務(wù)器等中使用的處理器中有優(yōu)勢。OLGA封裝技術(shù)最近已經(jīng)開發(fā)出來并且對于封裝技術(shù)領(lǐng)域的技術(shù)人員來說是公知的?？蛇x擇的，封裝基片501可以是倒裝片插腳柵格陣列(FCPGA)，或者就這種情況而言，其他球狀柵格陣列(BGA)類型或插腳柵格陣列(PGA)類型可以被使用，盡管不限于此。
在圖3和4中描述的集成電路組件和插入機(jī)構(gòu)可以連接到PCB或主板，由此形成計(jì)算機(jī)系統(tǒng)的一部分，例如通用計(jì)算機(jī)系統(tǒng)，盡管不限于此。
圖6顯示了根據(jù)本發(fā)明的通用計(jì)算機(jī)系統(tǒng)600，它包括一個或多個嵌入式電容，根據(jù)本發(fā)明的各種實(shí)施例來看這是必要的。計(jì)算機(jī)系統(tǒng)600安放在PCB或主板601上并且包括至少一條總線602，處理器(例如微處理器芯片)603，可以包含或不包含插入機(jī)構(gòu)和插座的集成電路組件604，電源供電信號發(fā)生器605，和存儲器606。該組件和/或插入機(jī)構(gòu)604將處理器603電連接到總線602上以便在處理器603與連接到總線602上的電路或設(shè)備之間傳送電源供電信號和非電源供電信號(例如，數(shù)據(jù)信號，控制信號，地址信號，等等)。
應(yīng)當(dāng)理解，根據(jù)本發(fā)明，包含嵌入式電容部件的計(jì)算機(jī)，不必限制到圖6所示的那樣。例如，處理器603可以通過分開的總線連接到存儲器606和電源供電信號發(fā)生器并且該計(jì)算機(jī)系統(tǒng)可以如圖6所示的那樣包括一個或多個如此分離的部分。如上所述，除了PC板或主板601外，電源供電信號發(fā)生器可以放置于其他裝置上面。
本發(fā)明特別涉及通路和電源條布置設(shè)計(jì)以及結(jié)合作為旁路電容以用于去耦合瞬態(tài)噪音信號且最小化電感線圈噪音信號的嵌入式電容，否則，這些噪音信號能反向影響用于組件部件的PDS目標(biāo)阻抗。與實(shí)際的嵌入處理相關(guān)的特定處理容易應(yīng)用到賣主(OEM)構(gòu)成的方案中。也應(yīng)當(dāng)理解，嵌入式電容沒有必要限制到該申請上面所述的類型中。由于本發(fā)明特別涉及最小化由實(shí)際的嵌入式電容及其連接到電源/接地面、供電布線以及其他布線連接產(chǎn)生的電感噪音，因此已經(jīng)存在的甚至將要開發(fā)的其他類型的電容也可應(yīng)用。也應(yīng)當(dāng)理解嵌入式電沒有必要限制為作為旁路電容被連接用于分離供電線中的噪音信號的電容，也可以是含有使用通路放置貫穿基片的電極連接的其他電容。
這里對實(shí)施例的描述進(jìn)行總結(jié)。盡管本發(fā)明參考其中大量的示例性實(shí)施例進(jìn)行了描述，應(yīng)當(dāng)理解由本領(lǐng)域技術(shù)人員設(shè)計(jì)的無數(shù)其他修改和實(shí)施例都將落入本發(fā)明的精神和范圍中。更特別的是，對上述公開的內(nèi)容，附圖和附屬的權(quán)利要求中的從屬合并放置的組成部分和/或放置進(jìn)行可能的合理的變化和修改也沒有脫離本發(fā)明的精神。例如，多個集成電路管芯可以安裝在單個組件基片上并且多個組件基片可以安裝在PCB或主板以及類似的裝置上。而且，集成電路管芯(芯片)的類型，特征和設(shè)計(jì)可能影響各種組成部分和旁路電容的位置、電容的選擇以及其他方面的實(shí)現(xiàn)。更進(jìn)一步，可以使用各種各樣的材料，元件類型和實(shí)現(xiàn)技術(shù)。
權(quán)利要求
1.一種組件中的電容部件，包括嵌入在組件的核芯層中的至少一個電容，每個嵌入電容具有多對第一和第二電極，并且所述核芯層具有散開到所述多對電極并分別連接到多對電極的多組第一和第二通路；所述核芯層上的金屬層，其覆蓋所述至少一個電容中的每一個，且由包括至少一個金屬條的第一部分和與所述至少一個金屬條電隔離的第二部分組成，所述至少一個金屬條的每一個覆蓋單獨(dú)電極對的第一電極和鄰近電極對的第二電極，且通過與之相關(guān)的第一和第二通路分別實(shí)現(xiàn)它們之間的相互電連接；和所述金屬層上的連接層，其具有第三通路以通過所述金屬層分別提供包括第一與第二電極和與所述組件相關(guān)的布線或電源終端之間的電連接。
2.如權(quán)利要求1所述的組件中的電容部件，其中所述至少一個電容包括有效地耦合為旁路電容的一個或多個陶瓷電容。
3.如權(quán)利要求2所述的組件中的電容部件，其中在每個陶瓷電容上，其第一電極和第二電極位于陶瓷電容核芯部分的各自反向端，并在它們之間形成基本上一致的分配結(jié)構(gòu)。
4.如權(quán)利要求3所述的組件中的電容部件，其中每個陶瓷電容是具有四對第一和第二電極的多層芯片電容，和其中所述至少一個金屬條由兩個金屬條組成。
5.如權(quán)利要求3所述的組件中的電容部件，其中所述至少一個金屬條包括多條金屬條。
6.如權(quán)利要求5所述的組件中的電容部件，其中所述連接層中的所述第三通路由相對于平面視圖布局來說散開在所述陶瓷電容的核芯部分的中央上的多組第三通路組成，每組第三通路被定位以便產(chǎn)生由第三通路到所述第二部分或到金屬條的相互接觸。
7.如權(quán)利要求6所述的組件中的電容部件，其中所述多組第三通路被排列，以便鄰近的連續(xù)組在接觸單獨(dú)的金屬條和接觸所述第二部分之間交替，以分別提供通過它們的中間層電連接，即在所述組件中從奇數(shù)電極對的第一電極和偶數(shù)電極對的第二電極到布線或電源終端之一施加電源供電電壓，和在所述組件中從偶數(shù)電極對的第一電極和奇數(shù)電極對的第二電極到布線或電源終端的另外一個施加參考電壓。
8.如權(quán)利要求1所述的組件中的電容部件，其中所述至少一個金屬條包括多個金屬條。
9.如權(quán)利要求8所述的組件中的電容部件，其中所述連接層是包含在組件中的多層布線基片的中間級布線連接層。
10.如權(quán)利要求8所述的組件中的電容部件，其中所述多個金屬條分別通常施加第一電位和第二電位中的一個，并且所述第二部分施加第一和第二電位中的另一個。
11.如權(quán)利要求10所述的組件中的電容部件，其中所述第一電位是電源電位并且所述第二電位是參考電位。
12.如權(quán)利要求1所述的組件中的電容部件，其中所述組件是集成電路(IC)組件，在電腦系統(tǒng)中，一個或多個集成電路安裝在該組件上。
13.如權(quán)利要求12所述的組件中的電容部件，其中所述IC組件是安裝了處理器管芯的組件。
14.如權(quán)利要求1所述的組件中的電容部件，其中所述組件包括印刷電路板(PCB)、主板、有機(jī)表面柵格陣列(OLGA)、倒裝片引腳柵極陣列(FCPGA)和插入機(jī)構(gòu)之一。
15.如權(quán)利要求8所述的組件中的電容部件，其中所述多對第一和第二電極被排列，以便第一電極基本上一致地散開在嵌入式電容的一側(cè)，并且第二電極也同樣地散開在電容的第二相反側(cè)；并且其中所述多個金屬條是窄型金屬條，其散開以便每個金屬條基本上沿對角線擴(kuò)展，使得其中的相反端充當(dāng)通路平臺，這些通路平臺覆蓋在單個電極對的第一電極和鄰近的連續(xù)電極對的第二電極上，并且分別使與其相關(guān)的第一和第二通路在所述通路平臺上連接起來。
16.如權(quán)利要求15所述的組件中的電容部件，其中所述連接層中的所述第三通路由相對于平面視圖布局來說分別散開在所述多對第一和第二電極中的連續(xù)布置的第一和第二電極之間的嵌入式電容的中央上的多組第三通路組成；并且其中所述多組第三通路被排列，以便鄰近放置的組在接觸單獨(dú)的金屬條和接觸所述第二部分之間交替，以分別提供通過它們的中間層電連接，即在所述組件中從奇數(shù)電極對的第一電極和偶數(shù)電極對的第二電極到布線或電源終端之一施加直流電壓供電，和在所述組件中從偶數(shù)電極對的第一電極和奇數(shù)電極對的第二電極到布線或電源終端的另外之一施加參考電壓。
17.如權(quán)利要求16所述的組件中的電容部件，其中每組第三通路包括緊密聚集的第三通路的陣列，該陣列沿著每個金屬條的對角線延伸。
18.一種電子組件部件，包括載體基片、所述載體基片上的組件和所述組件上的至少一個集成電路，所述組件包括具有至少一個電容嵌入在其中的核芯層，每個所述電容具有多對連續(xù)排列的第一和第二電極，所述核芯層具有散開在多對電極上并連接到多對電極的多組第一和第二通路；所述核芯層上的金屬層，其覆蓋至少一個電容中的每一個，且由第一部分和第二部分組成，第一部分包括至少一個金屬條，其施加第一電位和第二電位中的一個，第二部分分別與所述至少一個金屬條電隔離，其施加第一電位和第二電位中的另一個，所述至少一個金屬條散開以便每個金屬條覆蓋單對電極的第一電極和鄰近對電極的第二電極并且通過分別與其相關(guān)的第一和第二通路來實(shí)現(xiàn)它們之間的相互電連接；和所述金屬層上的至少一個布線層，其具有第三通路以通過所述金屬層提供包括第一及第二電極和與所述組件部件相關(guān)的布線或電源終端之間的電連接。
19.如權(quán)利要求18所述的電子組件部件，其中所述至少一個電容包括一個或多個旁路電容，每個旁路電容都耦合以保持與所述組件部件相關(guān)的穩(wěn)定的基本上無噪聲的預(yù)置操作電壓。
20.如權(quán)利要求19所述的電子組件部件，其中所述一個或多個旁路電容分別是多層芯片電容。
21.如權(quán)利要求18所述的電子組件部件，其中所述至少一個電容包括一個或多個分別有效地耦合為旁路電容的陶瓷電容。
22.如權(quán)利要求18所述的電子組件部件，其中所述至少一個金屬條包括多個金屬條，和其中所述至少一個線路層中的第三通路由相對于平面視圖布局來說散開在所述嵌入式電容的中央上的多組第三通路組成。
23.如權(quán)利要求22所述的電子組件部件，其中所述多組第三通路被排列，以便鄰近放置的組在接觸單獨(dú)的金屬條和接觸所述第二部分之間交替，以提供通過它們的中間層電連接，即在所述組件部件中從奇數(shù)電極對的第一電極和偶數(shù)電極對的第二電極到布線或電源終端之一交替，以及在所述組件部件中從偶數(shù)電極對的第一電極和奇數(shù)電極對的第二電極到布線或電源終端的另外一個交替。
24.如權(quán)利要求23所述的電子組件部件，其中所述至少一個布線層包括多層布線層，其中最里面的層是包括至少所述第三通路以提供中間層連接的中間級電介質(zhì)層。
25.如權(quán)利要求24所述的電子組件部件，其中所述布線或電源終端由嵌入到所述多層線路層中的至少一個線路軌跡和電源供電面組成。
26.如權(quán)利要求24所述的電子組件部件，其中所述第一電位是電源電位和所述第二電位是參考電位。
27.如權(quán)利要求18所述的電子組件部件，其中所述組件包括集成電路(IC)組件。
28.如權(quán)利要求27所述的電子組件部件，其中所述組件是安裝了處理器管芯的組件。
29.如權(quán)利要求18所述的電子組件部件，其中所述組件包括印刷電路板(PCB)、有機(jī)表面柵格陣列(OLGA)，倒裝片引腳柵格陣列(FCPGA)和插入機(jī)構(gòu)之一。
30.如權(quán)利要求18所述的電子組件部件，其中每個嵌入式電容的所述多對第一和第二電極被排列，以便第一電極基本上一致地散開在嵌入式電容的一側(cè)，并且第二電極同樣也散開在電容的第二相反側(cè)，其中所述至少一個金屬條包括多個金屬條，并且其中所述多個金屬條是窄型金屬條，其散開以便每個條基本上沿對角線擴(kuò)展的，使得其中的相反端充當(dāng)通路平臺，這些通路平臺覆蓋在單個電極對的第一電極和鄰近的連續(xù)電極對的第二電極上，并且分別使與其相關(guān)的第一和第二通路在所述通路平臺上實(shí)現(xiàn)連接。
31.如權(quán)利要求30所述的電子組件部件，其中所述布線層中的第三通路由相對于平面視圖布局來說散開在所述多對第一和第二電極中的連續(xù)布置的第一和第二電極之間的電容的中央上的多組第三通路組成，并且其中所述多組第三通路被排列，以便鄰近放置的組在接觸單獨(dú)的金屬條和接觸所述第二部分之間交替，以分別提供通過它們的中間層電連接，即在所述組件部件中從奇數(shù)電極對的第一電極和偶數(shù)電極對的第二電極到布線或電源終端之一交替，以及在所述組件部件中從偶數(shù)電極對的第一電極和奇數(shù)電極對的第二電極到布線或其他電源終端的相似其他之一交替。
32.如權(quán)利要求31所述的電子組件部件，其中所述至少一個電容包括分別有效地耦合為旁路電容的一個或多個陶瓷電容。
33.如權(quán)利要求32所述的電子組件部件，其中所述第一部分的所述多個條分別施加電源電位，并且所述第二部分施加參考電位。
34.如權(quán)利要求31所述的電子組件部件，其中每組第三通路包括緊密聚集的通路陣列，該陣列沿著每個金屬條的對角線延伸方向定向。
35.一種在集成電路組件中的具有用來減小電感噪音的優(yōu)化通路放置的嵌入式電容部件，該嵌入式電容部件包括至少一個嵌入在組件核芯層中的電容，每個嵌入式電容具有多對第一和第二電極，并且所述核芯層具有分別散開在所述多對電極上并連接到所述多對電極的多組第一和第二通路；所述核芯層上的金屬層，其覆蓋所述至少一個電容的每一個，并由至少包含一個金屬條的第一部分和與所述的至少一個金屬條電分離的第二部分組成，每個所述至少一個金屬條覆蓋單個電極對的第一電極和相鄰電極對的第二電極，并通過分別與其相關(guān)的第一和第二通路實(shí)現(xiàn)它們之間的電連接；以及所述金屬層上的至少一個布線層，其具有第三通路，以通過所述金屬層提供分別包括第一及第二電極和與所述集成組件關(guān)聯(lián)的線路或電源終端之間的電連接。
36.如權(quán)利要求35所述的嵌入式電容部件，其中所述至少一個金屬條包括用于每個所述至少一個電容的多個條。
37.如權(quán)利要求36所述的嵌入式電容部件，其中所述布線層中的第三通路由相對于平面視圖布局來說散開在嵌入式電容的中心上的多組第三通路組成，并且其中所述多組第三通路被排列，以便鄰近放置的組在接觸單獨(dú)的金屬條和接觸所述第二部分之間交替，以分別提供通過它們的中間層電連接，即在所述組件中從奇數(shù)電極對的第一電極和偶數(shù)電極對的第二電極到布線或電源終端之一交替，以及在所述組件中從偶數(shù)電極對的第一電極和奇數(shù)電極對的第二電極到布線或其他終端的另外一個交替。
38.如權(quán)利要求37所述的嵌入式電容部件，其中所述多個金屬條是窄型金屬條，其散開以便每個條基本上沿對角線擴(kuò)展的，使得其中的相反端充當(dāng)通路平臺，這些通路平臺覆蓋在單個電極對的第一電極和鄰近的連續(xù)電極對的第二電極上，并且分別使與其相關(guān)的第一和第二通路在所述通路平臺上實(shí)現(xiàn)連接；并且其中每組第三通路包括緊密聚集的多個通路陣列，該陣列沿著每個金屬條的對角線延伸方向定向。
39.一種方法，用于減少組件中的嵌入式電容引起的電感噪音，該方法包括在組件的核芯層中提供嵌入在其中的至少一個電容，每個嵌入式電容具有多對第一和第二電極，該多對第一和第二電極基本上一致地散開在嵌入式電容的相對兩側(cè)；在每個所述核芯層中形成多組第一和第二通路，所述通路分別散開在每個嵌入式電容的所述多對電極上；在每個嵌入式電容上面的所述核芯層上提供金屬層，所述金屬層具有含有多個金屬條、施加電源供電電壓和接地參考電壓中的一個的第一部分以及分別與所述條電隔離并環(huán)繞所述多個條、施加電源供電電壓和接地參考電壓中的另外一個的第二部分，該金屬條被放置以便每個金屬條覆蓋單個電極對的第一電極和相鄰電極對的第二電極并且分別接觸與其相關(guān)的第一和第二通路；以及在所述金屬層上提供中間級連接層，其中的多組第三通路相對于平面視圖布局來說基本上散開在嵌入式電容的中心上，以便多組第三通路分別在接觸多個金屬條的單獨(dú)一個與接觸所述第二部分之間交替。
40.如權(quán)利要求39所述的方法，其中每個金屬條是窄型的并且沿對角線伸展以便其相反端充當(dāng)通路平臺，這些通路平臺覆蓋單個電極對的第一電極和鄰近的連續(xù)電極對的第二電極并且分別使與其相關(guān)的第一和第二通路在所述通路平臺上實(shí)現(xiàn)連接。
41.一種具有組件部件的計(jì)算機(jī)系統(tǒng)，該組件部件包括載體基片，所述載體基片上的組件和所述組件中的至少一個集成電路，所述組件包括具有至少一個電容嵌入在其中的核芯層，每個所述電容具有多對連續(xù)排列的第一和第二電極，所述核芯層具有散開在多對電極上并連接到多對電極的多組第一和第二通路；所述核芯層上的金屬層，其覆蓋至少一個電容中的每一個，且由第一部分和第二部分組成，第一部分包括至少一個金屬條，其施加第一電位和第二電位中的一個，第二部分分別與所述至少一個金屬條電隔離，其施加第一電位和第二電位中的另一個，所述至少一個金屬條散開以便每個金屬條覆蓋單對電極的第一電極和鄰近對電極的第二電極并且通過分別與其相關(guān)的第一和第二通路來實(shí)現(xiàn)它們之間的相互電連接；和所述金屬層上的至少一個布線層，其具有第三通路以通過所述金屬層提供包括第一及第二電極和與所述組件部件相關(guān)的布線或電源終端之間的電連接。
42.如權(quán)利要求41所述的計(jì)算機(jī)系統(tǒng)，其中所述組件包括印刷電路板(PCB)、有機(jī)表面柵格陣列(OLGA)、倒裝片引腳柵極陣列(FCPGA)和插入機(jī)構(gòu)之一。
43.如權(quán)利要求41所述的計(jì)算機(jī)系統(tǒng)，其中所述組件是至少安裝有處理器管芯的組件，并且其中所述組件包括印刷電路板(PCB)，有機(jī)表面柵格陣列(OLGA)，倒裝片插腳柵格陣列(FCPGA)和插入機(jī)構(gòu)中的一種。
全文摘要
一種電容部件，其包含嵌入在組件的核芯層中的一個或多個電容，該組件具有安裝在其上的集成電路(IC)。每個嵌入式電容具有多對第一和第二電極并且該組件核芯層具有散開在電極對上并與其連接的多組第一和第二通路。該核芯層上面有金屬層，該金屬層包括具有至少一個金屬條的第一部分和與每個條電隔離的第二部分。每個金屬條被放置使得其被延伸以覆蓋單個電極對的第一電極和與其相鄰的緊接著的電極對的第二電極，并且分別通過與其相關(guān)的第一和第二通路在他們之間實(shí)現(xiàn)相互電連接。布線層可以是電介質(zhì)中間級連接層，其位于金屬層上面，該布線層包括多組第三通路，這些通路被放置在電容的中心上，以便第三通路的相鄰放置的組在接觸單個的金屬條與接觸金屬層的第二部分之間交替，以提供分別通過其到組件中的布線或終端的中間層電連接。與金屬層第一部分相關(guān)的單獨(dú)的金屬條施加組件部件的電源和接地參考信號之一，并且其第二部分施加電源和接地電壓的另外一個。這些電容可以作為旁路電容在用于集成電路的組件部件中使用。
文檔編號H01L23/64GK1429407SQ01809601
公開日2003年7月9日 申請日期2001年6月14日 優(yōu)先權(quán)日2000年6月30日
發(fā)明者鐘哲熙, 戴維·G·菲格羅阿, 李源良 申請人:英特爾公司