專利名稱：薄膜晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及薄膜晶體管，具體地說(shuō)，涉及用于有源矩陣液晶顯示器的有源板。本發(fā)明還涉及有源板本身和所述顯示器。
液晶顯示器通常包括有源板和無(wú)源板，在它們之間夾入液晶材料。有源板包括晶體管開(kāi)關(guān)器件陣列，一個(gè)晶體管通常與顯示器中的一個(gè)像素有關(guān)。各像素還與有源板上的像素電極有關(guān)，信號(hào)加在象素電極上，用于控制單個(gè)像素的亮度。晶體管通常包括非晶硅薄膜晶體管。
有源板的較大區(qū)域至少部分透明，需要這樣做的原因是顯示器通常由后燈照亮。大體上，只有由不透明的行導(dǎo)體和列導(dǎo)體覆蓋的區(qū)域是板上的不透明部分。如果像素電極沒(méi)有覆蓋透明區(qū)域，則會(huì)有一個(gè)液晶材料區(qū)域沒(méi)有經(jīng)像素電極進(jìn)行調(diào)制，但卻確實(shí)接收了來(lái)自后燈的光。這就降低了顯示器的對(duì)比度。通常提供一個(gè)黑色的掩蔽層，用于屏蔽有源板的這些區(qū)域，此外還屏蔽晶體管，因?yàn)槠涔ぷ魈匦允且蕾囉诠獾摹?br> 傳統(tǒng)上，黑色掩蔽層位于有源矩陣單元的無(wú)源板上。然而，在不良單元耦合準(zhǔn)確度的情況下，黑色掩蔽層和像素電極之間的重疊必需較大。這種重疊減少了顯示器像素的孔徑，從而降低了顯示器的輸出效率。對(duì)于例如便攜式產(chǎn)品之類的電池操作裝置，這是極為不受歡迎的。
已提議采用多層有源板來(lái)提供所需的掩蔽功能。例如，一種提議是形成與行和列導(dǎo)體重疊的像素電極，使行和列導(dǎo)體與像素電極之間沒(méi)有間隙，它們之間的間隙本來(lái)是需要屏蔽的。這就需要在像素電極和行與列導(dǎo)體之間有一個(gè)厚的低介電常數(shù)的絕緣體。這種顯示器被稱作場(chǎng)屏蔽像素(FSP)設(shè)計(jì)。雖然像素電極在行和列導(dǎo)體上的重疊消除了任何需要屏蔽的間隙，考慮到晶體管的光敏性，仍必須防止光線到達(dá)晶體管。因此，仍提供一個(gè)有機(jī)黑色層來(lái)覆蓋晶體管區(qū)域，并防止其中的光誘導(dǎo)泄漏。這樣，之前從無(wú)源板中去掉黑色掩蔽是用有源板的附加掩蔽步驟為代價(jià)的。
制作液晶顯示器的成本大部分產(chǎn)生于制作有源板的成本，它取決于過(guò)程中所用掩蔽步驟的數(shù)量。如果能夠避免對(duì)黑色掩蔽層的需要，通過(guò)使晶體管具有較低的光敏性，則能夠?qū)崿F(xiàn)掩蔽數(shù)量的減少。
大家知道，晶體管的光敏性是形成晶體管主體的非晶硅層厚度的函數(shù)。用于液晶顯示器的最常見(jiàn)晶體管設(shè)計(jì)是底部柵后溝道蝕刻(bottom gate back channel etch，BCE)晶體管。非晶硅層包括下部本征部分，形成晶體管溝道；以及上部n型摻雜部分，這部分提供電子注入，并防止在源-漏分界面的空穴注入。從源和漏之間的區(qū)域除去上部n型摻雜部分，因?yàn)榫w管的溝道區(qū)域需要是本征的。按照傳統(tǒng)方法，硅層本征部分的厚度至少為150nm(納米)，同時(shí)n型摻雜部分約為30nm厚。在所謂的后溝道蝕刻之后，要從溝道去掉n型層，形成晶體管主體的本征非晶硅層剩下的厚度通常至少為100nm。
薄膜晶體管的操作取決于所謂的能帶彎曲，借助于這種能帶彎曲，導(dǎo)帶能級(jí)屈向半導(dǎo)體的費(fèi)米能級(jí)。對(duì)于適合有源矩陣顯示器應(yīng)用的晶體管尺寸，已經(jīng)發(fā)現(xiàn)，約為100nm的本征非晶硅厚度是在適合的晶體管工作特性的材料中出現(xiàn)充分的能帶彎曲可接受的最小厚度。隨著非晶硅層厚度的減少，溝道層(“后溝道”區(qū))頂部的界面狀態(tài)趨向出現(xiàn)費(fèi)米能級(jí)的針。這是在通過(guò)蝕刻除去硅層n型部分期間，由于等離子體損壞而導(dǎo)致的高密度缺陷狀態(tài)的結(jié)果。較低的硅厚度導(dǎo)致降低的器件遷移性和較高的閾電壓，從而導(dǎo)致較差的開(kāi)關(guān)特性。然而，所需的硅厚度導(dǎo)致了多級(jí)光敏性，這意味著需要光屏蔽。
根據(jù)本發(fā)明的第一方面，提供一種絕緣柵薄膜晶體管，它包括柵極、源極和漏極，源極和漏極橫向分隔，并且它們都在垂直方向上通過(guò)柵絕緣子層和非晶硅層與柵極隔離，非晶硅層的區(qū)域與形成晶體管溝道的源極和漏極之間的橫向間隔垂直對(duì)齊，其中，非晶硅層的這個(gè)區(qū)域具有小于100nm的厚度，并摻雜了摻雜密度在2.5×1016和1.5×1018原子/cm3(立方厘米)之間的n型摻雜劑原子。
“垂直”表示與襯底垂直的方向(即層堆疊的方向)，而“橫向”表示實(shí)質(zhì)上與襯底平行(即在薄膜層的面上)。
本發(fā)明使遷移性得到增加，從而能夠容許硅層厚度的減少。這種厚度減少使層的光敏性能夠充分地降低，從而避免了對(duì)黑色掩蔽層的需求。n型摻雜劑最好包括磷。
優(yōu)選的非晶硅層區(qū)域的厚度是在40nm和80nm之間，最好是在40nm和60nm之間。摻雜密度可在5×1016和1.5×1017原子/cm3之間。
硅層可包括下部本征層和上部n型層，其中，從垂直對(duì)齊源極和漏極之間橫向間隔的非晶硅層的區(qū)域去掉n型層。這就形成了BCE結(jié)構(gòu)。
根據(jù)本發(fā)明的第二方面，提供了一種用于液晶顯示器的有源板，它包括絕緣襯底之上的柵導(dǎo)體層，它形成用于像素晶體管的柵導(dǎo)體，并且還形成行導(dǎo)體；柵導(dǎo)體層之上的柵絕緣子層；柵絕緣子層之上的硅層，并形成覆蓋柵導(dǎo)體的晶體管主體區(qū)域；在硅層之上的源和漏導(dǎo)體層，它形成用于像素晶體管的源和漏導(dǎo)體，并且還形成列導(dǎo)體，各個(gè)列導(dǎo)體被連接到相關(guān)晶體管的源和漏中的一個(gè)；以及像素電極層，它形成與相關(guān)晶體管的源和漏中的另一個(gè)相接觸的像素電極，其中，晶體管主體區(qū)域的厚度小于100nm，并摻雜了摻雜密度在2.5×1016和1.5×1018原子/cm3之間的n型摻雜劑原子。
每個(gè)像素電極均可以占用由行和列導(dǎo)體作為邊界的像素空間，并且像素電極部分地與這些行和列導(dǎo)體重疊。這就避免了需要黑色掩蔽層用于像素電極和行列導(dǎo)體之間的任何間隙，并且薄膜硅層避免了需要黑色掩蔽層來(lái)屏蔽晶體管。
本發(fā)明還提供一種有源矩陣液晶顯示器，它包括本發(fā)明的有源板、無(wú)源板、以及夾在有源板和無(wú)源板之間的液晶材料層。
根據(jù)本發(fā)明的第三方面，提供了一種形成液晶顯示器的有源板的方法，所述方法包括在絕緣襯底上淀積和形成柵導(dǎo)體層圖案；在形成的柵導(dǎo)體層圖案上淀積柵絕緣子層；在柵絕緣子層上淀積硅層，所述淀積包括從一種至少含n型摻雜劑原子的化合物和一種含硅的氣體所組成的氣體所進(jìn)行的等離子體淀積，其中，化合物量與含硅氣體量的比率經(jīng)過(guò)選擇，提供在2.5×1016和1.5×1018原子/cm3之間的硅層中的n型摻雜劑原子的摻雜密度；在硅層上淀積和形成源和漏導(dǎo)體層圖案；以及形成像素電極層，用于與晶體管源和漏中的一個(gè)接觸。
含摻雜劑原子的化合物最好包括磷化氫，含硅的氣體最好包括硅烷，其中，磷化氫的量與硅烷的量的比率在1×10-6至6×10-5的范圍之內(nèi)。
優(yōu)選的是，柵導(dǎo)體層形成行導(dǎo)體，源和漏導(dǎo)體層形成列導(dǎo)體，同時(shí)像素電極層形成像素電極，其中，每個(gè)像素電極均占用由行和列導(dǎo)體確定邊界的一個(gè)像素空間，并且部分地與這些行和列導(dǎo)體重疊。
下面將參照附圖來(lái)詳細(xì)說(shuō)明本發(fā)明的一個(gè)實(shí)例，附圖包括

圖1說(shuō)明制作有源矩陣液晶顯示器的有源板的一種已知方法；圖2說(shuō)明顯示器的一個(gè)像素的等效電路；圖3說(shuō)明晶體管的簡(jiǎn)化剖面圖，其中，晶體管的尺寸可以按照傳統(tǒng)方式或者按照根據(jù)本發(fā)明的方式；圖4示意說(shuō)明作為摻雜級(jí)的函數(shù)的晶體管開(kāi)關(guān)特性；以及圖5說(shuō)明一個(gè)完整的液晶顯示器的結(jié)構(gòu)。
應(yīng)當(dāng)注意，這些附圖是用于圖解的，而不是按比例繪制的。為了附圖的清晰與方便，圖中所示部件的相對(duì)尺寸和比例經(jīng)過(guò)了放大或縮小。
圖1說(shuō)明采用場(chǎng)屏蔽像素設(shè)計(jì)來(lái)制作已知的有源板的主要工藝步驟。
圖1A說(shuō)明一個(gè)被組成了圖案的柵導(dǎo)體層10，它形成與相關(guān)行導(dǎo)體14相連的晶體管柵12。柵導(dǎo)體層10包括不透明材料，例如鉻。實(shí)現(xiàn)如圖1A所示布局的圖案是采用濕蝕刻技術(shù)來(lái)實(shí)現(xiàn)的。在覆蓋柵導(dǎo)體層10的整個(gè)襯底上提供柵絕緣子層。這個(gè)柵絕緣子層可以是例如氮化硅的單層，或者它也可以包括多層結(jié)構(gòu)。將例如氫化非晶硅的硅層淀積在覆蓋整個(gè)襯底的柵絕緣子層之上。摻雜n+硅接觸層也淀積在非晶硅層之上。這樣就完成了圖A所示的結(jié)構(gòu)，但圖中沒(méi)有示出柵絕緣子層和硅層。
硅層可包括三層結(jié)構(gòu)下部薄的無(wú)摻雜層、較厚的中間低摻雜層以及薄的高摻雜上部接觸層。
非晶硅的淀積是通過(guò)PECVD(等離子體增強(qiáng)化學(xué)汽相淀積)工藝、即從等離子體淀積來(lái)進(jìn)行的。
形成半導(dǎo)體層圖案，以形成晶體管的半導(dǎo)體主體16以及絕緣子層18，從而減少行和列導(dǎo)體之間交叉處的電容耦合。圖1B中給出了形成了圖案的半導(dǎo)體層16、18。
在硅層之上淀積源和漏導(dǎo)體層并形成圖案，源和漏導(dǎo)體層形成漏極區(qū)24以及連接到列導(dǎo)體22的晶體管源20。如圖1C所示，區(qū)域18提供行14和列22導(dǎo)體的交叉處的絕緣。源和漏導(dǎo)體層還形成了電容頂部接觸26。這是由行導(dǎo)體14、柵絕緣子層和頂部接觸26所形成的像素電荷存儲(chǔ)電容。
雖然在圖中沒(méi)有示出，但BCE晶體管還需要從晶體管溝道之上去掉硅層的n+摻雜部分，這通過(guò)部分蝕刻源極和漏極之間的硅層來(lái)實(shí)現(xiàn)。在源漏金屬蝕刻之后緊接著進(jìn)行n+蝕刻，因?yàn)檫@時(shí)所有不需要的n+硅都是外露的。
如圖1D所示，在整個(gè)結(jié)構(gòu)之上淀積鈍化層，同時(shí)提供通孔28、30，以提供通過(guò)鈍化層到漏24和到電容頂部接觸26的連接。鈍化層具有低介電常數(shù)和高厚度，例如介電常數(shù)2.3和厚度2μm，并且可包含旋壓聚合物層。最后，將像素電極32、34淀積在鈍化層之上，同時(shí)各像素電極通過(guò)通孔28、30與相關(guān)開(kāi)關(guān)晶體管的漏24以及像素電荷存儲(chǔ)電容相接觸。
像素電極與行和列導(dǎo)體重疊，由于鈍化層的電氣屬性，這是可能的。這就避免了需要提供像素電極和行與列導(dǎo)體之間的任何空間的屏蔽。
圖2顯示了組成圖1所示像素的電氣元件。行導(dǎo)體14與TFT 40的柵極連接，列電極22與源極連接，如結(jié)合圖1所進(jìn)行的說(shuō)明。在像素上提供的液晶材料有效地形成了連接在晶體管40的漏極和共同地平面44之間的液晶單元42。像素存儲(chǔ)電容46連接在晶體管40的漏極和與相鄰行的像素相關(guān)的行導(dǎo)體14a之間。
在結(jié)合圖1說(shuō)明的工藝中，行和列電極被用來(lái)提供像素的掩蔽。具體地說(shuō)，像素電極32、34在行和列導(dǎo)體之上的重疊消除了要求屏蔽的任何間隙。然而，從晶體管的光敏性方面來(lái)看，仍必須防止光到達(dá)晶體管。因此，還提供一個(gè)有機(jī)黑色層來(lái)覆蓋晶體管區(qū)域，并防止其中的光誘導(dǎo)泄漏。這個(gè)過(guò)程允許從無(wú)源板中去掉黑色掩蔽，但卻需要有源板的額外掩蔽步驟。圖1中沒(méi)有示出這個(gè)額外步驟，但可以在有源板上提供掩蔽，無(wú)論是在鈍化層之下還是在像素電極形成之后。
雖然該方法僅允許在有源板上提供黑色掩蔽層，這樣做提供了更精確的對(duì)齊，但由于增加的掩蔽步驟，它增加了顯示器的生產(chǎn)成本。
圖3示意了晶體管的簡(jiǎn)化剖面圖。柵電極12的厚度在100和200nm之間，并通過(guò)柵絕緣體13(如200nm至400nm厚的SiN)和具有下部本征部分16a以及上部n+型部分16b的非晶硅層16與源和漏電極20、24分隔。鈍化層17覆蓋整個(gè)結(jié)構(gòu)。如圖所示，從晶體管的溝道區(qū)去掉了n+型部分16b。
按照傳統(tǒng)方法，硅層16的溝道區(qū)的厚度t大于100nm。例如，本征部分16a的厚度在150nm和300nm之間，n+部分的厚度約為30nm。
如上所述，希望減少厚度t，以便降低器件的光敏性，但這又會(huì)導(dǎo)致性能下降。另外，層越厚，源與漏電極和晶體管溝道(實(shí)際上是最靠近柵極的硅層的部分，即層的下部16a)之間的寄生電阻就越大。
減少厚度t導(dǎo)致光敏性高于線性的降低，因?yàn)槲g刻過(guò)程中的等離子體損壞導(dǎo)致溝道區(qū)域上部(如上部30nm)具有較低的光敏性，并且柵絕緣子層和硅層之間的分界面導(dǎo)致溝道下部具有較低的光敏性。光敏性由表面復(fù)合來(lái)控制，從而隨著層變薄，在橫向場(chǎng)設(shè)法將載流子隔開(kāi)之前，它們復(fù)合的非?？臁Ｒ虼?，層16的中心“純凈”部分對(duì)器件的光敏性貢獻(xiàn)最大。層16厚度的減少主要是減少層16這一部分的厚度。
本發(fā)明是以下述認(rèn)識(shí)為基礎(chǔ)的半導(dǎo)體層的n型摻雜、例如用磷，能夠減少相當(dāng)?shù)暮穸?，同時(shí)摻雜補(bǔ)償了遷移性的降低。
圖4說(shuō)明摻雜對(duì)TFT的晶體管特性的影響，其中，TFT的溝道長(zhǎng)度是pf 5-6μm，這種長(zhǎng)度在實(shí)踐中用于有源矩陣液晶顯示器。溝道區(qū)域中非晶硅層的厚度為50nm。溝道長(zhǎng)度影響晶體管的遷移性，對(duì)于短溝道長(zhǎng)度，在確定器件遷移性方面，寄生電阻變得極為重要。圖4(示意)說(shuō)明作為柵-源電壓的函數(shù)的源-漏電流。它表示晶體管的導(dǎo)通和截止特性。
曲線40表示無(wú)摻雜硅層的特性?！敖刂埂碧匦允欠弦蟮?，但是器件的遷移性不會(huì)導(dǎo)致液晶顯示器應(yīng)用的電流驅(qū)動(dòng)要求充分導(dǎo)通。曲線42說(shuō)明了本發(fā)明摻雜的效果。沒(méi)有負(fù)面影響截止特性，充分改善了用于有源矩陣顯示器應(yīng)用中的器件的導(dǎo)通特性。
需要低摻雜水平，如曲線44所示，如果摻雜濃度太高，則晶體管的截止?fàn)顟B(tài)中會(huì)有嚴(yán)重的漏電流。
最佳摻雜水平將取決于所需的開(kāi)關(guān)特性、晶體管的溝道長(zhǎng)度以及降低光敏性所需的硅層厚度，以避免對(duì)黑色掩蔽層的需要。此外，最佳摻雜水平隨著淀積速度的提高而增加。
摻雜是在非晶硅的等離子體淀積期間實(shí)現(xiàn)的。具體地說(shuō)，將磷化氫(PH3)作為等離子氣體加入到硅烷(SiH4)中。已經(jīng)發(fā)現(xiàn)，在淀積氣體中，磷化氫的量與硅烷的量的比率應(yīng)當(dāng)在1×10-6至6×10-5的范圍內(nèi)。
非晶硅的密度通常約為5×1022原子/cm3，淀積層中磷原子的數(shù)量應(yīng)當(dāng)在2.5×1016至1.5×1018原子/cm3的范圍之內(nèi)，最好是5×1016至1.5×1017原子/cm3。這些范圍在當(dāng)前淀積速率下提供了經(jīng)過(guò)改善的導(dǎo)通特性，同時(shí)截止特性的下降有限。具體地說(shuō)，降低了閾電壓，并改善了遷移性及亞閾值斜率。
本發(fā)明使非晶硅層的厚度減少到100nm以下，并且最好是在40nm至80nm的范圍之內(nèi)。
在上述實(shí)例中，非晶硅層16具有下部本征部分16a和上部n+型部分16b。也可能將非晶硅淀積為三層—低淀積速率無(wú)摻雜層、高淀積速率微摻雜層以及高摻雜接觸層。低淀積速率提供最佳分界面，但對(duì)微摻雜相當(dāng)敏感，所以最好是無(wú)摻雜。微摻雜高淀積速率材料提供主要優(yōu)勢(shì)，并且高淀積速率使材料對(duì)摻雜較不敏感，使摻雜水平更易于控制。
晶體管的有源板可以采用傳統(tǒng)技術(shù)來(lái)制作，如結(jié)合圖1進(jìn)行的一般說(shuō)明。本發(fā)明允許除去黑色掩蔽，并允許淀積更薄的非晶硅層。它還提高了淀積設(shè)備的生產(chǎn)能力，或者允許淀積更高質(zhì)量的材料，因?yàn)樾阅芤话銜?huì)因?yàn)榈矸e速率的增加而降低。
圖5顯示了完整的液晶顯示器的結(jié)構(gòu)。在有源板62之上提供一層液晶顯示材料60，所述有源板包括上述結(jié)構(gòu)。用另一襯底64覆蓋液晶材料層。可以在濾色器66和形成公共電極44的板的配置的一個(gè)面上提供這個(gè)另一襯底64(如圖2所示)。在襯底64的另一側(cè)上還提供了起偏振片68。
由于本發(fā)明具體涉及到晶體管襯底，所以將不對(duì)液晶顯示器的操作和構(gòu)造進(jìn)行更詳細(xì)說(shuō)明，因?yàn)檫@對(duì)本領(lǐng)域的技術(shù)人員是清楚的。
在所述實(shí)例中，存儲(chǔ)電容是利用相鄰行導(dǎo)體形成的。但是，也可以提供獨(dú)立的存儲(chǔ)電容線。
可以提供所述之外的附加層，各種替代對(duì)本領(lǐng)域的技術(shù)人員是顯然的。在本申請(qǐng)中沒(méi)有詳細(xì)說(shuō)明特定的工藝參數(shù)和材料，因?yàn)楸景l(fā)明依賴于已知的獨(dú)立工藝步驟和材料。本領(lǐng)域的技術(shù)人員清楚可能的替代方案的步驟及范圍。
已經(jīng)參考BCE晶體管設(shè)計(jì)對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明。本發(fā)明還可以應(yīng)用于蝕刻終止晶體管設(shè)計(jì)，或應(yīng)用于其它任何非晶硅薄膜晶體管技術(shù)。此外，雖然本發(fā)明的晶體管在有源矩陣液晶顯示器的制作中特別有用，但它同樣可以應(yīng)用于其它要求小面積晶體管陣列的領(lǐng)域，例如成象陣列、例如醫(yī)用X光成象陣列或指紋傳感器。
在上述特定實(shí)例中，磷被用作n型摻雜劑，用于提高溝道的傳導(dǎo)率。但是，也可以使用其它n型摻雜劑，例如氮、砷和銻。半導(dǎo)體層的淀積則可以包括從至少一種含n型摻雜劑原子的化合物和一種比如硅烷的含硅氣體所組成的氣體進(jìn)行的等離子淀積。包含摻雜劑原子的化合物可以包括磷化氫，以及含硅氣體可以包括硅烷。磷化氫的量和硅烷的量的比率可以在1×10-6至6×10-5的范圍之內(nèi)。
可以使用硅烷，因?yàn)樗阋瞬⑶译S時(shí)可用，然而，也可以使用其它含硅化合物，如氯硅烷或乙硅烷。
權(quán)利要求
1.一種絕緣柵薄膜晶體管，它包括柵電極、源電極和漏電極，所述源電極和漏電極橫向分隔，并且它們?cè)诖怪狈较蛏贤ㄟ^(guò)柵絕緣子層和非晶硅層與所述柵電極分隔，所述非晶硅層的區(qū)域與定義所述晶體管溝道的所述源電極和漏電極之間的橫向間隔垂直對(duì)齊，其中，所述非晶硅層的所述區(qū)域具有小于100nm的厚度，并摻雜了摻雜密度在2.5×1016和1.5×1018原子/cm3之間的n型摻雜劑原子。
2.如權(quán)利要求1所述的晶體管，其特征在于所述摻雜劑原子包括磷。
3.如權(quán)利要求1或2所述的晶體管，其特征在于所述非晶硅層的所述區(qū)域的所述厚度在40nm和80nm之間。
4.如權(quán)利要求3所述的晶體管，其特征在于所述非晶硅層的所述區(qū)域的所述厚度在40nm和60nm之間。
5.如以上權(quán)利要求中的任何一項(xiàng)所述的晶體管，其特征在于所述摻雜密度在5×1016和1.5×1017原子/cm3之間。
6.如以上權(quán)利要求中的任何一項(xiàng)所述的晶體管，其特征在于所述硅層至少包括下部本征層和上部n型層，并且其中，從垂直對(duì)齊所述源電極和漏電極之間的所述橫向間隔的所述非晶硅層的所述區(qū)域去除所述n型層。
7.一種用于液晶顯示器的有源板，它包括絕緣襯底之上的柵導(dǎo)體層，定義像素晶體管的柵導(dǎo)體，并且還定義行導(dǎo)體；所述柵導(dǎo)體層之上的柵絕緣子層；所述柵絕緣子層之上的硅層，并定義覆蓋所述柵導(dǎo)體的晶體管主體區(qū)域；所述硅層之上的源和漏導(dǎo)體層，定義所述像素晶體管的源和漏導(dǎo)體，并且還定義列導(dǎo)體，所述各個(gè)列導(dǎo)體與相關(guān)晶體管的所述源和漏中的一個(gè)相連接；以及像素電極層，定義與所述相關(guān)晶體管的所述源和漏中的另一個(gè)接觸的像素電極，其中，所述晶體管主體區(qū)域的厚度小于100nm，并摻雜了摻雜密度在2.5×1016和1.5×1018原子/cm3之間的n型摻雜劑原子。
8.如權(quán)利要求7所述的有源板，其特征在于所述摻雜劑原子包括磷。
9.如權(quán)利要求7或8所述的有源板，其特征在于所述硅層至少包括下部本征層和上部n型層，其中，從定義所述晶體管主體區(qū)域的那部分所述硅層除去所述n型層。
10.如權(quán)利要求7、8或9所述的有源板，其特征在于每個(gè)所述像素電極均占用由行和列導(dǎo)體確定邊界的一個(gè)像素空間，并且所述像素電極部分地與這些行和列導(dǎo)體重疊。
11.一種有源矩陣液晶顯示器，它包括權(quán)利要求7至10中任何一項(xiàng)所述的有源板、無(wú)源板、以及夾在所述有源板和無(wú)源板之間的液晶材料層。
12.一種形成液晶顯示器的有源板的方法，所述方法包括在絕緣襯底上淀積并形成柵導(dǎo)體層圖案；在所述形成了圖案的柵導(dǎo)體層上淀積柵絕緣子層；在所述柵絕緣子層上淀積硅層，所述淀積包括從至少一種含n型摻雜劑原子的化合物和一種含硅氣體所組成的氣體進(jìn)行的等離子體淀積，其中，所述化合物的量與所述含硅氣體的量的比率經(jīng)過(guò)選擇，提供在2.5×1016和1.5×1018原子/cm3之間的所述硅層中所述n型摻雜劑原子的摻雜密度；在所述硅層上淀積并形成源和漏導(dǎo)體層圖案；以及形成像素電極層，用于與所述晶體管的所述源和漏中的一個(gè)接觸。
13.如權(quán)利要求12所述的方法，其特征在于所述含摻雜劑原子的化合物包括磷化氫，而所述含硅氣體包括硅烷，其中，所述磷化氫的量與所述硅烷的量的比率在1×10-6至6×10-5的所述范圍之內(nèi)。
14.如權(quán)利要求13所述的方法，其特征在于所述硅層的淀積厚度小于100nm。
15.如權(quán)利要求14所述的方法，其特征在于所述硅層的淀積厚度在40和80nm之間。
16.如權(quán)利要求12所述的方法，其特征在于將所述硅層淀積為至少兩層第一本征層和第二n+型層，其中，從定義所述晶體管溝道的所述層的所述區(qū)域除去所述n+型層，所述晶體管溝道的所述厚度小于100nm。
17.如權(quán)利要求16所述的方法，其特征在于所述硅層被淀積為低淀積速率無(wú)摻雜層、高淀積速率微摻雜層以及高摻雜接觸層。
18.如權(quán)利要求16所述的方法，其特征在于所述晶體管溝道的所述厚度在40和80nm之間。
19.如權(quán)利要求12至18中的任何一項(xiàng)所述的方法，其特征在于在所述形成了圖案的源與漏層和所述像素電極層之間提供了鈍化層，在所述鈍化層中提供了通孔，從而允許所述像素電極層和所述晶體管的所述源和漏中的所述一個(gè)之間的接觸。
20.如權(quán)利要求12至19中的任何一項(xiàng)所述的方法，其特征在于所述柵導(dǎo)體層定義行導(dǎo)體，而所述源和漏導(dǎo)體層定義列導(dǎo)體，其中所述像素電極層定義像素電極，其中每個(gè)所述像素電極均占用由行和列導(dǎo)體所確定邊界的一個(gè)像素空間，并且所述象素電極部分地與這些行和列導(dǎo)體重疊。
全文摘要
絕緣柵薄膜晶體管包括柵電極、源電極(20)和漏電極(24)。源電極和漏電極橫向分離,并且在垂直方向上通過(guò)柵絕緣子層和非晶硅層與柵極(12)分隔。非晶硅層(16)的區(qū)域與形成晶體管溝道的源和漏電極之間的橫向間隔垂直對(duì)齊,并且所述非晶硅層的區(qū)域厚度小于100nm,并摻雜了摻雜密度在2.5×10
文檔編號(hào)H01L29/417GK1423841SQ01808189
公開(kāi)日2003年6月11日 申請(qǐng)日期2001年12月6日 優(yōu)先權(quán)日2000年12月21日
發(fā)明者S·C·迪恩, I·D·弗倫奇 申請(qǐng)人:皇家菲利浦電子有限公司