專利名稱：薄膜晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管，且特別是涉及一種低溫多晶硅顯示器的薄膜晶體管。
背景技術(shù)：
如圖1所示，在現(xiàn)有薄膜晶體管頂柵極(top gate)結(jié)構(gòu)中，包括基板100、位于基板100上的多晶硅層102、覆蓋多晶硅層102的柵極絕緣層104、位于柵極絕緣層104上的柵極106、覆蓋柵極106的層間介電層108、以及通過接觸插塞110a、110b而分別與多晶硅層102的源極區(qū)域102b與漏極區(qū)域102c形成電連接的源/漏極112a/112b。其中，柵極的材料通常包括鉬(Mo)或鎢(W)等金屬，且柵極與柵極絕緣層之間通常存在有應(yīng)力。一般而言，應(yīng)力于經(jīng)過薄膜沉積工藝、熱工藝后，因?yàn)楦鞣N原因而產(chǎn)生并殘留于薄膜中；或者，材料內(nèi)部缺陷也會造成應(yīng)力的產(chǎn)生。
由于柵極金屬與柵極絕緣層之間存在有應(yīng)力，而導(dǎo)致薄膜晶體管的電性異常，如圖2所示。其中，上述圖2為現(xiàn)有薄膜晶體管的Vg-Id(柵極電壓-漏極電流)曲線圖，說明當(dāng)Vg操作在-15～20V之間、且Vd為10V的情況下，Vg-Id曲線明顯向負(fù)方向平移。
由此可知，存在于現(xiàn)有柵極金屬與柵極絕緣層之間的應(yīng)力會影響薄膜晶體管的穩(wěn)定性，所以業(yè)界亟需一種可以解決電性異常、并具有良好穩(wěn)定性的薄膜晶體管。
發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的就是降低柵極金屬的應(yīng)力，以增進(jìn)薄膜晶體管的穩(wěn)定性。
為達(dá)上述目的，本發(fā)明一優(yōu)選實(shí)施例提供一種薄膜晶體管，包括基板；多晶硅層，位于該基板上，其中該多晶硅層具有溝道區(qū)域、源極區(qū)域以及漏極區(qū)域，該溝道區(qū)域位于該源極區(qū)域以及該漏極區(qū)域之間；柵極絕緣層，覆蓋該多晶硅層；柵極，位于該柵極絕緣層上并對應(yīng)該溝道區(qū)域；層間介電層，覆蓋該柵極與該柵極絕緣層；以及源極以及漏極位于該層間介電層上并分別與該源極區(qū)域以及該漏極區(qū)域電連接。尤其是，該柵極包括第一電極層，位于該柵極絕緣層上；以及第二電極層，位于該第一電極層上并大體全面覆蓋該第一電極層的上表面，其中該第一電極層以及該第二電極層具有大體相同的傾斜角度(taper angle)，該傾斜角度約小于90度。
本發(fā)明另一優(yōu)選實(shí)施例提供一種薄膜晶體管，包括基板；多晶硅層，位于該基板上，其中該多晶硅層僅具有溝道區(qū)域、源極區(qū)域以及漏極區(qū)域，該溝道區(qū)域位于該源極區(qū)域以及該漏極區(qū)域之間，其中該源極區(qū)域與該漏極區(qū)域具有大體相同的離子摻雜濃度；柵極絕緣層，覆蓋該多晶硅層；柵極，位于該柵極絕緣層上并對應(yīng)該溝道區(qū)域；層間介電層，覆蓋該柵極與該柵極絕緣層；以及源極以及漏極位于該層間介電層上并分別與該源極區(qū)域以及該漏極區(qū)域電連接。尤其是，該柵極包括第一電極層位于該柵極絕緣層上；以及第二電極層位于該第一電極層上。
在本發(fā)明的優(yōu)選實(shí)施例中，以多層結(jié)構(gòu)的柵極金屬取代單層的柵極金屬，通過不同應(yīng)力或楊氏模量(Youngs modulus)的金屬構(gòu)成柵極金屬，而減少柵極金屬的應(yīng)力，進(jìn)而改善薄膜晶體管的穩(wěn)定性。尤其是，在本發(fā)明優(yōu)選實(shí)施例的柵極金屬中，下層金屬的楊氏模量小于上層金屬的楊氏模量。
本發(fā)明適用于各種金氧半導(dǎo)體，包括NMOS、PMOS、或CMOS等。
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，以下配合附圖以及優(yōu)選實(shí)施例，以更詳細(xì)地說明本發(fā)明。
圖1繪示現(xiàn)有薄膜晶體管的結(jié)構(gòu)。
圖2為圖1的薄膜晶體管的Vg-Id關(guān)系圖。
圖3為繪示本發(fā)明一優(yōu)選實(shí)施例的薄膜晶體管的結(jié)構(gòu)。
圖4為圖3的薄膜晶體管的Vt偏移量-應(yīng)力功率關(guān)系圖。
圖5為圖3的薄膜晶體管的SEM剖面圖。
圖6為于室溫下量測的Vt偏移量-應(yīng)力功率關(guān)系圖，用以說明現(xiàn)有薄膜晶體管與本發(fā)明一優(yōu)選實(shí)施例的薄膜晶體管的差異。
圖7為本發(fā)明一優(yōu)選實(shí)施例的薄膜晶體管的Vg-Id關(guān)系圖(室溫下)。
圖8為本發(fā)明一優(yōu)選實(shí)施例的薄膜晶體管的Vt偏移量-應(yīng)力功率關(guān)系圖(70℃下)。
圖9為本發(fā)明另一優(yōu)選實(shí)施例的薄膜晶體管的Vt偏移量-應(yīng)力功率關(guān)系圖(70℃下)。
圖10為本發(fā)明另一優(yōu)選實(shí)施例的薄膜晶體管的Vg-Id關(guān)系圖(室溫下)。
簡單符號說明100～基板； 102～多晶硅層；102a～溝道區(qū)域； 102b～源極區(qū)域；102c～漏極區(qū)域； 104～柵極絕緣層；106～柵極； 108～層間介電層；110a～接觸插塞； 110b～接觸插塞；112a～源極； 112b～漏極；200～基板； 202～多晶硅層；202a～溝道區(qū)域； 202b～源極區(qū)域；202c～漏極區(qū)域； 204～柵極絕緣層；206～柵極； 208～層間介電層；210a～接觸插塞； 210b～接觸插塞；212a～源極； 212b～漏極。
具體實(shí)施例方式
如圖3所示，本發(fā)明優(yōu)選實(shí)施例的薄膜晶體管主要包括基板200、位于基板200上的多晶硅層202、覆蓋多晶硅層202的柵極絕緣層204、位于柵極絕緣層204上的柵極206、覆蓋柵極206與柵極絕緣層204的層間介電層208、以及通過接觸插塞210a、210b而與多晶硅層202形成電連接的源/漏極212a/212b。其中，多晶硅層202具有溝道區(qū)域202a、源極區(qū)域202b以及漏極區(qū)域202c，溝道區(qū)域202a位于源極區(qū)域202b以及漏極區(qū)域202c之間；柵極206對應(yīng)溝道區(qū)域202a；源/漏極212a/212b分別與源極區(qū)域202b以及漏極區(qū)域202c電連接。
尤其是，柵極206包括第一電極層206a，位于柵極絕緣層204上；以及第二電極層206b，位于第一電極層206a上并大體全面覆蓋第一電極層206a的上表面，其中第一電極層206a以及第二電極層206b具有大體相同的傾斜角度θ(taper angle)，傾斜角度θ約小于90度。也就是說，第一電極層206a與第二電極層206b構(gòu)成多層結(jié)構(gòu)的柵極206，以取代現(xiàn)有單層的金屬柵極。而且，傾斜角度θ優(yōu)選者約介于20度至60度；更優(yōu)選者約介于15度至60度之間。
而且，第一電極層206a的楊氏模量不等于第二電極層206b的楊氏模量；優(yōu)選者為第一電極層206a的楊氏模量小于該第二電極層206b的楊氏模量。另外，第一電極層206a的厚度約介于50埃至700埃之間；優(yōu)選者約介于100埃至500埃之間。
另外，第一電極層206a的材料包括鈦或鋁；第二電極層206b的材料包括鉬、鈦、鎢或鋁等。另外，第二電極層206b的厚度約介于1000埃至4000埃之間；優(yōu)選者約介于1000埃至3000埃之間。因此，柵極的厚度約介于1000埃至4500埃之間；優(yōu)選者約介于1100埃至3500埃之間。另外，第二電極層206b的材料也可以是金屬硅化物，例如是硅化鎳(NiSi)、二硅化鈦(TiSi2)、或硅化鈷(CoSi)等金屬硅化物。另外，多晶硅層202可以是N型多晶硅層；也可以是P型多晶硅層。
在此實(shí)施例的薄膜晶體管中，還包括位于該基板與該多晶硅層之間的緩沖層(圖未顯示)。另外，柵極206還包括位于第二電極層206b上的第三電極層(圖未顯示)，其中此第三電極層的材料包括Ti、Mo、或MoW。
此外，由于鉬與鎢的楊氏模量均大于鋁與鈦(如表1所示)，所以可以知道鉬與鎢所引起的應(yīng)力會大于鋁與鈦。
表1
以鉬為例，在室溫下、不同濺射參數(shù)下的鉬薄膜應(yīng)力也有所不同，而量測由鉬構(gòu)成單層?xùn)艠O金屬的N型薄膜晶體管(NTFT)的起始電壓(thresholdvoltage；Vt)平移情形，發(fā)現(xiàn)當(dāng)應(yīng)力越大則Vt偏移量越大，如圖4所示。
然而，如圖5所示，本實(shí)施例乃于例如是鉬的第二電極層206b(相當(dāng)于現(xiàn)有單層?xùn)艠O)與柵極介電層(例如是氧化硅)之間添加第一電極層206a(例如是鈦)。其中，第二電極層206a的鉬的厚度為2000埃；第一電極層206a的鈦的厚度為100埃。而且，圖5的樣本事先經(jīng)過氫氟酸處理過，接著在室溫下對元件進(jìn)行可靠度測試。與一般單層?xùn)艠O金屬結(jié)構(gòu)(由2000埃厚的鉬組成)比較，本實(shí)施例具有雙層?xùn)艠O的N TFT的Vt偏移量小于0.3V；而一般單層?xùn)艠O結(jié)構(gòu)的N TFT的Vt偏移量則大于3V，如圖6所示。另外，本實(shí)施例具有雙層?xùn)艠O的N TFT于室溫下，從I-V curve來回量測后的曲線則重疊在一起無偏移，如圖7所示；而且，在高溫70℃下，雙層?xùn)艠O結(jié)構(gòu)(Ti+Mo)的N TFT的Vt偏移量也是小于0.3V，如圖8所示。
表2
另外，在另一實(shí)施例中，以鋁取代鈦金屬作為第一電極層206a；其中，鋁的厚度為500埃、鉬的厚度為1500埃。接著，如圖9所示，在高溫70℃下量測，發(fā)現(xiàn)在應(yīng)力功率小于23mW的情況下，Vt偏移量小于0.3V；當(dāng)Vd電壓增加至13V時(shí)(應(yīng)力功率約為27mW)，Vt偏移還是小于0.8V，而此偏移量還是小于一般單層?xùn)艠O金屬結(jié)構(gòu)的偏移量。圖10為此雙層?xùn)艠O(鋁+鉬)的N TFT的I-V曲線圖，由圖可知元件的穩(wěn)定性佳。
綜上所述，在本發(fā)明的優(yōu)選實(shí)施例中，以多層結(jié)構(gòu)的柵極金屬取代單層的柵極金屬，通過不同應(yīng)力或楊氏模量(Youngs modulus)的金屬構(gòu)成柵極金屬，而減少柵極金屬的應(yīng)力，進(jìn)而改善薄膜晶體管的穩(wěn)定性。尤其是，在本發(fā)明優(yōu)選實(shí)施例的柵極金屬中，下層金屬的楊氏模量小于上層金屬的楊氏模量。
雖然本發(fā)明以優(yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種薄膜晶體管，包括基板；多晶硅層，位于該基板上，其中該多晶硅層具有溝道區(qū)域、源極區(qū)域以及漏極區(qū)域，該溝道區(qū)域位于該源極區(qū)域以及該漏極區(qū)域之間；柵極絕緣層，覆蓋該多晶硅層；柵極，位于該柵極絕緣層上并對應(yīng)該溝道區(qū)域，該柵極包括第一電極層，位于該柵極絕緣層上；以及第二電極層，位于該第一電極層上并大體全面覆蓋該第一電極層的上表面，其中該第一電極層以及該第二電極層具有大體相同的傾斜角度，該傾斜角度約小于90度；層間介電層，覆蓋該柵極與該柵極絕緣層；以及源極以及漏極，位于該層間介電層上并分別與該源極區(qū)域以及該漏極區(qū)域電連接。
2.如權(quán)利要求1所述的薄膜晶體管，其中該第一電極層的楊氏模量小于該第二電極層的楊氏模量。
3.如權(quán)利要求1所述的薄膜晶體管，其中該第一電極層的厚度約介于50埃至700埃之間。
4.如權(quán)利要求1所述的薄膜晶體管，其中該第一電極層的厚度約介于100埃至500埃之間。
5.如權(quán)利要求1所述的薄膜晶體管，其中該第一電極層的材料包括鈦或鋁。
6.如權(quán)利要求1所述的薄膜晶體管，其中該第二電極層的厚度約介于1000埃至4000埃之間。
7.如權(quán)利要求1所述的薄膜晶體管，其中該柵極的厚度約介于1000埃至4500埃之間。
8.如權(quán)利要求6所述的薄膜晶體管，其中該第一電極層的楊氏模量不等于該第二電極層的楊氏模量。
9.如權(quán)利要求1所述的薄膜晶體管，其中該第二電極層的材料包括鉬、鈦、鎢或鋁。
10.如權(quán)利要求1所述的薄膜晶體管，其中該第二電極層的材料包括金屬硅化物。
11.如權(quán)利要求1所述的薄膜晶體管，還包括緩沖層位于該基板與該多晶硅層之間。
12.如權(quán)利要求1所述的薄膜晶體管，其中該傾斜角度約介于20度至60度之間。
13.如權(quán)利要求1所述的薄膜晶體管，其中該柵極還包括第三電極層位于該第二電極層上。
14.一種薄膜晶體管，包括基板；多晶硅層，位于該基板上，其中該多晶硅層僅具有溝道區(qū)域、源極區(qū)域以及漏極區(qū)域，該溝道區(qū)域位于該源極區(qū)域以及該漏極區(qū)域之間，其中該源極區(qū)域與該漏極區(qū)域具有大體相同的離子摻雜濃度；柵極絕緣層，覆蓋該多晶硅層；柵極，位于該柵極絕緣層上并對應(yīng)該溝道區(qū)域，該柵極包括第一電極層，位于該柵極絕緣層上；以及第二電極層，位于該第一電極層上；層間介電層，覆蓋該柵極與該柵極絕緣層；以及源極以及漏極，位于該層間介電層上并分別與該源極區(qū)域以及該漏極區(qū)域電連接。
15.如權(quán)利要求14所述的薄膜晶體管，其中該第一電極層的楊氏模量小于該第二電極層的楊氏模量。
16.如權(quán)利要求14所述的薄膜晶體管，其中該第一電極層以及該第二電極層具有大體相同的傾斜角度，該傾斜角度約小于90度。
17.如權(quán)利要求16所述的薄膜晶體管，其中該傾斜角度約介于20度至60度之間。
18.如權(quán)利要求16所述的薄膜晶體管，其中該第一電極層的厚度約介于50埃至700埃之間。
19.如權(quán)利要求16所述的薄膜晶體管，其中該第二電極層的厚度約介于1000埃至4000埃之間。
全文摘要
一種薄膜晶體管，包括基板；多晶硅層，位于該基板上；柵極絕緣層，覆蓋該多晶硅層；柵極；層間介電層，覆蓋該柵極與該柵極絕緣層；以及源極以及漏極位于該層間介電層上。尤其是，該柵極包括第一電極層，位于該柵極絕緣層上；以及第二電極層，位于該第一電極層上并大體全面覆蓋該第一電極層的上表面，其中該第一電極層以及該第二電極層具有大體相同的傾斜角度(taper angle)，該傾斜角度約小于90度。
文檔編號H01L29/423GK1866543SQ20061009452
公開日2006年11月22日 申請日期2006年6月9日 優(yōu)先權(quán)日2006年6月9日
發(fā)明者張志雄, 翁健森, 許建宙, 彭佳添, 李振岳 申請人:友達(dá)光電股份有限公司