專利名稱：具有防治閉鎖功能的靜電放電保護電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系關(guān)于靜電放電保護電路，特別是關(guān)于具有防治閉鎖現(xiàn)象的功能的靜電放電保護電路。
背景技術(shù)：
為了保護集成電路不被大電流或大電壓所損傷，例如避免集成電路因雜信號或絕緣不當(dāng)所引發(fā)的大電流而被損壞，如圖1A所示，現(xiàn)有的集成電路除了至少包含輸出輸入信號用的界面端11(如接墊，PAD)與多數(shù)電子電路所位于的元件區(qū)12外，通常會電性耦接靜電放電保護電路13到界面端11與元件區(qū)12。在此，靜電放電保護電路13平常都是斷路的，但當(dāng)界面端11出現(xiàn)大電流或高電壓的外來信號(通常是雜信號)時，若外來信號的電壓超過靜電放電保護電路13的觸發(fā)電壓(triggering voltage)時，靜電放電保護電路13便會被這個外來信號所啟動而轉(zhuǎn)為通路，藉以將此外來信號導(dǎo)到電壓相對低點14，使得元件區(qū)12不會受到外信號的影響。當(dāng)然，為了避免在靜電放電保護電路13發(fā)揮作用前外來信號已影響到元件區(qū)12，通常在界面端11與元件區(qū)12之間尚有啟動速率較靜電放電保護電路的啟動速率慢的緩沖區(qū)15。
隨著集成電路輕薄短小的趨勢，單位面積靜電放電防護效能甚高的硅控整流器(SILICON CONTROLLED RECTIFIER，SCR)便成為普遍被使用的靜電放電保護電路。硅控整流器通常是由PNPN結(jié)構(gòu)所形成的，如圖1B所示，其中直接位于N型井區(qū)193中第一N型摻雜區(qū)域16與第一P型摻雜區(qū)域17電性耦接至界面端11，直接位于P型底材196中的第二N型摻雜區(qū)域18與第二P型摻雜區(qū)域19則電性耦接至電壓相對低點14。硅控整流器的等效電路可視為兩個相互電性耦合的雙載子連接晶體管，如圖1C所示，第一雙載子連接晶體管T1是由第一P型摻雜區(qū)域17、N型井區(qū)193與P底材196所形成，第二雙載子連接晶體管T2則由N型井區(qū)193、P型底材196與第二N型摻雜區(qū)域18所形成，二個電阻R1與R2分別代表P型底材196與N型井區(qū)193所造成的電阻。
顯然地，當(dāng)界面端11施加第一P型摻雜區(qū)域17與第一N型摻雜區(qū)域16的電壓超過N型井區(qū)193的崩潰電壓(VBD)時，會產(chǎn)生大量的電子電洞對，其中電子經(jīng)R2(N型井區(qū)電阻)與N型摻雜區(qū)16而流入高電位，電洞經(jīng)R1(P型底材電阻)與P型摻雜區(qū)19而流入低電位。當(dāng)電子/電洞流經(jīng)R2/R1時，會產(chǎn)生一壓降，而當(dāng)此壓降大到一定程度時，進一步會起動雙載子連接晶體管T1/T2。只要一個雙載子連接晶體管被啟動(如T1)，就會提供電流流經(jīng)電阻(如R1)而造成更大的壓降，進一步啟動另一個雙載子連接晶體管(如T2)。因此將形成正反饋回路(POSTIVITE FEEDBACK LOOP)，使得界面端只要再提供一點電壓即可使硅控整流器一直導(dǎo)通。一般以Vtrig代表使兩個雙載子連接晶體管都啟動的啟動電壓而Itrig為對應(yīng)到啟動電壓的啟動電流，而以Vh代表使硅控整流器保持導(dǎo)通的最低電壓。
由于觸發(fā)電壓決定了靜電放電保護電路會將多大電壓的外來信號與元件區(qū)12分隔開來，因此最好讓觸發(fā)電壓與元件區(qū)12的工作電壓相當(dāng)(或比工作電壓大一個預(yù)定的安全范圍)，使得任何較工作電壓高的(或與超過預(yù)定安全范圍的)外來信號都不會進入元件區(qū)12。一般而言，可以作下列的變化以降低靜電保護電路的觸發(fā)電壓，但無論如何變化，使用兩個雙載子連接晶體管的部份都不會改變或是如圖2A所示，在第一P型摻雜區(qū)域17與第二N型摻雜區(qū)域18的間加入輔助N型摻雜區(qū)域21，使得在輔助N型摻雜區(qū)域與P型底材之間發(fā)生電崩潰時硅控整流器即可運作，且其崩潰電壓較低進而降低觸發(fā)電壓；或是如圖2B所示，形成輔助N型摻雜區(qū)域21與電性耦接到電壓相對低點14的柵極22在N型井區(qū)193的邊緣，藉以形成一柵極控制二極體，而且啟動?xùn)艠O控制二極體的電壓較啟動這二個雙載子連接二極體的電壓低；或是如圖2C所示，以輔助P型摻雜區(qū)域23取代輔助N形摻雜區(qū)域21，并形成電性耦接到界面端11的柵極24而非電性耦接到電壓相對低點24的柵極22，通過輔助P型摻雜區(qū)域23與N型井區(qū)193之間較低的崩潰電壓來降低硅控整流器的觸發(fā)電壓。更多與使用硅控整流器的靜電放電保護電路相關(guān)的內(nèi)容，可以參閱ESD INSILICON INTEGRATED CIRCUITS，ISBN 0-471-95481-0。
無論如何，只要界面端在兩個雙載子連接晶體管都導(dǎo)通后再提供大于Vh的電壓，使用硅整流器的靜電放電保護電路便會一直保持導(dǎo)通，亦即使用硅整流器的靜電放電保護電路被閉鎖(latch-up)。如果集成電路一直沒有被運作，靜電放電保護電路的觸發(fā)電壓改變并不會有何嚴重的不良影響，但當(dāng)集成電路再度被運作，如果元件區(qū)與界面端間運作信號的電壓大過Vh，一個嚴重的后果便是只要硅控整流器一旦被啟動，其運作信號便會被靜電放電保護電路引到電壓相對低點，而使得集成電路不能正常運作。
當(dāng)然，直接的解決方法是改變使用硅整流器靜電放電保護電路的構(gòu)造(configuration)，使得Vh明顯大于運作信號電壓或增加其觸發(fā)電壓/電流。但由于構(gòu)造變化也會影響到VBD、Vtrig與Itrig，進而改變使用硅整流器的靜電放電保護電路的性能。因此，靜電放電保護電路的閉鎖仍是亟待解決的問題。
發(fā)明內(nèi)容
本發(fā)明的一主要目的至少包含提出可以減少甚至消除閉鎖現(xiàn)象的使用硅整流器的靜電放電保護電路。
本發(fā)明的等效電路圖至少包含第一雙載子連接晶體管、第二雙載子連接晶體管、第一金氧半晶體管與第二金氧半晶體管。其中兩個雙載子連接晶體管形成現(xiàn)有的硅控整流器，第一金氧半晶體管位于界面端與第二雙載子連接晶體管基極(即第一雙載子連接晶體管的集電極)間，而第二金氧半晶體管則連接第二雙載子連接晶體管基極到電壓相對低點，并且兩個金氧半晶體管的柵極皆電性耦接到與元件區(qū)工作電壓相等的電壓基準點。當(dāng)元件區(qū)未被啟動時，如現(xiàn)有技術(shù)般，硅控整流器提供靜電放電保護功能并可能被閉鎖；當(dāng)元件區(qū)啟動時，第二金氧半晶體管被大于零的工作電壓所導(dǎo)通，使得部份流向第二雙載子金氧半晶體管的電流改流到電壓相對低點，減少雙載子連接晶體管間的正回饋，進而消除硅控整流器的閉鎖。
圖1A至圖1C分別為靜電放電保護電路位置圖、使用硅控整流器的靜電放電保護電路的基本架構(gòu)與等效電路圖；圖2A至圖2C為現(xiàn)有技術(shù)中的數(shù)種常見使用硅控整流器的靜電放電保護電路的橫截面示意圖；圖3為本發(fā)明的一較佳實施例的等效電路圖；和圖4A至圖4C為本發(fā)明的另一較佳實施例的三種可能橫截面示意圖。
具體實施例方式根據(jù)圖1C與相關(guān)的討論，本案發(fā)明人指出現(xiàn)有技術(shù)會發(fā)生閉鎖的主要原因在于只有啟動兩個雙載子連接晶體管間正反饋回路的機制但沒有在切斷正反饋回路的機制。因此當(dāng)出現(xiàn)于界面端的信號(不論是正常的運作信號或是雜信號)啟動了正反饋回路后，只要在界面端維持一個小電壓便可以維持正反饋回路，使得使用硅整流器的靜電放電保護電路被閉鎖，而無法發(fā)揮正常的靜電放電保護功能。但實際上，當(dāng)集成電路未被運作時，靜電放電保護電路應(yīng)盡可能的防止電流流入元件區(qū)；而當(dāng)集成電路被運作時，靜電放電保護電路必須不影響運作信號在元件區(qū)與界面端的傳輸。因此當(dāng)集成電路被運作時，閉鎖現(xiàn)象一定要被消除；而當(dāng)集成電路未被運作時，保留閉鎖現(xiàn)象可以增強靜電放電保護功能。
根據(jù)前面的討論，本案發(fā)明人提出下述的概念以解決集成電路被運作時靜電放電保護電路的閉鎖問題由于集成電路被運作時，被供電的元件區(qū)的工作電壓大于零；而當(dāng)集成電路未被運作時，未被供電的元件區(qū)的工作電壓接近為零，因此使用金氧半晶體管連接NPN雙載子連接晶體管的基極至一電壓相對低點，而此金氧半晶體管在工作電壓大于零時被導(dǎo)通，在工作電壓小于零時被關(guān)閉。顯然地，即便在當(dāng)集成電路未被運作時閉鎖現(xiàn)象發(fā)生，由于當(dāng)集成電路電路被運作時，至少部份的電流會被金氧半晶體管傳導(dǎo)到電壓相對低點而不是被傳導(dǎo)到NPN雙載子連接晶體管的基極，因此正反饋回路將因電流持續(xù)流失而無法保持，進而使閉鎖現(xiàn)象被消除。
本發(fā)明的一較佳實施例為一種可實現(xiàn)上述概念的的靜電放電保護電路。如圖3A所示，本靜電放電保護電路系電性耦接至界面端31與元件區(qū)32，并且至少包括第一雙載子連接晶體管33、第二雙載子連接晶體管34、第一金氧半晶體管35、第二金氧半晶體管36、第一電壓相對低點37、電壓基準點38、第二電壓相對低點39、第一電阻391與第二電阻392。
第一雙載子連接晶體管33的發(fā)射極電性耦接至界面端31，第一雙載子連接晶體管33的基極通過N型井區(qū)的寄生電阻391電性耦接至界面端31，而第一雙載子連接晶體管33的集電極則通過P型底材的寄生電阻392電性耦接至第一電壓相對低點37。第二雙載子連接晶體管34的發(fā)射極電性耦接至第一雙載子連接晶體管33的基極，第二雙載子連接晶體管34的基極則電性耦接至第一雙載子連接晶體管33的集電極，而第二雙載子連接晶體管34的集電極則也電性耦接至第一電壓相對低點37。第一金氧半晶體管35的源極電性耦接至界面端31，第一金氧半晶體管35的漏極電性耦接至第一雙載子連接晶體管33的集電極，而第一金氧半晶體管35的柵極則電性耦接到電壓系與元件區(qū)32的工作電壓相等的電壓基準點38。第二金氧半晶體管36的漏極電性耦接至第二雙載子連接晶體管34的基極，第二金氧半晶體管36的源極電性耦接至第二電壓相對低點39，而第二金氧半晶體管36的柵極則電性耦接至電壓基準點38。并且第二金氧半晶體管36的漏極往往電性耦接到第一金氧半晶體管35的漏極。順帶一提的是，雖然圖3為第一雙載子連接晶體管33為PNP而第二雙載子連接晶體管34為NPN，同時第一金氧半晶體管35為P型金氧半晶體管64而第二金氧半晶體管36為N型金氧半晶體管的情形，但本發(fā)明也可以變更為第一雙載子連接晶體管33為NPN而第二雙載子連接晶體管34為PNP，同時第一金氧半晶體管35為N型金氧半晶體管，而第二金氧半晶體管36為P型金氧半晶體管的情形。再者，第一金氧半晶體管35可降低觸發(fā)電壓，而第二金氧半晶體管36則可以將電流引至第二電壓相對低點39以使得正反饋回路無法保持，而此二作用則通過基準點38的電壓來控制。
本發(fā)明的另一較佳實施例為一種具有防治閉鎖功能的靜電放電保護電路，亦為前一較佳實施例的一種可能具體配置。如圖4A所示，本較佳實施例同時電性耦接至界面端415與元件區(qū)(未顯示于圖4A)，并且至少包括井區(qū)40、第一摻雜區(qū)域41、第二摻雜區(qū)域42、柵極43、第三摻雜區(qū)域44、第四摻雜區(qū)域45、第五摻雜區(qū)域46、金氧半晶體管47、第一電壓相對低點48、第二電相對低點40以及電壓基準點495。
井區(qū)40位于底材405中，并且井區(qū)40具有第一導(dǎo)電性而底材405具有第二導(dǎo)電性，在此第一導(dǎo)電性與第二導(dǎo)電性相反，當(dāng)?shù)谝粚?dǎo)電性為P型導(dǎo)電性時第二導(dǎo)電性為N型導(dǎo)電性，當(dāng)?shù)谝粚?dǎo)電性為N型導(dǎo)電性時第二導(dǎo)電性為P型導(dǎo)電性。當(dāng)然為提升反應(yīng)速率，通常第一導(dǎo)電性為P型導(dǎo)電性而第二導(dǎo)電性為N型導(dǎo)電性。第一摻雜區(qū)域41位于井區(qū)40中并電性耦接至界面端415，第一摻雜區(qū)域41具有第二導(dǎo)電性并且其摻雜濃度較井區(qū)40的摻雜濃度大。第二摻雜區(qū)域42則部份位于井區(qū)40中部份直接位于底材405中，第二摻雜區(qū)域42不與第一摻雜區(qū)域41直接接觸，并且第二摻雜區(qū)域42亦具有第二導(dǎo)電性且其摻雜濃度亦較井區(qū)40的摻雜濃度大。柵極43系位于井區(qū)40上并電性耦接至電壓基準點495，而電壓基準點495的電壓與元件區(qū)的工作電壓相等，柵極43亦位于第一摻雜區(qū)域41與第二摻雜區(qū)域42之間。第三摻雜區(qū)域44位于井區(qū)40中并電性耦接至界面端415，第三摻雜區(qū)域44不與第一摻雜區(qū)域41直接接觸并且與第二摻雜區(qū)域42系位于第一摻雜區(qū)域41的兩側(cè)，第三摻雜區(qū)域44具有第一導(dǎo)電性并且其摻雜濃度較井區(qū)40的摻雜濃度大。第四摻雜區(qū)域45直接位于底材405中并電性耦接至第一電壓相對低點48，第四摻雜區(qū)域45不與第二摻雜區(qū)域42直接接觸并且與第一摻雜區(qū)域41位于第二摻雜區(qū)域42的兩側(cè)，第四摻雜區(qū)域45具該第一導(dǎo)電性且其摻雜濃度較底材405的摻雜濃度大。第五摻雜區(qū)域46直接位于底材405中并電性耦接至第一電壓相對低點48，第五摻雜區(qū)域46不與第四摻雜區(qū)域45直接接觸并且與第二摻雜區(qū)域42位于第四摻雜區(qū)域45的兩側(cè)，第五摻雜區(qū)域46具有第二導(dǎo)電性且其摻雜濃度較底材405的摻雜濃度大。金氧半晶體管47的漏極與第二摻雜區(qū)域42電性耦接，金氧半晶體管47的源極與第二電壓相對低點49電性耦接，而金氧半晶體管47的柵極電性耦接到電壓基準點495，并且金氧半晶體管47的源極與漏極具有第一導(dǎo)電性。第一電壓相對低點48與第二電壓相對低點49可以為同一個電壓相對低點，本實施例并不限制這二個電壓相對低點48/49的細節(jié)。
顯然地，第一摻雜區(qū)域41、井區(qū)40與底材405形成一個寄生雙載子連接晶體管，而井區(qū)40、底材405與第四摻雜區(qū)域45形成另一個第二寄生雙載子連接晶體管。由于井區(qū)40同時是前一個寄生雙載子連接晶體管的基極與后一個寄生雙載子連接晶體管的集電極，而且底材405同時是前一個寄生雙載子連接晶體管的集電極與后一個寄生雙載子連接晶體管的基極，因此這二個寄生雙載子連接晶體管可以形成一個正反饋回路，藉以將出現(xiàn)在界面端415的電流傳導(dǎo)到第一電壓相對低點48。但由于金氧半晶體管47的漏極與第二摻雜區(qū)域42電性耦接，因此當(dāng)電壓基準點495的電壓大到可以使金氧半晶體管47導(dǎo)通時，至少第一寄生雙載子晶體管的部份電流將經(jīng)過金氧半晶體管47而被導(dǎo)通到第二電壓相對低點49，而不會對第二寄生雙載子連接晶體管的基極充電，使得兩個寄生雙載子連接晶體管因電流持續(xù)遺漏而不能保持正反饋回路，進而消除閉鎖現(xiàn)象。
除此之外，由于底材405的功能是與井區(qū)40分別形成某一寄生雙載子連接晶體管的集電極/基極與另一寄生雙載子連接晶體管的基極/集電極，并且主要是鄰近井區(qū)40、第二摻雜區(qū)域42、第四摻雜區(qū)域45與第五摻雜區(qū)域46的部份底材405參與反應(yīng)。因此本實施例也可修改為如圖4B所示的情形附加井區(qū)498位于井區(qū)40旁并包含第四摻雜區(qū)域45、第五摻雜區(qū)域46與不位于井區(qū)40中的部份第二摻雜區(qū)域42，附加井區(qū)498具有第二導(dǎo)電性并且其摻雜濃度小于各摻雜區(qū)域的濃度。顯然地，此時第一摻雜區(qū)域41、井區(qū)40與附加井區(qū)498形成一個寄生雙載子連接晶體管，而井區(qū)40、附加井區(qū)498與第四摻雜區(qū)域45則形成另一個寄生雙載子連接晶體管。也可以進一步將此實施例修改如圖4C所示的情形附加井區(qū)498完全包含井區(qū)40，此時由于底材405基本上并未參與任一個寄生雙載子連接晶體管的形成，因此底材405可以具有第一導(dǎo)電性或者是中性未摻雜的底材。
以上所述僅為本發(fā)明的較佳實施例而已，并非用以限定本發(fā)明的申請專利范圍；凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應(yīng)包含在權(quán)利要求書之中。
權(quán)利要求
1.一種具有防治閉鎖功能的靜電放電保護電路，該靜電放電保護電路電性耦接至一界面端與一元件區(qū)，該靜電放電保護電路至少包括一井區(qū)，該井區(qū)系位于一底材中，該井區(qū)具有一第一導(dǎo)電性而該底材具有一第二導(dǎo)電性；一第一摻雜區(qū)域，該第一摻雜區(qū)域系位于該井區(qū)中并電性耦接至該界面端，該第一摻雜區(qū)域具有該第二導(dǎo)電性并且其摻雜濃度較該井區(qū)的摻雜濃度大一第二摻雜區(qū)域，該第二摻雜區(qū)域部份位于該井區(qū)中而部份直接位于該底材中，該第二摻雜區(qū)域不與該第一摻雜區(qū)域直接接觸，該第二摻雜區(qū)域具有該第二導(dǎo)電性并且其摻雜濃度較該井區(qū)的摻雜濃度大一柵極，該柵極系位于該井區(qū)上，該柵極亦位于該第一摻雜區(qū)域與該第二摻雜區(qū)域之間；一第三摻雜區(qū)域，該第三摻雜區(qū)域位于該井區(qū)中并電性耦接至該界面端，該第三摻雜區(qū)域不與該第一摻雜區(qū)域直接接觸并且與該第二摻雜區(qū)域系位于該第一摻雜區(qū)域的兩側(cè)，該第三摻雜區(qū)域具有該第一導(dǎo)電性并且其摻雜濃度較該井區(qū)的摻雜濃度大；一第四摻雜區(qū)域，該第四摻雜區(qū)域系直接位于該底材中并且不與該第二摻雜區(qū)域直接接觸，該第四摻雜區(qū)域與該第一摻雜區(qū)域系位于該第二摻雜區(qū)域的兩側(cè)，該第四摻雜區(qū)域并電性耦接至一第一電壓相對低點，該第四摻雜區(qū)域具有該第一導(dǎo)電性且其摻雜濃度較該底材的摻雜濃度大；一第五摻雜區(qū)域，該第五摻雜區(qū)域直接位于該底材中并且不與該第四摻雜區(qū)域直接接觸，該第五摻雜區(qū)域與該第二摻雜區(qū)域位于該第四摻雜區(qū)域的兩側(cè)，該第五摻雜區(qū)域并電性耦接至該第一電壓相對低點，該第五摻雜區(qū)域具有該第二導(dǎo)電性且其摻雜濃度較該底材的摻雜濃度大；一電壓基準點，該電壓基準點的電壓與該元件區(qū)之一工作電壓相等；以及一金氧半晶體管，該金氧半晶體管的漏極與該第二摻雜區(qū)域電性耦接，該金氧半晶體管的源極與一第二電壓相對低點電性耦接，而該金氧半晶體管的柵極電性耦接到該電壓基準點，該金氧半晶體管的源極與漏極皆具有該第一導(dǎo)電性。
2.根據(jù)權(quán)利要求1所述的靜電放電保護電路，其特征在于，該第一導(dǎo)電性與該第二導(dǎo)電性相反。
3.根據(jù)權(quán)利要求1所述的靜電放電保護電路，其特征在于，尚可更包含一附加井區(qū)，該附加井區(qū)位于該井區(qū)旁并包含該第四摻雜區(qū)域、該第五摻雜區(qū)域與不位于該井區(qū)中的部份該第二摻雜區(qū)域，該附加井區(qū)具有該第二導(dǎo)電性并且其摻雜濃度小于該些摻雜區(qū)域的濃度。
4.根據(jù)權(quán)利要求3所述的靜電放電保護電路，其特征在于，該井區(qū)尚可完全位于該附加井區(qū)中。
5.根據(jù)權(quán)利要求1所述的靜電放電保護電路，其特征在于，該第一摻雜區(qū)域、該井區(qū)與該底材形成一寄生雙載子連接晶體管。
6.根據(jù)權(quán)利要求1所述的靜電放電保護電路，其特征在于，該井區(qū)、該底材與該第四摻雜區(qū)域形成一寄生雙載子連接晶體管。
7.根據(jù)權(quán)利要求3所述的靜電放電保護電路，其特征在于，該第一摻雜區(qū)域、該井區(qū)與該附加井區(qū)可以形成一寄生雙載子連接晶體管。
8.根據(jù)權(quán)利要求3所述的靜電放電保護電路，其特征在于，該井區(qū)、該附加井區(qū)與該第四摻雜區(qū)域可以形成一寄生雙載子連接晶體管。
9.一種具有防治閉鎖功能的靜電放電保護電路，該靜電放電保護電路電性耦接至一界面端與一元件區(qū)，該靜電放電保護電路至少包括一第一雙載子連接晶體管，該第一雙載子連接晶體管的發(fā)射極電性耦接至該界面端，該第一雙載子連接晶體管的基極通過一第一電阻電性耦接至該界面端，而該第一雙載子連接晶體管的集電極則是通過一第二電阻電性耦接至一第一電壓相對低點；一第二雙載子連接晶體管，該第二雙載子連接晶體管的集電極系電性耦接至該第一雙載子連接晶體管的基極，該第二雙載子連接晶體管的一基極則電性耦接至該第一雙載子連接晶體管的集電極，而該第二雙載子連接晶體管的發(fā)射極則是電性耦接至該第一電壓相對低點；一第一金氧半晶體管，該第一金氧半晶體管的源極系電性耦接至該界面端，該第一金氧半晶體管的漏極電性耦接至該第二雙載子連接晶體管的基極，而該第一金氧半晶體管的柵極則電性耦接到一電壓基準點，該電壓基準點的電壓與該元件區(qū)之一工作電壓相等；和一第二金氧半晶體管，該第二金氧半晶體管的漏極電性耦接至該第二雙載子連接晶體管的發(fā)射極，該第二金氧半晶體管的源極電性耦接至一第二電壓相對低點，而該第二金氧半晶體管的柵極電性耦接至該電壓基準點。
10.根據(jù)權(quán)利要求9所述的靜電放電保護電路，其特征在于，該第二金氧半晶體管的漏極亦電性耦接到該第一金氧半晶體管的漏極。
全文摘要
電性耦接至界面端與元件區(qū)的靜電放電保護電路，至少包含第一雙載子連接晶體管、第二雙載子連接晶體管、第一金氧半晶體管與第二金氧半晶體管。兩個雙載子連接晶體管形成現(xiàn)有的硅控整流器，第一金氧半晶體管位于界面端與第二雙載子連接晶體管間而第二金氧半晶體管連接第二雙載子連接晶體管發(fā)射極到電壓相對低點，并且兩個金氧半晶體管的柵極皆電性耦接到與元件區(qū)工作電壓相等的電壓基準點。當(dāng)元件區(qū)未被啟動時，硅控整流器會被閉鎖而提供靜電放電保護功能；當(dāng)元件區(qū)啟動時，第二金氧半晶體管被導(dǎo)通而使部份流向第二雙載子金氧半晶體管的電流改流到電壓相對低點，減少二雙載子連接晶體管間正回饋，進而消除硅控整流器的閉鎖。
文檔編號H01L23/60GK1412846SQ0113547
公開日2003年4月23日 申請日期2001年10月12日 優(yōu)先權(quán)日2001年10月12日
發(fā)明者賴純祥, 劉孟煌, 蘇醒, 盧道政 申請人:旺宏電子股份有限公司