專利名稱：用于對(duì)磁阻隨機(jī)存取存儲(chǔ)器進(jìn)行無(wú)損耗寫入的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種對(duì)MRAM(磁阻隨機(jī)存取存儲(chǔ)器)進(jìn)行無(wú)損耗寫入的裝置，所述的MRAM具有許多存儲(chǔ)單元，而這些存儲(chǔ)單元在存儲(chǔ)單元區(qū)內(nèi)分別被裝設(shè)在字線和位線之間，其中，當(dāng)向一個(gè)確定的存儲(chǔ)單元實(shí)施寫入時(shí)，在與該存儲(chǔ)單元相連的選定字線或位線上會(huì)出現(xiàn)電壓降。
背景技術(shù)：
圖4示出了一種MRAM單元，它具有一個(gè)在y方向上延伸的字線WL和一個(gè)以一定間距同該字線交叉并在x方向上延伸的位線BL。在所述字線WL和位線BL之間有一個(gè)存儲(chǔ)單元Z，該存儲(chǔ)單元通常由硬磁層1、隧道勢(shì)壘層2和軟磁層3組成，它們以疊層的形式布置在字線WL和位線BL之間。
為了在這種MRAM單元中存儲(chǔ)所需的數(shù)據(jù)，在字線WL上饋入一個(gè)電流IWL，而且在位線BL上饋入一個(gè)電流IBL。所述的電流IWL和IBL分別產(chǎn)生磁場(chǎng)BWL或BBL。于是，在所述字線WL與位線BL的交叉點(diǎn)處、也即在所述存儲(chǔ)單元Z的范圍內(nèi)，將按照流經(jīng)字線WL的電流IWL而產(chǎn)生一個(gè)沿x方向延伸的磁場(chǎng)BxWL，以及按照流經(jīng)位線BL的電流IBL而產(chǎn)生一個(gè)沿y方向延伸的磁場(chǎng)ByBL。由該兩個(gè)磁場(chǎng)BxWL及ByBL的總和所構(gòu)成的總磁場(chǎng)B以某個(gè)確定的方向?qū)?zhǔn)所述存儲(chǔ)單元Z的軟磁層3，該方向可以平行或反平行于所述硬磁層1的磁化。于是，根據(jù)每次被指定了低或高電阻值的所述兩個(gè)層1和3的平行或反平行磁化，存儲(chǔ)單元Z便存儲(chǔ)了邏輯“1”或“0”。
在寫入過(guò)程中，字線WL中流經(jīng)有字線電流IWL。然而，由于字線WL在其位于各位線BL0、BL1、…之間的每個(gè)子段中都有一個(gè)電阻RL，所以因該導(dǎo)線電阻便會(huì)沿字線WL在每個(gè)子段中產(chǎn)生一個(gè)電壓降UL。該電壓降UL會(huì)在各個(gè)存儲(chǔ)單元Z上引起電壓差UZ0、UZ1、UZ2、…，而這些電壓差又將促使寄生電流Ipar0、Ipar1、Ipar2、…流經(jīng)存儲(chǔ)單元Z，如圖5所示。
這些寄生電流Ipar0、Ipar1、…使得沿字線WL流經(jīng)字線WL的電流IWL被減弱，于是再也不能確保可靠的寫入，因?yàn)樵摽煽繉懭胧且宰志€WL中的電流IWL為某個(gè)電流強(qiáng)度為前提條件的。換句話說(shuō)，由于存在所述的寄生電流Ipar0、Ipar1、…，必須提高流經(jīng)字線WL的電流IWL的強(qiáng)度。
但這種提高流經(jīng)字線WL的電流IWL是受到限制的，因?yàn)樽志€WL內(nèi)太高的電流IWL可能導(dǎo)致沿著該字線WL的所有存儲(chǔ)單元無(wú)需相應(yīng)位線BL0、BL1、…的協(xié)作就能被寫入。換句話說(shuō)，當(dāng)字線WL內(nèi)的電流太高時(shí)，將再也不能選擇存儲(chǔ)單元。
為了在該情況下使所述的寄生電流Ipar0、Ipar1…保持盡可能地低，可以如此來(lái)構(gòu)想，即要么給存儲(chǔ)單元提供較高的電阻，要么縮短字線WL的程度。但這兩種措施是與較大的缺點(diǎn)聯(lián)系在一起的存儲(chǔ)單元的高電阻將會(huì)降低通過(guò)它的讀電流，由此加大了可靠讀出的難度。相反，較短的字線降低了所述MRAM或存儲(chǔ)芯片的效率，并由此抬高了制作成本。也可以為位線作出相應(yīng)的考慮。

發(fā)明內(nèi)容
因此本發(fā)明的任務(wù)在于創(chuàng)造一種對(duì)MRAM進(jìn)行無(wú)損耗寫入的裝置，它既不采用高的存儲(chǔ)單元電阻，也不采用短的字線和/或位線。
為了解決該任務(wù)，本發(fā)明提供了具有權(quán)利要求1和6所述特征的裝置。本發(fā)明的優(yōu)選擴(kuò)展方案由從屬權(quán)利要求給出。
于是，在文章開頭所述類型的裝置中，如此地調(diào)整所述位線或字線上的電壓，使得位于所選定的字線或選定的位線與各位線或字線之間的存儲(chǔ)單元上的單元電壓為最小。
因此在本發(fā)明的裝置中，在寫入過(guò)程中所產(chǎn)生的單元電壓和流經(jīng)各存儲(chǔ)單元的寄生電流可以通過(guò)合適地調(diào)整或控制各位線或字線上的電壓而得到減小，或甚至消除。
為了實(shí)現(xiàn)該目的，基本上有兩個(gè)方案，這在下文將借助選定的字線來(lái)加以解釋。針對(duì)該選定的字線所講述的情況同樣也適用于選定的位線。也可以把選定的字線和選定的位線組合起來(lái)所有的位線被調(diào)節(jié)為所述選定的字線的電壓(參見權(quán)利要求2、3和5)，而所有的字線被同時(shí)置為所述選定的位線的電壓(參見權(quán)利要求7、8和10)。
(a)如果沿著字線的電壓降為量V1-V2，其中V1表示所述字線一端的電壓，而V2表示所述字線另一端的電壓，那么所有的位線被置為電壓(V1+V2)/2。于是最大的單元電壓為±(V1-V2)/2。也就是說(shuō)，經(jīng)存儲(chǔ)單元流入字線一半的寄生電流又在所述字線的另一半中流出來(lái)。換句話說(shuō)，在該變型方案中，所述的位線被全部置為一個(gè)恰好位于U1和U2之間中心位置處的合適等電位。
(b)與方案(a)相反，在第二變型方案中并不把各位線的電壓調(diào)整到一個(gè)等電位，而是將其分別與沿著字線的電壓降相匹配，使得各存儲(chǔ)單元上的電壓近似為零，且實(shí)際上沒(méi)有寄生電流流過(guò)。由于為了獲得參考電壓，在沿著所述選定的字線的每個(gè)單獨(dú)存儲(chǔ)單元處需要較大的芯片面積，所以優(yōu)選地引入了一個(gè)參考字線，該字線模仿了所述選定的字線，并接收利用電壓跟隨器而施加到相應(yīng)位線上的參考電壓。為了進(jìn)一步節(jié)約芯片面積，有時(shí)還可以把多個(gè)位線組合成一個(gè)組，并將其置為一個(gè)等電位，該等電位對(duì)應(yīng)于該位線組所屬的字線部分中的電壓平均值。


下面借助附圖來(lái)詳細(xì)闡述本發(fā)明。
圖1示出了用于說(shuō)明本發(fā)明裝置的第一實(shí)施例的電路圖，圖2示出了在圖1所示的實(shí)施例中沿著字線的電壓曲線，圖3示出了用于說(shuō)明本發(fā)明裝置的第二實(shí)施例的電路圖，圖4示出了在MRAM中位于字線與位線的交叉點(diǎn)處的常規(guī)存儲(chǔ)單元結(jié)構(gòu)，以及圖5示出了用于說(shuō)明產(chǎn)生寄生電流的電路圖。
具體實(shí)施例方式
圖4和5已經(jīng)在上文講述過(guò)。
在附圖中，彼此相應(yīng)的部件均是用相同的參考符號(hào)來(lái)表示的。
圖1示出了本發(fā)明裝置的第一實(shí)施例。在該實(shí)施例中假定字線WL的一端為電位V1，而該字線WL的另一端被施加了電位V2。由此在該字線WL上產(chǎn)生電壓降V1-V2。
利用同樣輸入有電壓V1和V2的調(diào)節(jié)器R產(chǎn)生一個(gè)電壓(V1+V2)/2＝VBL，該電壓可以經(jīng)圖1未示出的開關(guān)而被輸入到位線BL0、BL1、…中。
圖2示出了沿著字線WL的電壓曲線VWL和各位線BL上的電壓曲線VBL。從圖2可以看出，在圖1所示的實(shí)施例中，位于字線WL與位線BL0的交叉處的存儲(chǔ)單元上的電壓降為(V1-V2)/2＝VZ0，而位于字線WL與位線BL4的交叉處的存儲(chǔ)單元上的電壓降為-(V1-V2)/2＝VZ4。
相反，在位于位線BL2和字線WL的交叉處的存儲(chǔ)單元中，也即在電壓曲線VWL和電壓曲線VBL的交接區(qū)，所產(chǎn)生的單元電壓VZ2＝0。
因此，在圖1和2所示的實(shí)施例中，經(jīng)單元Z0和Z1流出字線WL一半的寄生電流又經(jīng)單元Z3和Z4流回來(lái)。也就是說(shuō)，所述流經(jīng)單元Z0的寄生電流Ipar0又以電流-Ipar0的形式經(jīng)單元Z4流了回來(lái)，其中單元Z1和Z3也會(huì)出現(xiàn)相同的情況，且流經(jīng)寄生單元Z2的寄生電流Ipar2的值為0。
圖3示出了本發(fā)明裝置的第二實(shí)施例。與圖1和2的實(shí)施例相反，在該實(shí)施例中，位線電壓UBL0、UBL1、…沒(méi)有被調(diào)整成等電位，而是分別與流經(jīng)有電流IWL的字線WL中的電壓降相匹配。由此可以實(shí)現(xiàn)通過(guò)各存儲(chǔ)單元Z0、Z1、…的電壓降U0、U1、…和所述的寄生電流Ipar0、Ipar1、…均近似地為零。
為了達(dá)到該目的而引入一個(gè)參考字線RefWL，該參考字線模仿了所述選定的字線WL，并且在各個(gè)參考單元中對(duì)該參考字線上的各個(gè)參考電壓UREF0、UREF1、…進(jìn)行測(cè)量。這些參考電壓UREF0、UREF1、…以電壓U輸入的形式被輸至相應(yīng)的調(diào)節(jié)器R1、R2、…，并作為該調(diào)節(jié)器的輸出電壓U輸出而被饋入位線BL0、BL1、…，于是通常會(huì)有UBL0＝UREF0、UBL1＝UREF1、…。由此實(shí)際上排除了所述的寄生電流，使得Ipar0＝0、Ipar1＝0、…。
有時(shí)也可以把多個(gè)位線、譬如位線BL0和BL1組合成一個(gè)組，并將其置為等電位，該電位對(duì)應(yīng)于所屬的字線部分WL中的電壓平均值。
正如上文已多次講述過(guò)的一樣，本發(fā)明也可按同樣的方式應(yīng)用于選定的位線。于是，如括弧中所給出的一樣，在圖3的實(shí)施例中有字線WL0、WL1、…WL4，位線BL以及參考位線RefBL。在位線BL和參考位線RefBL中均流經(jīng)一個(gè)電流IBL，而且字線電壓適合于UWL0＝UREF0、UWL1＝UREF1、…UWL4＝UREF4。
參考符號(hào)清單1硬磁層2隧道勢(shì)壘層3軟磁層Z存儲(chǔ)單元IWL字線電流IBL位線電流WL 字線BL 位線BWL字線周圍的磁場(chǎng)BBL位線周圍的磁場(chǎng)BxWL字線周圍的x方向上的磁場(chǎng)ByBL位線周圍的y方向上的磁場(chǎng)Ipar0、Ipar1、…寄生電流RL字線子段中的電阻UL電阻RL上的電壓降UZ0、UZ1、… 存儲(chǔ)單元上的電壓降BL0、BL1、BL2、… 位線Z1、Z2、Z3、… 存儲(chǔ)單元V1、V2 字線的端電壓R、R0、R1、… 調(diào)節(jié)器UREF0、UREF1、…參考電壓UBL0、UBL1、… 位線電壓U輸入輸入電壓U輸出輸出電壓
權(quán)利要求
1.用于對(duì)MRAM進(jìn)行無(wú)損耗寫入的裝置，所述的MRAM具有許多存儲(chǔ)單元(Z0，Z1，…)，而這些存儲(chǔ)單元在存儲(chǔ)單元區(qū)內(nèi)分別被裝設(shè)在字線(WL)和位線(BL；BL0，BL1，…)之間，其中，當(dāng)向一個(gè)確定的存儲(chǔ)單元實(shí)施寫入時(shí)，在與該存儲(chǔ)單元相連的選定字線(WL)上會(huì)出現(xiàn)電壓降(V1-V2)，其特征在于如此地調(diào)整所述位線(BL；BL0，BL1，…)上的電壓，使得位于所選定的字線(WL)與各位線(BL；BL0，BL1，…)之間的存儲(chǔ)單元(Z0，Z1，…)上的單元電壓為最小。
2.用于對(duì)MRAM進(jìn)行無(wú)損耗寫入的裝置，所述的MRAM具有許多存儲(chǔ)單元(Z0，Z1，…)，而這些存儲(chǔ)單元在存儲(chǔ)單元區(qū)內(nèi)分別被裝設(shè)在字線(WL)和位線(BL；BL0，BL1，…)之間，其中，當(dāng)向一個(gè)確定的存儲(chǔ)單元實(shí)施寫入時(shí)，在與該存儲(chǔ)單元相連的選定字線(WL)上會(huì)出現(xiàn)電壓降(V1-V2)，其特征在于如果在所選定的字線(WL)兩端施加的電壓為V1和V2＜V1，則將所有的位線(BL；BL0，BL1…)調(diào)整為電壓(V1+V2)/2，使得所述的單元電壓最大為±(V1-V2)/2。
3.如權(quán)利要求1所述的裝置，其特征在于所述的位線(BL；BL0，BL1，…)被置為與相應(yīng)各個(gè)位線(BL；BL0，BL1，…)在所述字線(WL)中的所屬部分相同的電位。
4.如權(quán)利要求3所述的裝置，其特征在于參考字線(RefWL)，它模仿了所述選定的字線(WL)。
5.如權(quán)利要求3或4所述的裝置，其特征在于多個(gè)位線(BL；BL0，BL1，…)被組合成一組，且被置為等電位，所述等電位對(duì)應(yīng)于該組所屬的字線部分(WL)中的電壓平均值。
6.用于對(duì)MRAM進(jìn)行無(wú)損耗寫入的裝置，所述的MRAM具有許多存儲(chǔ)單元(Z0，Z1，…)，而這些存儲(chǔ)單元在存儲(chǔ)單元區(qū)內(nèi)分別被裝設(shè)在字線(WL)和位線(BL；BL0，BL1，…)之間，其中，當(dāng)向一個(gè)確定的存儲(chǔ)單元實(shí)施寫入時(shí)，在與該存儲(chǔ)單元相連的選定位線(BL)上會(huì)出現(xiàn)電壓降(V1-V2)，其特征在于如此地調(diào)整所述字線(WL)上的電壓，使得位于所選定的位線(BL)與各字線(WL)之間的存儲(chǔ)單元(Z0，Z1，…)上的單元電壓為最小。
7.用于對(duì)MRAM進(jìn)行無(wú)損耗寫入的裝置，所述的MRAM具有許多存儲(chǔ)單元(Z0，Z1，…)，而這些存儲(chǔ)單元在存儲(chǔ)單元區(qū)內(nèi)分別被裝設(shè)在字線(WL)和位線(BL；BL0，BL1，…)之間，其中，當(dāng)向一個(gè)確定的存儲(chǔ)單元實(shí)施寫入時(shí)，在與該存儲(chǔ)單元相連的選定位線(BL)上會(huì)出現(xiàn)電壓降(V1-V2)，其特征在于如果在所選定的位線(BL)兩端施加的電壓為V1和V2＜V1，則將所有的字線(WL)調(diào)整為電壓(V1+V2)/2，使得所述的單元電壓最大為±(V1-V2)/2。
8.如權(quán)利要求6所述的裝置，其特征在于所述的字線(WL)被置為與相應(yīng)各個(gè)字線(WL)在所述位線(BL)中的所屬部分相同的電位。
9.如權(quán)利要求8所述的裝置，其特征在于參考位線(RefBL)，它模仿了所述選定的位線(BL)。
10.如權(quán)利要求8或9所述的裝置，其特征在于多個(gè)字線(WL)被組合成一組，且被置為等電位，所述等電位對(duì)應(yīng)于該組所屬的字線部分(BL)中的電壓平均值。
全文摘要
本發(fā)明涉及一種對(duì)MRAM進(jìn)行無(wú)損耗寫入的裝置,其中如此地調(diào)整位線(BL0,…BL4)或字線上的電壓,使得位于所選定的字線(WL)或位線與各位線(BL0,…BL1)或字線之間的存儲(chǔ)單元(Z0,…Z4)上的單元電壓為最小。
文檔編號(hào)H01L43/08GK1338756SQ0112476
公開日2002年3月6日 申請(qǐng)日期2001年8月2日 優(yōu)先權(quán)日2000年8月3日
發(fā)明者D·戈格爾, H·坎多夫, S·拉默斯 申請(qǐng)人:因芬尼昂技術(shù)股份公司