專利名稱：直流或交流電場(chǎng)輔助退火的制作方法
本申請(qǐng)是2000年3月29日提交的名為“DC Electric FieldAssisted Anneal”的美國(guó)專利申請(qǐng)09/538,309號(hào)的后續(xù)申請(qǐng)，該申請(qǐng)可供本文參考。
本發(fā)明涉及到用來控制半導(dǎo)體襯底中的摻雜物擴(kuò)散的一種方法和裝置。
隨著半導(dǎo)體器件結(jié)構(gòu)尺寸的縮小，為了控制日益縮小的結(jié)構(gòu)必須采取越來越精密的控制。越來越小的結(jié)構(gòu)的位置和尺寸需要有精密的控制才能保證精確的布局。在尺寸很小的情況下，錯(cuò)位和/或結(jié)構(gòu)尺寸的微小誤差都會(huì)產(chǎn)生廢品或次品器件。半導(dǎo)體器件的制造工藝需要提高精度以產(chǎn)生理想的結(jié)構(gòu)。
快速熱處理被廣泛地用于在半導(dǎo)體襯底中擴(kuò)散摻雜物。在快速熱處理過程中，用一個(gè)諸如燈或是加熱板的輻射源將工件快速加熱到指定溫度。然后用輻射源將工件保持在這一溫度。再按照一定的控制程序用輻射源使工件快速冷卻。在這種典型工藝的每一個(gè)步驟中(利用一個(gè)檢測(cè)工件的紅外線輻射的高溫計(jì)或是熱電偶)檢測(cè)晶片溫度并且提供溫度的反饋控制。當(dāng)工件升溫到足夠的溫度時(shí)，開始在工件內(nèi)擴(kuò)散某種物質(zhì)。進(jìn)而，擴(kuò)散的速度主要是工件溫度的函數(shù)。另外，擴(kuò)散的范圍是溫度值和這一溫度上的時(shí)間的因數(shù)。因此，如果工件是一個(gè)半導(dǎo)體晶片，而熱處理是用來執(zhí)行摻雜物退火的快速熱處理，為了在半導(dǎo)體晶片上的各個(gè)位置實(shí)現(xiàn)摻雜物原子的均勻擴(kuò)散，必須對(duì)晶片溫度進(jìn)行精確的控制。
按照先進(jìn)的絕緣體加硅片技術(shù)需要比3℃3-西格馬溫度控制更好地控制摻雜物的擴(kuò)散。然而，因?yàn)楝F(xiàn)有技術(shù)的快速熱處理設(shè)備的限制，目前只能達(dá)到5-6℃3-西格馬溫度控制。許多因素對(duì)溫度控制問題都有影響。這其中包括艙室氣流，艙室門和機(jī)械手，晶片定位中心，以及燈加熱速度慢的限制。
關(guān)于艙室氣流，由于加工氣體分布在晶片上存在熱梯度。在快速熱處理設(shè)備中引入一種(反應(yīng)或是惰性的)加工氣體?？焖贌崽幚碓O(shè)備不是一個(gè)熱均衡系統(tǒng)(僅有工件及其支撐結(jié)構(gòu)被加熱)。因此，進(jìn)入的氣體是冷的，但是氣體在通過晶片時(shí)被進(jìn)入，再?gòu)呐撌抑信懦觥＿@種因素會(huì)產(chǎn)生溫度梯度，靠近氣體入口處溫度較低，而靠近艙室的氣體出口處溫度較高。當(dāng)晶片被放入艙室時(shí)，這種梯度就會(huì)反映在晶片上。為了緩解這種影響而旋轉(zhuǎn)晶片。然而，在采用旋轉(zhuǎn)晶片的現(xiàn)有技術(shù)的系統(tǒng)中，盡管緩解了梯度的影響，仍然遺留下一個(gè)特殊問題，那就是晶片旋轉(zhuǎn)的溫度脈動(dòng)周期在固定的高溫計(jì)的信號(hào)中非常明顯。由于缺少對(duì)燈區(qū)的控制，無法降低這種脈動(dòng)，因而在晶片邊沿上會(huì)產(chǎn)生局部的熱點(diǎn)和冷點(diǎn)。這些熱點(diǎn)和冷點(diǎn)會(huì)直接導(dǎo)致芯片不能滿足性能指標(biāo)。
另外，艙室門和晶片保持設(shè)備也會(huì)在晶片上造成熱梯度。與上述的情況類似，因?yàn)樵诩庸づ撌抑斜仨氂幸粋€(gè)門，并且需要將機(jī)械手通過艙門插入工件，在艙門處對(duì)艙室內(nèi)部有冷卻的影響。來自輸送艙室的冷氣或是室溫空氣會(huì)使門的區(qū)域冷卻；機(jī)械手的端部零件具有散熱作用，也會(huì)使門的區(qū)域冷卻。因此就會(huì)產(chǎn)生熱點(diǎn)和冷點(diǎn)，從而導(dǎo)致芯片不能滿足性能指標(biāo)。
在現(xiàn)有技術(shù)的目前狀態(tài)下，快速熱處理設(shè)備用一個(gè)(完全邊沿接觸的)套環(huán)支撐著晶片。如果支撐“邊沿環(huán)”內(nèi)的晶片中心不能精確到0.010-0.015英寸以內(nèi)，就會(huì)在晶片邊沿上產(chǎn)生熱點(diǎn)和冷點(diǎn)。采用晶片旋轉(zhuǎn)來校正不均勻的受熱，達(dá)到一種準(zhǔn)穩(wěn)定狀態(tài)，晶片的任何充分的擾動(dòng)都會(huì)使晶片向心加速直至其脫離中心。因此就會(huì)由于晶片定位而產(chǎn)生熱點(diǎn)和冷點(diǎn)。同樣會(huì)導(dǎo)致芯片不能滿足性能指標(biāo)。
關(guān)于燈加熱旋轉(zhuǎn)速度的限制，因?yàn)閃-鹵素?zé)舳佳b有包含氣體的外罩，外罩會(huì)儲(chǔ)存大量的熱量。儲(chǔ)存的熱量會(huì)衰減進(jìn)入燈內(nèi)的高頻信號(hào)。另外，隨著艙室旋轉(zhuǎn)速度按照熱處理設(shè)備設(shè)計(jì)轉(zhuǎn)速(200mm工具的轉(zhuǎn)速是90RPM；300mm工具的轉(zhuǎn)速可達(dá)150到300RPM)的增加，越來越難以通過對(duì)燈的控制來衰減與溫度波動(dòng)有關(guān)的旋轉(zhuǎn)。
目前狀態(tài)下的快速熱處理技術(shù)在摻雜物擴(kuò)散和熱積聚匹配上存在限制。關(guān)于擴(kuò)散的限制，許多技術(shù)是采用大量和膚淺的摻雜物注入并隨之退火來實(shí)現(xiàn)激勵(lì)和擴(kuò)散，獲得一種淺薄均勻的摻雜物剖面圖。由于擴(kuò)散范圍的要求，需要使用高溫的分批處理爐。然而，隨著晶片尺寸的增大，這些現(xiàn)有技術(shù)有一個(gè)特殊的問題，因?yàn)橛酶邷胤峙幚頎t生產(chǎn)晶片產(chǎn)量下降。這樣就需要有一種能夠從整體上提高擴(kuò)散速度的手段來實(shí)現(xiàn)單一晶片的快速熱處理退火。
關(guān)于熱積聚匹配問題，現(xiàn)有生產(chǎn)線的目標(biāo)是在所有步驟中限制批量和單一晶片的熱處理。例如，它要求能夠在分批處理爐CVD處理器和單一晶片快速熱CVD處理器中形成隔離氮化膜。但是，因?yàn)榕刻幚砉ぞ咭獙⒁唤M125個(gè)晶片在750℃溫度下保持一小時(shí)以上，而單一晶片處理器僅僅將每個(gè)晶片在750℃溫度下保持兩分鐘。最終的結(jié)果是采用批量氮化淀積形成的晶體管的器件特性與采用單一晶片淀積形成的晶體管有所不同。造成這種不同的原因在于兩種系統(tǒng)中在一定溫度上的時(shí)間有明顯的不同。因而就需要有一種手段能夠單一晶片處理的總擴(kuò)散時(shí)間，而同時(shí)又保持相同的熱剖面圖。
本發(fā)明涉及到一種方法，用于在半導(dǎo)體器件中形成理想的接合剖面。在半導(dǎo)體襯底中引入至少一種摻雜物。將半導(dǎo)體襯底和至少一種摻雜物退火，同時(shí)將半導(dǎo)體襯底暴露于一個(gè)DC和/或AC電場(chǎng)，從而將至少一種摻雜物擴(kuò)散到半導(dǎo)體襯底內(nèi)部。
本發(fā)明還涉及到一種裝置，用于在半導(dǎo)體器件中形成理想的接合剖面。該裝置包括用來為內(nèi)部已經(jīng)擴(kuò)散有至少一種摻雜物的半導(dǎo)體襯底退火的裝置。退火裝置包括至少一個(gè)熱源。該裝置還包括用來產(chǎn)生DC和/或AC電場(chǎng)并且在退火的同時(shí)將半導(dǎo)體襯底暴露于這一DC和/或AC電場(chǎng)的裝置。
本領(lǐng)域的技術(shù)人員根據(jù)以下的具體說明就能夠理解本發(fā)明的其它目的和優(yōu)點(diǎn)，說明書和附圖僅僅是借助于對(duì)本發(fā)明最佳實(shí)施方案的說明來描述本發(fā)明的最佳實(shí)施例。從中可以看出本發(fā)明還可以有其它的不同實(shí)施例，并且在本發(fā)明的范圍內(nèi)能夠從各個(gè)方面對(duì)其若干細(xì)節(jié)進(jìn)行修改。因此可以說，附圖和說明的作用是用于解釋而并非限制。
結(jié)合附圖閱讀說明書有助于更清楚地理解本發(fā)明的上述目的及其優(yōu)點(diǎn)，在附圖中

圖1a,1b,1c和1d代表本發(fā)明在結(jié)構(gòu)上的四種不同實(shí)施例的截面圖；圖2a,2b,2c和2d代表本發(fā)明在結(jié)構(gòu)上的四種不同實(shí)施例的俯視透視圖；圖3表示本發(fā)明在結(jié)構(gòu)上的另外一個(gè)實(shí)施例的截面圖；圖4的曲線代表聚集在半導(dǎo)體襯底內(nèi)的磷摻雜物和半導(dǎo)體襯底內(nèi)部深度之間的關(guān)系；
圖5表示本發(fā)明在結(jié)構(gòu)上的再一個(gè)實(shí)施例的截面圖；圖6的曲線表示AC電場(chǎng)隨時(shí)間變化的模擬結(jié)果；圖7的曲線表示電場(chǎng)應(yīng)力的模擬結(jié)果及其影響；以及圖8的曲線表示1HZ到60HZ頻率的模擬結(jié)果。
本發(fā)明為工業(yè)RTA工具中的薄層接合產(chǎn)品提供了一種更加便于控制和便于制造的方法和裝置。按照本發(fā)明，摻雜物可以被激活而形成目前和未來所需的薄層接合。本發(fā)明利用電場(chǎng)的“幫助”通過在局部范圍內(nèi)促進(jìn)熱擴(kuò)散來控制摻雜物擴(kuò)散。
本發(fā)明提供了在半導(dǎo)體器件中形成理想的接合剖面圖的一種方法。將至少一種摻雜物引入一個(gè)半導(dǎo)體襯底，例如是一個(gè)硅晶片。可以采用任何適當(dāng)?shù)姆椒ㄔ诎雽?dǎo)體襯底內(nèi)引入摻雜物。例如是采用離子注入方法引入摻雜物。本發(fā)明可以在半導(dǎo)體器件制造過程中摻雜物發(fā)生激活/擴(kuò)散的各個(gè)階段中使用。
在半導(dǎo)體襯底中引入摻雜物之后，通過對(duì)半導(dǎo)體襯底和摻雜物執(zhí)行退火工序?qū)诫s物激活。在退火的同時(shí)使半導(dǎo)體襯底和摻雜物暴露于一個(gè)DC和/或AC電場(chǎng)。
在本發(fā)明的說明書中，退火是按照快速熱退火(RTA)方式執(zhí)行的。在半導(dǎo)體器件制造業(yè)中普遍采用RTA和其它快速熱處理來產(chǎn)生一定的構(gòu)造。RTA工藝的處理時(shí)間短，特別是在最大溫度下的時(shí)間很短。
按照本發(fā)明，執(zhí)行退火的溫度大約是900℃到1150℃。
典型的襯底溫度是在大約3秒到10秒的周期內(nèi)從室溫升高到最大處理溫度。一般來說，升高到最大處理溫度所用的時(shí)間越短越好。在溫度升高到最大的過程中，溫度往往有一或多次停滯，在停滯時(shí)保持一段時(shí)間。
維持最大溫度的典型時(shí)間大約是0.5秒到10秒?？梢栽谝粋€(gè)時(shí)間周期內(nèi)維持最大溫度，或是在一或多個(gè)時(shí)間周期內(nèi)降到最大溫度以下，再恢復(fù)到最大。
在最大溫度下經(jīng)過指定的處理時(shí)間后，降低半導(dǎo)體襯底的溫度。降溫的速度越快越好。這樣，溫度在大約10秒到60秒的周期內(nèi)下降到接近室溫。
另外，按照本發(fā)明的退火所執(zhí)行的時(shí)間大約是0.5秒到10秒。
此外，在退火過程中可以改變壓力。按照本發(fā)明，可以通過施加電場(chǎng)來改變快速退火處理工具內(nèi)部的壓力。如下文所述，這樣就能降低壓力，有助于防止電弧和/或放電。
在退火過程中，本發(fā)明通過施加電場(chǎng)來控制摻雜物的擴(kuò)散。對(duì)擴(kuò)散的控制包括加強(qiáng)和延緩擴(kuò)散。盡管上文是針對(duì)形成很薄的接合層的情況而言，在某些情況下仍需要加強(qiáng)摻雜物的擴(kuò)散。
按照本發(fā)明的一個(gè)實(shí)施例，在快速熱處理艙室中引入暫時(shí)和空間上變化的電場(chǎng)。然后用這一電場(chǎng)抵消上文所述作為熱處理溫度控制中的特殊問題的熱效應(yīng)，并且/或是用這一電場(chǎng)來調(diào)節(jié)擴(kuò)散量，如上文所述，這是一種具體的技術(shù)問題。
施加AC或是“交流”電場(chǎng)能夠在電場(chǎng)變化的兩個(gè)方向上促進(jìn)摻雜物擴(kuò)散。如果在快速熱處理過程中施加一個(gè)AC電場(chǎng)，就能從總體上增加擴(kuò)散。
如上所述，艙室氣流；艙室門和機(jī)械手；以及晶片定位中心都會(huì)造成溫度不均勻，它的頻率隨著晶片旋轉(zhuǎn)速度而波動(dòng)。可以用高溫計(jì)來檢測(cè)這些溫度波動(dòng)，然而，燈控制系統(tǒng)無法補(bǔ)償這種波動(dòng)。按照本發(fā)明，在處理艙室內(nèi)的一個(gè)位置上安裝一個(gè)AC電場(chǎng)發(fā)生器，電場(chǎng)線會(huì)穿透工件表面并且作用于摻雜物。電場(chǎng)發(fā)生器是這樣定位的，讓AC電場(chǎng)能夠在晶片邊沿附近產(chǎn)生?？梢杂靡粋€(gè)小器件僅僅在艙室的一個(gè)區(qū)域內(nèi)產(chǎn)生電場(chǎng)。然后用高溫計(jì)信號(hào)作為控制信號(hào)，AC電場(chǎng)強(qiáng)度按照晶片旋轉(zhuǎn)頻率和相位角振蕩，在晶片上最冷的部位通過電場(chǎng)時(shí)，使電場(chǎng)達(dá)到最大。這樣，盡管晶片的溫度控制沒有改善，對(duì)摻雜物擴(kuò)散的控制從總體上得到了改善，這樣就能改善接合激活退火的Leff控制，從而改善對(duì)芯片性能的控制。Leff是一個(gè)FET的電溝道長(zhǎng)度。
如果在艙室內(nèi)裝設(shè)較大的電場(chǎng)發(fā)生器，讓交流電場(chǎng)均勻地穿透工件表面，在快速熱退火過程中就能夠在晶片上的所有各點(diǎn)增加擴(kuò)散。采用這種方法可以提高擴(kuò)散或是快速熱處理的效率。通過調(diào)節(jié)電場(chǎng)的強(qiáng)度可以使總擴(kuò)散量(或者熱量積聚)或是單一晶片處理和分批處理爐相匹配。可以增加在單一晶片處理過程中的總擴(kuò)散量，在需要高級(jí)摻雜物擴(kuò)散時(shí)能夠給處理步驟帶來明顯的技術(shù)上的好處。
AC電場(chǎng)采用的頻率大約是0.5HZ到60HZ，最典型的頻率是0.5HZ到2HZ。AC電場(chǎng)的峰-峰值的典型范圍是10,000v/cm到100,000v/cm。
在采用AC電場(chǎng)的一種典型結(jié)構(gòu)中，采用一個(gè)典型RTA工具的柵格作為上電極，而將保持晶片的卡盤作為下電極。將本征晶片作為一個(gè)電極，把光照射到被加熱的晶片上。可以對(duì)本征晶片施加所需的電壓。將晶片上或是石英板上的一個(gè)薄金屬膜充電到所需的電位?？梢噪S著位置來改變電場(chǎng)強(qiáng)度，以便校正熱點(diǎn)和改善均勻性。
在另一個(gè)實(shí)施例中，在許多半導(dǎo)體器件結(jié)構(gòu)中僅僅是特別關(guān)注垂直的摻雜物擴(kuò)散剖面圖。例如是垂直雙極晶體管的發(fā)射極-基極節(jié)點(diǎn)。在這一關(guān)鍵性能確定的結(jié)構(gòu)中，發(fā)射極多-硅摻雜物進(jìn)入基極硅的擴(kuò)散量決定了基極的寬度。按照標(biāo)準(zhǔn)的工藝，僅僅是由熱效應(yīng)來控制擴(kuò)散。因此，受到每個(gè)快速熱處理艙室所限，降低了處理的均勻性，這樣就會(huì)降低雙極晶體管芯片性能的均勻性。然而，按照本發(fā)明的改進(jìn)，采用電場(chǎng)加強(qiáng)的擴(kuò)散來補(bǔ)償熱擴(kuò)散在晶片的冷區(qū)域內(nèi)的不足。這樣還能進(jìn)一步改善總體上的性能分布。在這種情況下，因?yàn)閿U(kuò)散基本上僅僅是在垂直方向，可以用一個(gè)一維AC電場(chǎng)或是DC電場(chǎng)來控制擴(kuò)散。然而，在各種情況下，因?yàn)殡妶?chǎng)強(qiáng)度必須由晶片的位置來控制，并且與晶片的旋轉(zhuǎn)同步，要求電場(chǎng)具有時(shí)間和空間上的變化。
圖6表示在1000℃下在1HZ AC電場(chǎng)中經(jīng)歷20分鐘后對(duì)2.0E13硼阱劑量的模擬結(jié)果，顯示出擴(kuò)散在10000v/cm固定場(chǎng)強(qiáng)下隨著時(shí)間變化和時(shí)間的變化。
圖7表示擴(kuò)散在固定的30分鐘時(shí)間內(nèi)隨著場(chǎng)強(qiáng)的變化。圖8顯示出當(dāng)AC電場(chǎng)頻率提高(60HZ)時(shí)對(duì)擴(kuò)散的促進(jìn)能力減弱。在60HZ時(shí)獲得最佳性能。
在DC電流的情況下，可以通過對(duì)施加的電場(chǎng)特性進(jìn)行控制來控制摻雜物的擴(kuò)散，例如是控制其極性，強(qiáng)度，和/或方向，或者是相對(duì)于硅晶片表面的法線的角度。
例如，DC電場(chǎng)的極性是可以改變的。DC電場(chǎng)的極性可以隨著摻雜物的電荷以及希望對(duì)摻雜物的運(yùn)動(dòng)施加的影響而改變。例如，可以用一個(gè)正DC電場(chǎng)來延緩負(fù)摻雜物的擴(kuò)散。另一方面，可以用正DC電場(chǎng)來促進(jìn)正摻雜物的擴(kuò)散。按照一個(gè)具體的例子，如果注入的摻雜物是As+，就應(yīng)該施加一個(gè)負(fù)電場(chǎng)，將As+原子吸向表面。另一方面，如果注入的摻雜物是負(fù)離子例如B-，就應(yīng)該施加一個(gè)正電場(chǎng)吸引其朝著表面分布?？梢酝ㄟ^自由載流子屏蔽來降低施加電場(chǎng)的強(qiáng)度。一般來說，在擴(kuò)散加快時(shí)采取較強(qiáng)的屏蔽。
至少是在已經(jīng)引入摻雜物的半導(dǎo)體襯底表面附近產(chǎn)生電場(chǎng)。如果半導(dǎo)體襯底正在經(jīng)歷退火并且DC電場(chǎng)處在正上方位置，至少能在半導(dǎo)體襯底的上表面上產(chǎn)生電場(chǎng)。這一DC電場(chǎng)會(huì)進(jìn)入半導(dǎo)體襯底．對(duì)于劑量大約為1015cm-2的摻雜物注入，由DC電場(chǎng)強(qiáng)度達(dá)到的深度所限定的電場(chǎng)屏蔽深度大約是0.1μm到O.2μm，電場(chǎng)在這一深度下降到其在硅片表面上的值的1/e?？刂瓢雽?dǎo)體襯底上及其內(nèi)部的DC電場(chǎng)特性就能夠控制摻雜物的擴(kuò)散。
半導(dǎo)體襯底表面上、下已經(jīng)引入摻雜物的每一個(gè)部位都會(huì)承受這一DC電場(chǎng)?；蛘呤亲尠雽?dǎo)體襯底表面上、下已經(jīng)引入摻雜物的區(qū)域承受特性可以改變的DC電場(chǎng)。在這種情況下，場(chǎng)強(qiáng)，方向，和/或其它特性可能有所不同，取決于其在半導(dǎo)體襯底上的位置。如果DC電場(chǎng)特性在半導(dǎo)體襯底的整個(gè)表面上或是表面以下都是相同的，在執(zhí)行本發(fā)明方法的過程中還可以改變DC電場(chǎng)特性。
退火和暴露于電場(chǎng)不一定總是要同時(shí)執(zhí)行。例如，可以在一個(gè)簡(jiǎn)短的周期內(nèi)對(duì)半導(dǎo)體襯底退火，不需要暴露于AC或DC電場(chǎng)。然而需要保持在退火溫度才能使輔助電場(chǎng)起作用。因?yàn)樗艿交钴S的摻雜物原子的電場(chǎng)遷移性與其質(zhì)量擴(kuò)散系數(shù)之間的Einstein關(guān)系所體現(xiàn)的熱力學(xué)限制。
可以用下面的公式來描述熱力學(xué)，摻雜物的遷移性，以及質(zhì)量擴(kuò)散和其它因素的相互關(guān)系。
在公式中采用了CGS單位．可以用以下公式來描述摻雜物的局部通量J(x)→=-D(C)▿C→(x)-Z•μ(x)E(x)→]]>式中的x是從晶片表面進(jìn)入晶片體內(nèi)的距離；C(x)是有用的摻雜物離子的局部數(shù)量濃度(cm-3)；Z是摻雜物離子的充電狀態(tài)q是單位電荷；k是Boltzmann常數(shù)；T是華氏的晶片溫度；
D是由溫度來決定的有用摻雜物的擴(kuò)散系數(shù)，單位是cm2/sec；E(x)是施加的電場(chǎng)強(qiáng)度V/cm；以及μ是摻雜物離子本身而不是與其相聯(lián)系的自由載流子的遷移性。
遷移性和擴(kuò)散系數(shù)之間保持的Einstein關(guān)系可參見S.M.Hu,“Diffusion in Silicon(硅擴(kuò)散性)”in“Silicon and Germanium(硅和鍺)”in Atomic Diffusion in Semiconductors(半導(dǎo)體中的原子擴(kuò)散)，D.Shaw,(ed.)Plenum,London(1973),p.294ff.:
μ (x)=(q/kT)·D(x)因此擴(kuò)散公式為∂C(x)/∂t)=▿→•J(x)→]]>對(duì)于摻雜物變成了漂移擴(kuò)散公式，用來模擬模型載流子輸送中遇到的情況(∂C(x)/∂t)=▿→•(D(x))+Z(q/kT)[▿→•(D(x)C(x)E→(x)]]]>圖4的曲線代表在半導(dǎo)體襯底內(nèi)的磷摻雜物濃度和進(jìn)入襯底的深度之間的關(guān)系。所示為注入摻雜物剖面圖以及在大約1000℃下退火6秒之后，在0以及+/-0.05MV/cm的DC電場(chǎng)下的剖面圖。注意到正電場(chǎng)會(huì)明顯的延緩負(fù)磷離子的擴(kuò)散，而負(fù)電場(chǎng)會(huì)促進(jìn)擴(kuò)散。從理論上來說，DC電場(chǎng)會(huì)由于累積或是反作用的自由載流子的存在而受到強(qiáng)烈的屏蔽。圖中沒有反映出這種作用。然而，如果場(chǎng)強(qiáng)達(dá)到0.01到0.5MV/cm，在最糟情況下載流子將會(huì)出現(xiàn)弱積累或是弱反作用。因此，屏蔽效應(yīng)很小，可以采用上述的模型。
按照本發(fā)明方法的一些實(shí)施例，產(chǎn)生的DC電場(chǎng)垂直于半導(dǎo)體襯底表面。按照其它的實(shí)施例，產(chǎn)生的DC電場(chǎng)相對(duì)于半導(dǎo)體襯底表面有一個(gè)角度。將半導(dǎo)體襯底暴露于一個(gè)與半導(dǎo)體襯底表面相垂直的DC電場(chǎng)就能夠控制摻雜物的垂直擴(kuò)散。
按照本發(fā)明，也可以用DC電場(chǎng)或是一維的AC電場(chǎng)來控制摻雜物的橫向擴(kuò)散。有效地控制摻雜物的橫向擴(kuò)散的一種方法是將半導(dǎo)體襯底暴露于與半導(dǎo)體襯底表面成一個(gè)角度布置的DC或一維AC電場(chǎng)。如果采用與半導(dǎo)體襯底表面成一個(gè)角度布置的DC或一維AC電場(chǎng)，就能夠控制摻雜物在一個(gè)多晶硅FET門電路的邊沿下面的擴(kuò)散。這樣就能調(diào)節(jié)FET器件層疊電容(Cov)。
可以按照橫向擴(kuò)散所需的程度來改變DC或一維AC電場(chǎng)相對(duì)于半導(dǎo)體襯底表面的角度。例如，相對(duì)于半導(dǎo)體襯底表面成15°角布置的DC或一維AC電場(chǎng)相對(duì)于垂直方向可以產(chǎn)生25％的橫向作用。從理論上來說，電場(chǎng)相對(duì)于與半導(dǎo)體襯底表面垂直的一條線的角度可以從0°變到90°。按照本發(fā)明的實(shí)施例，DC或一維AC電場(chǎng)相對(duì)于半導(dǎo)體襯底表面的角度足以對(duì)摻雜物的橫向擴(kuò)散產(chǎn)生所需的調(diào)制作用。然而，實(shí)際中需要考慮到表面附近的電場(chǎng)源的相對(duì)位置，這一角度不能超過jmax=tan-1(h/r)，其中的h是電場(chǎng)板在晶片的中心與襯底相距的間隔的高度，而r是晶片的半徑。典型的jmax大約在5°以下。
如果有必要，可以在退火和相對(duì)于半導(dǎo)體襯底按一定角度暴露于DC電場(chǎng)的過程中旋轉(zhuǎn)半導(dǎo)體襯底，這樣能夠獲得均勻的橫向作用。如果不轉(zhuǎn)動(dòng)襯底，其作用就會(huì)偏向施加電場(chǎng)的方向。在某些情況下也需要這樣。
可以采用各種方式產(chǎn)生DC或AC電場(chǎng)。按照一個(gè)實(shí)施例，將半導(dǎo)體襯底布置在一個(gè)提供電壓源的導(dǎo)電卡盤上。如圖1a所示，卡盤上包括與半導(dǎo)體襯底的整個(gè)底面鄰接并且保持接觸的一個(gè)表面。
圖1a表示本發(fā)明一個(gè)實(shí)施例的裝置的截面圖。按照?qǐng)D1a的布局，在硅晶片或是電場(chǎng)源晶片8上事先淀積一個(gè)20nm到500nm量級(jí)的鎢(W)金屬薄層3。對(duì)準(zhǔn)電場(chǎng)源晶片8并且使其與需要退火的目標(biāo)硅晶片2形成水平接觸或者近接觸。事先用金屬化工藝在金屬層3上形成一個(gè)10nm到100nm量級(jí)的氧化物薄層9。用包括電場(chǎng)源晶片8，金屬層3和氧化物/石英層9的金屬-氧化物晶片構(gòu)成電場(chǎng)源的一個(gè)電極。在金屬卡盤1下面形成另一個(gè)電極。通過在電極之間施加一個(gè)0伏到5伏范圍的DC偏置電壓或者是頻率為0HZ到60HZ的0V到5V的AC電壓來產(chǎn)生所需的電場(chǎng)。在圖1a中，另外還在卡盤1和支撐著的晶片上方布置有多個(gè)燈4。電壓源V16和V27連接到電場(chǎng)源晶片8和卡盤1上。
卡盤的一部分也可以包括這樣一個(gè)表面，它包括至少一個(gè)開放的通道，暴露出至少一部分半導(dǎo)體襯底。晶片可以通過其邊沿安裝到一個(gè)環(huán)形卡盤上，如圖1b所示，或者是按照公知的現(xiàn)有技術(shù)的方式采用一個(gè)石英銷，如圖1c所示。這樣的卡盤可以包括一個(gè)環(huán)形部分，它包括一個(gè)與環(huán)形部分同心的大開口。這樣一個(gè)大開口的尺寸大約和半導(dǎo)體襯底一樣大，讓環(huán)形部分僅僅在半導(dǎo)體襯底的邊沿附近與半導(dǎo)體襯底嚙合。
圖1b表示與圖1a的實(shí)施例相似的另一個(gè)實(shí)施例的截面圖，區(qū)別僅僅是將晶片安裝在一個(gè)環(huán)形金屬卡盤10上，它僅僅接觸到目標(biāo)晶片的邊沿。這種卡盤還包括在目標(biāo)晶片2下面附著到卡盤10上的一個(gè)襯底柵格11。在這種情況下，由環(huán)形金屬卡盤構(gòu)成第二電極。
圖1c表示與圖1a的實(shí)施例相似的另一個(gè)實(shí)施例的截面圖。然而，在圖1c中，晶片被水平安裝在支撐銷12上。按照一個(gè)實(shí)施例，這種銷是空心的石英銷。當(dāng)然，這種銷也可以采用其它材料并且具有另外的結(jié)構(gòu)。通常至少有三到四個(gè)銷支撐著晶片，在圖1c中表示了兩個(gè)。如果采用空心銷，鎢絲可以從中穿過。鎢絲可以接觸到落在銷上面的目標(biāo)晶片的背面，從而構(gòu)成第二電極。柵格11可以附著在銷上并且用電路連接到鎢絲。
如圖1b和1c所示，布置在目標(biāo)晶片下面的卡盤或是主體包括一個(gè)由多個(gè)預(yù)制件構(gòu)成的中心部分。圖1b和1c表示了連接到環(huán)形卡盤件或是晶片支撐銷上的一個(gè)導(dǎo)電金屬柵格。放置到卡盤或是銷上的半導(dǎo)體襯底可以接觸到這一柵格。柵格可以由鎢絲或是其它適當(dāng)?shù)慕饘僦瞥桑蛘呤窃谕嘶鸩捎玫臏囟确秶鷥?nèi)不會(huì)熔化或者劣化的合金。這種柵格與下文中所述的布置在半導(dǎo)體襯底附近但是與其不接觸的那種柵格類似。
卡盤可以包括一個(gè)夾具。夾具可以包括在上述的環(huán)形件中?？梢杂萌魏芜m當(dāng)?shù)牟牧现谱鳝h(huán)形夾具。典型的環(huán)形夾具是用金屬制成的。金屬夾具環(huán)可以為電場(chǎng)提供接地電壓。
夾具上橫向突出到目標(biāo)晶片的頂面之上的部分通常突出到不超過0.5mm，并且垂直在表面上方不超過0.25mm。如下文所述，橫向突出通常足以提供機(jī)械的穩(wěn)定性和良好的電接觸，但是不夠阻擋由上電極產(chǎn)生的電場(chǎng)。垂直突出量通常是很小的，讓上電極能夠水平地接近到被夾住的目標(biāo)晶片附近。如果電源電極需要接觸到目標(biāo)晶片，上述的這種夾具就無法使用了。
采用環(huán)形夾具有利于降低熱質(zhì)量，從而有助于半導(dǎo)體襯底溫度本身快速下降。在采用這樣的結(jié)構(gòu)時(shí)，為了保證電場(chǎng)在晶片的面上均勻分布，可以布置一個(gè)與半導(dǎo)體襯底和環(huán)形卡盤環(huán)相接觸的精細(xì)的絲網(wǎng)柵格，它和下文所述用做電場(chǎng)的另一個(gè)極板的柵格類似。這種絲網(wǎng)柵格有助于產(chǎn)生更加均勻的電場(chǎng)，并且盡量減少熱質(zhì)量的增加。
圖1d表示本發(fā)明的又一個(gè)實(shí)施例，將一個(gè)電場(chǎng)源晶片8布置在目標(biāo)晶片的兩側(cè)。夾在兩個(gè)電場(chǎng)源晶片之間的目標(biāo)晶片被布置在一個(gè)卡盤1上。如果需要產(chǎn)生均勻的電場(chǎng)，往往就需要采用電場(chǎng)源晶片。
為產(chǎn)生電場(chǎng)還可以包括布置一種導(dǎo)電材料的柵格，例如圖2a,2b和2c所示的線或者是一種用金屬薄膜制成的導(dǎo)電板。如果需要產(chǎn)生空間上變化的電場(chǎng)，往往就需要采用柵格式的電場(chǎng)源。柵格或是板被布置成與半導(dǎo)體襯底的局部表面接近但是不接觸。然而，如果用一個(gè)氧化層將柵格或是板隔離，接觸也是容許的，只要夾具象上述那樣有一個(gè)突出部分就能防止接觸。
柵格從含義上說包括許多通道。柵格通道對(duì)于退化燈發(fā)出的熱輻射是實(shí)際的通道，通過的輻射很少被吸收。然而，如果上電極是用連續(xù)的金屬-石英/氧化物疊層構(gòu)成的，熱輻射就會(huì)受到目標(biāo)晶片的阻擋。然而，通過疊層傳熱只需要0.5秒就能通過這些層傳播到目標(biāo)晶片，有些輻射最終被目標(biāo)晶片吸收作為摻雜物退火的有效熱量，這正是本發(fā)明的目的。
可以用一種適當(dāng)?shù)膶?dǎo)電材料制作柵格，其結(jié)構(gòu)例如是圖2a,2b和2c所示的柵格-石英或-氧化物疊層。這種金屬或其他適當(dāng)?shù)慕饘倩蚴呛辖鹪谒璧耐嘶饻囟认虏粫?huì)熔化和/或卷曲。按照一個(gè)實(shí)施例，用鎢絲制成柵格。具有足夠高熔點(diǎn)的其他合適的金屬和合金包括鉻(Cr)，鎳(Ni)，鉑(Pt)，鈦(Ti)和NiCr。
圖2a中的第一絲網(wǎng)柵格層面可以用淀積的石英或氧化物與電場(chǎng)源晶片襯底隔開10nm到100nm的距離。第一絲網(wǎng)柵格層面是厚度為100nm到500nm的平行鎢絲構(gòu)成的圖形?？梢杂墒┘与妶?chǎng)時(shí)需要的空間變化程度來限定與晶片的面平行的絲線的寬度。然而，所需的寬度應(yīng)該足夠在每條絲線的一端用絲焊連接到一條外部導(dǎo)線例如是鎢或銅線。外部導(dǎo)線可以連接到產(chǎn)生電場(chǎng)的DC或AC電壓源。
圖2a表示本發(fā)明一個(gè)實(shí)施例的裝置的透視圖，圖中用一層鎢絲編織成矩形柵格。在一個(gè)裸露的硅晶片13上淀積一個(gè)100nm的石英或氧化物薄層14。在淀積石英或氧化物層14之后形成一層平行的鎢絲15?？梢圆捎煤?jiǎn)單的掩模工藝形成這種絲線。
可以用相同的方法形成淀積的另一個(gè)100nm的石英或氧化物薄層16，它可以和鎢絲的正交列分開?？梢酝ㄟ^絲焊形成絲線間的接觸點(diǎn)。在第二絲網(wǎng)柵格層面17上可以淀積又一個(gè)石英或氧化物層18。這樣就能獨(dú)立地偏置行和列，并且構(gòu)成DC電場(chǎng)源的一個(gè)電極。在目標(biāo)晶片的面上可以控制撞擊目標(biāo)晶片的電場(chǎng)在空間上的變化。目標(biāo)晶片的背面可以按圖1a,1b,1c或1d的方式支撐。
絲網(wǎng)柵格層面本身可以通過淀積例如上述范圍內(nèi)的所需厚度的鎢金屬來形成，然后按照公知的現(xiàn)有技術(shù)用標(biāo)準(zhǔn)的掩模和蝕刻工藝對(duì)金屬層構(gòu)圖?？梢酝ㄟ^淀積另一層10nm到100nm的石英或氧化物將第二絲網(wǎng)柵格層面與第一層面隔開。淀積石英或氧化物的厚度至少應(yīng)該達(dá)到絲線的厚度額外再加上10nm到100nm，為下一層面留出間隙。按照現(xiàn)有技術(shù)，也可以淀積更厚的石英或氧化物，然后通過拋光回到所需的厚度。然后可以按照類似于第一層面的方式形成第二層面上的鎢絲，但是絲線的走向與第一層面的絲線正交。在第二層面上可以淀積另外一層100nm到500nm的氧化物或石英薄膜使其鈍化，以免和處在這一電場(chǎng)源晶片下面的需要退火的下層晶片發(fā)生短路。
圖2b表示另一實(shí)施例的柵格的透視圖，這種柵格構(gòu)成一個(gè)環(huán)狀的圖形?？梢园凑招纬蓤D2a的矩形柵格的類似方式形成圖2b所示的環(huán)形柵格19?？梢酝ㄟ^淀積石英或氧化物薄膜21和22將基礎(chǔ)晶片13，環(huán)形絲線層19和徑向絲線層20隔開。各個(gè)環(huán)形和半徑之間的連接可以通過層間的交叉完成。絲焊可以形成徑向絲線與AC或DC偏置的接觸。通過徑向絲線可以獨(dú)立地偏置環(huán)形絲線。
按照形成上述矩形圖形的類似方式也可以形成如圖2b所示的徑向柵格，但是需要采用精細(xì)的掩模，這都是公知的現(xiàn)有技術(shù)。
圖2c所示的實(shí)施例代表圖2a所示實(shí)施例的一種簡(jiǎn)化形式。在圖2c的實(shí)施例中僅僅使用了一層鎢絲23。在鎢絲23頂上可以布置一個(gè)石英或氧化物層24。圖2c所示實(shí)施例中的絲線按照交叉陰影線的方式構(gòu)圖，在線的交叉處連接。這樣，矩形柵格的絲線在受到電壓偏置時(shí)是等電位的。
圖2d表示用一個(gè)薄膜25代替圖2a,2b和2c中的柵格的一個(gè)實(shí)施例。薄膜可以用上述的鎢或是其他合適的金屬或者合金制成。在薄膜25頂上布置一個(gè)石英或氧化物層26。
對(duì)上述工藝稍加修改就能夠形成圖2d中的連續(xù)的金屬薄膜25，這種薄膜不需要構(gòu)圖或是第二層金屬。然而，為了防止和下面的需要退火的晶片短路，這種單一金屬層必須按照上述方式鈍化。
本發(fā)明進(jìn)一步的修改可以包括一個(gè)屏蔽層，阻止施加的電場(chǎng)進(jìn)入處理中的晶片。屏蔽層可以用能夠?qū)⒕c施加的電場(chǎng)屏蔽的任何材料構(gòu)成。按照一個(gè)實(shí)施例，屏蔽層是由淀積在一個(gè)氧化物層上面的一個(gè)金屬層構(gòu)成的。金屬層可以很厚。例如，金屬層的厚度可以達(dá)到500nm以上。可以采用任何合適的金屬。按照一個(gè)實(shí)施例，這種金屬包括一個(gè)鎢薄膜。上述的“電場(chǎng)屏蔽掩?！敝辉试S目標(biāo)晶片上選定的區(qū)域接受電場(chǎng)輔助下的退火。
圖3表示一個(gè)半導(dǎo)體襯底的截面圖，在半導(dǎo)體襯底的表面上包括一個(gè)分成兩件的電場(chǎng)屏蔽掩?；蚴歉g層。圖3還表示了上面裝有半導(dǎo)體晶片32的一個(gè)卡盤30。在半導(dǎo)體襯底的各個(gè)區(qū)域上已經(jīng)涂上了磷34和硼36。
腐蝕層38是分成兩件的層。這種腐蝕層包括一個(gè)氧化物層40和一個(gè)金屬層42。在晶片32的表面33上延伸的腐蝕層超過硼區(qū)域36的邊緣，但是遠(yuǎn)離磷區(qū)域34。如圖3中所示，在金屬氧化物掩模的涂有硼的區(qū)域一側(cè)有一個(gè)選擇的石英或氧化物層44。它提供了一個(gè)平面，用來接觸或是對(duì)準(zhǔn)電場(chǎng)源柵格/金屬疊層46。
如圖3所示的電場(chǎng)源柵格/金屬疊層的實(shí)施例包括一個(gè)晶片48，晶片上面有一個(gè)鎢金屬層50，金屬層上面有一個(gè)氧化物/石英層52。上文已經(jīng)具體描述了這種電場(chǎng)源晶片。圖3所示的掩模方案包括腐蝕金屬層，它可以屏蔽施加的電場(chǎng)，使其不能施加到下面的晶片內(nèi)的摻雜物上，特別是用來遮掩硼，讓這種摻雜物完全暴露于輔助電場(chǎng)的充分作用之下。
電場(chǎng)源柵格/金屬疊層可以布置在半導(dǎo)體襯底的一部分表面上面?；蛘呤请妶?chǎng)源柵格/金屬疊層僅僅蓋住半導(dǎo)體襯底的局部。電場(chǎng)源柵格/金屬疊層實(shí)際上是由許多局部柵格構(gòu)成的。僅僅在半導(dǎo)體襯底的一或多個(gè)選定部位上布置電場(chǎng)源柵格/金屬疊層或是局部柵格有助于進(jìn)一步控制摻雜物的擴(kuò)散。
布置的電場(chǎng)源柵格/金屬疊層與半導(dǎo)體襯底相距的距離是可以改變的，取決于具體的實(shí)施例。如圖1a,1b,1c和1d所示，電場(chǎng)源柵格/金屬疊層可以接觸到目標(biāo)晶片，或者是與半導(dǎo)體襯底相距100nm到500nm。如果布置的電場(chǎng)源柵格/金屬疊層接觸到半導(dǎo)體襯底，如圖2a,2b,2c和2d所示，最頂上的石英或氧化物層能夠提供必要的隔離，在電場(chǎng)輔助退火過程中防止電流流經(jīng)目標(biāo)晶片。
為了精密控制電場(chǎng)的分布，電場(chǎng)源柵格包括許多可以獨(dú)立偏置的線。另外，柵格也可以包括許多局部柵格。局部柵格本身包括也包括可以獨(dú)立偏置的線。這種柵格，每個(gè)可以偏置的線和/或每個(gè)局部柵格都可以連接到一個(gè)電壓源，例如圖1a,1b,1c和1d所示，在晶片的平面上，卡盤/下柵格和電場(chǎng)源柵格之間產(chǎn)生空間變化的電場(chǎng)。如果電場(chǎng)源是由夾在兩個(gè)隔離石英/氧化物層之間的均勻的金屬薄膜構(gòu)成的，目標(biāo)晶片表面上的電場(chǎng)在目標(biāo)晶片的平面上就會(huì)是均勻的。
進(jìn)而，柵格或是局部柵格可以在多個(gè)位置上形成電接觸。各個(gè)位置可以獨(dú)立地偏置。按照理想的柵格層次，從理論上來說，采用按照現(xiàn)有技術(shù)方式獲得的線路層次就能夠獨(dú)立接觸到柵格-線部件。這樣就能進(jìn)一步精密地控制電場(chǎng)，進(jìn)而控制摻雜物的擴(kuò)散。
如上所述，無論何種結(jié)構(gòu)的柵格都具有足以覆蓋半導(dǎo)體襯底整個(gè)表面的尺寸。這種柵格能夠在晶片表面上并且與其垂直地產(chǎn)生一個(gè)恒定的電場(chǎng)。
為了產(chǎn)生垂直于半導(dǎo)體襯底表面的DC或是一維AC電場(chǎng)，將電場(chǎng)源柵格/金屬疊層與半導(dǎo)體襯底表面平行地布置。如果需要讓DC或一維AC電場(chǎng)和半導(dǎo)體襯底表面有一個(gè)角度，就可以相互成一定角度來布置柵格和襯底。如上所述，該角度被限制在Jmax以下。
施加DC電場(chǎng)的強(qiáng)度可以按照具體的實(shí)施例而改變。影響場(chǎng)強(qiáng)的一個(gè)因素是需要在何種程度上加強(qiáng)或是延緩摻雜物的擴(kuò)散。半導(dǎo)體襯底表面上的DC電場(chǎng)的場(chǎng)強(qiáng)通常是0.01MV/cm到1.0MV/cm。按照淺層接合半導(dǎo)體技術(shù)，摻雜物的穴深度在0.25mm以下，按照現(xiàn)有技術(shù)的退火溫度范圍是900℃到1150℃，退火的時(shí)間范圍是0.5秒到10秒。在這種情況下，為了加強(qiáng)/延緩n+摻雜物例如是磷或者砷，推薦采用幅值為+/-0.01MV/cm的電場(chǎng)。對(duì)于p+摻雜物例如硼的加強(qiáng)/延緩是相反的。為了影響到已經(jīng)被注入襯底深處的摻雜物的擴(kuò)散/退火，可能需要更高的電場(chǎng)，例如是0.1到1.0MV/cm。由于載流子屏蔽，目標(biāo)晶片的襯底表面以下的場(chǎng)強(qiáng)可以隨著進(jìn)入襯底的深度而變。表面上、下的場(chǎng)強(qiáng)實(shí)際上都可以改變。
如上所述，本發(fā)明的方法包括在半導(dǎo)體襯底的選定部位上改變和/或降低DC或AC電場(chǎng)強(qiáng)度。這樣就能局部控制摻雜物的擴(kuò)散。DC或AC電場(chǎng)可以采取各種控制方式。
控制DC電場(chǎng)強(qiáng)度的一種方式是在半導(dǎo)體襯底上已經(jīng)注入了摻雜物的表面上的至少一部分上提供至少一個(gè)腐蝕層?？梢圆捎媚軌蚩刂艱C或AC電場(chǎng)強(qiáng)度的任何材料，它在所需的退火溫度下應(yīng)該不會(huì)熔化，劣化和/或分解。通常，該腐蝕層減少了DC或AC電場(chǎng)強(qiáng)度。這至少一個(gè)腐蝕層可以包括一個(gè)金屬層。如上所述，這種金屬的例子有難熔的金屬鎢，鉻，鎳，鉑以及合金NiCr。
這至少一個(gè)腐蝕層還可以包括至少一層介質(zhì)材料。介質(zhì)層位于半導(dǎo)體襯底表面之上，處在金屬層和半導(dǎo)體襯底之間。介質(zhì)層可以采用任何介質(zhì)材料。在至少一個(gè)腐蝕層中可以采用的介質(zhì)材料包括至少一種氮化物和/或至少一種氧化物?？梢圆捎脴?biāo)準(zhǔn)的光刻膠掩模技術(shù)獲得這種腐蝕層。
介質(zhì)層的厚度可隨具體情況而變。典型的介質(zhì)層厚度是20nm。一般來說，介質(zhì)層的厚度是10nm到100nm。
金屬層的厚度也可隨具體情況而變。其典型厚度如上文所述。
腐蝕層的厚度和成分足以對(duì)DC電場(chǎng)產(chǎn)生必要的影響。
可以采用一或多個(gè)熱源為襯底和摻雜物退火。熱源可以布置在半導(dǎo)體襯底上已經(jīng)注入摻雜物的那一側(cè)的背面。至少一個(gè)熱源的側(cè)面正對(duì)著柵格的背面。
如果不用腐蝕層，電場(chǎng)源柵格/金屬疊層也可以推進(jìn)到更加靠近半導(dǎo)體襯底表面但是與其不接觸的位置。可以將柵格變成更小的柵格陣列，能夠選擇激勵(lì)或是偏置，在晶片的指定區(qū)域中產(chǎn)生所需的局部電場(chǎng)。利用局部柵格可以使控制進(jìn)一步達(dá)到一個(gè)晶片上的單個(gè)芯片的規(guī)模。這對(duì)于控制器件性能因其他原因在晶片級(jí)上的偏移具有特殊的價(jià)值。
本發(fā)明還提供了一種在半導(dǎo)體襯底中形成理想接合剖面圖的裝置。本發(fā)明的裝置可以用來實(shí)施上述的方法。按照本發(fā)明的這種裝置包括對(duì)已經(jīng)注入了至少一種摻雜物的半導(dǎo)體襯底退火的裝置。退火裝置包括至少一個(gè)熱源。
圖1a,1b,1c和1d代表本發(fā)明的裝置的幾種不同實(shí)施例。圖1a所示實(shí)施例的裝置包括支撐著半導(dǎo)體襯底2的一個(gè)導(dǎo)電卡盤1，這是一個(gè)半導(dǎo)體晶片?？ūP本身如上文所述。如圖1b所示，這種卡盤包括一個(gè)環(huán)，暴露出目標(biāo)晶片的頂面和底面?？ūP同樣可以帶著半導(dǎo)體襯底旋轉(zhuǎn)。在必要時(shí)，旋轉(zhuǎn)有助于保證均勻地處理整個(gè)半導(dǎo)體襯底。
如圖1b所示，用導(dǎo)電材料例如上述的一種難熔金屬制成的絲線柵格3可以布置在環(huán)形卡盤內(nèi)與電場(chǎng)源柵格/金屬疊層相對(duì)的一側(cè)。這個(gè)柵格不一定非要接觸到晶片?；蛘呤侨鐖D1c所示，可以將絲線柵格放在目標(biāo)晶片下面代替卡盤，但是不必接觸到晶片。在后一種情況下，如圖1c所示，可以將晶片支撐在一個(gè)空心石英銷上，鎢絲穿過石英銷與DC電壓源V2形成接觸。圖1d表示另一個(gè)實(shí)施例，將一個(gè)雙重電場(chǎng)源柵格/金屬疊層安裝在目標(biāo)晶片下面代替圖1a,1b和1c中的卡盤或是絲線柵格。在各種情況下，電壓源V2都可以為下面的卡盤，柵格或是電場(chǎng)源柵格/金屬疊層供電。
用多個(gè)燈4來提供對(duì)襯底和注入的摻雜物退火所需的熱量。熱源可以布置在卡盤和支撐著的半導(dǎo)體襯底周圍的任何位置。這種熱源例如是圖1中所示的燈也可以布置在如圖1所示的卡盤的相反一側(cè)。將燈布置在圖1所示的卡盤的相反一側(cè)能使在絲線柵格和器件側(cè)面或是晶片的頂面之間干擾小一點(diǎn)。
也可以使用各種熱源，只要這種熱源能夠執(zhí)行上述的處理。
為了產(chǎn)生DC或AC電場(chǎng)，柵格5和卡盤1雙方連同柵格3都可以分別連接到至少一個(gè)電壓源6和7。電壓源可以連接到上述可以獨(dú)立偏置的線或者是局部柵格。電壓源在柵格5和卡盤/柵格3之間產(chǎn)生電場(chǎng)。在圖1a,1b,1c和1d所示的實(shí)施例中，電場(chǎng)垂直于半導(dǎo)體襯底的表面。如上所述，柵格和/或半導(dǎo)體襯底可以布置成相互有一定的角度，以控制橫向擴(kuò)散和垂直擴(kuò)散以及垂直與橫向擴(kuò)散的比例，如圖5所示。
圖5表示對(duì)橫向擴(kuò)散實(shí)行控制的一個(gè)實(shí)施例。例如，圖5中表示了電場(chǎng)源柵格/金屬疊層54相對(duì)于目標(biāo)晶片56表面的法線成θ角傾斜的效果。如圖5所示，由此在目標(biāo)晶片56中產(chǎn)生的電場(chǎng)是不對(duì)稱的。摻雜物穴58左側(cè)的電場(chǎng)比右側(cè)要強(qiáng)。因此，向外擴(kuò)散的摻雜物二維剖面圖60也是不對(duì)稱的，左側(cè)的擴(kuò)散距離L比右側(cè)的擴(kuò)散距離R要遠(yuǎn)。因此，相對(duì)于垂直向外擴(kuò)散的距離V而言，左、右的比例不等。
裝置的卡盤，燈，柵格和其他部件被裝入一個(gè)處理艙室(未示出)中。使用處理艙室能夠控制處理艙室內(nèi)的所有狀態(tài)。按照本發(fā)明的一個(gè)裝置可以包括一個(gè)用來控制處理艙室內(nèi)部壓力的泵。該裝置還可以包括至少一個(gè)氣源，用來將任何所需的氣體引入處理艙室。
在圖2a和2c所示的實(shí)施例中，柵格中各個(gè)獨(dú)立的絲線可以通過絲線各端上的絲焊點(diǎn)接觸到一個(gè)指定的電壓源。每個(gè)電壓源可以具有唯一的強(qiáng)度，從而在目標(biāo)晶片表面的平面上提供空間變化的電場(chǎng)。在圖2b所示的實(shí)施例中，第一柵格層的每個(gè)絲線環(huán)可以通過第二層面上的徑向絲線來接觸。
利用公知的現(xiàn)有技術(shù)，可以通過對(duì)介于中間的石英或氧化物進(jìn)行蝕刻而形成接觸。可以在每個(gè)徑向絲線的懸空端上形成對(duì)電壓源的絲焊接觸。和圖2a的實(shí)施例一樣，各個(gè)徑向絲線的電壓源可以是唯一的。
在圖2a,2b和2c所示的實(shí)施例中，可以在氧化物或石英薄膜上面淀積金屬柵格薄膜?？梢酝ㄟ^現(xiàn)有技術(shù)中公知的掩模技術(shù)形成這種柵格。在圖2b和2b所示的實(shí)施例中，在覆蓋的第二金屬柵格之間淀積一個(gè)石英或氧化物中間層。
圖2c所示的實(shí)施例不包括第二柵格層。圖2d所示的實(shí)施例也不包括柵格。在圖2c和2d所示的實(shí)施例中不需要石英或氧化物中間層。
由圖2c的柵格產(chǎn)生的電場(chǎng)周期性地出現(xiàn)在目標(biāo)晶片的平面上。另一方面，由圖2d中所示的均勻薄膜產(chǎn)生的電場(chǎng)是均勻且恒定地覆蓋著目標(biāo)晶片的整個(gè)表面。
本發(fā)明的上文從各個(gè)角度說明了在目標(biāo)上對(duì)摻雜物擴(kuò)散進(jìn)行局部控制所產(chǎn)生的優(yōu)點(diǎn)。
半導(dǎo)體襯底表面上的DC或AC電場(chǎng)強(qiáng)度是可以改變的。典型的DC或AC電場(chǎng)強(qiáng)度是0.01MV/cm到1.0MV/cm。其極性可根據(jù)摻雜物類型來選擇，將離子化的物質(zhì)驅(qū)動(dòng)到表面上產(chǎn)生理想的淺層接合，或者是在需要加強(qiáng)擴(kuò)散時(shí)驅(qū)動(dòng)其遠(yuǎn)離表面。1.0MV/cm以上的電場(chǎng)可能會(huì)導(dǎo)致晶片上的薄柵極氧化物被擊穿和/或損壞。通常將厚度小于4.0nm的氧化物看成是“薄的”。
如上所述，DC或AC電場(chǎng)強(qiáng)度從半導(dǎo)體襯底表面的表面之上到表面之下是可以改變的。例如，對(duì)于硅晶片上的氧化物，電場(chǎng)值可以是3.9*E,E是在空氣或真空中施加的電場(chǎng)強(qiáng)度。對(duì)于硅本身，電場(chǎng)的值大約是11.9*E。
本發(fā)明的上文已經(jīng)具體解釋了本發(fā)明。說明書中的描述僅僅是本發(fā)明的最佳實(shí)施例，正如上文所述，本發(fā)明在應(yīng)用中可以采取各種其他的組合，修改以及環(huán)境，并且能夠按照上文中的提示和/或相關(guān)技術(shù)領(lǐng)域中的知識(shí)在本發(fā)明的范圍內(nèi)修改或是變更。上述實(shí)施例進(jìn)一步的意圖是解釋實(shí)現(xiàn)本發(fā)明的最佳方式，并且讓本領(lǐng)域的技術(shù)人員能夠利用本發(fā)明，按照具體用途的需要使用本發(fā)明的其他實(shí)施例及其各種變形。因此，說明書的作用不是要將本發(fā)明局限于所述的內(nèi)容。另外，附加的權(quán)利要求書的用意是要包括各種實(shí)施例。
權(quán)利要求
1．在半導(dǎo)體襯底中形成理想的接合剖面圖的一種方法包括將至少一種摻雜物引入半導(dǎo)體襯底；并且隨后通過將半導(dǎo)體襯底退火來擴(kuò)散至少一種摻雜物，同時(shí)使半導(dǎo)體襯底暴露于一個(gè)DC或AC電場(chǎng)。
2．按照權(quán)利要求1的方法，其特征在于電場(chǎng)是一個(gè)AC電場(chǎng)。
3．按照權(quán)利要求1的方法，其特征在于電場(chǎng)是一個(gè)DC電場(chǎng)。
4．按照權(quán)利要求1的方法，其特征在于電場(chǎng)是一個(gè)頻率為60HZ或其以下的AC電場(chǎng)。
5．按照權(quán)利要求4的方法，其特征在于頻率是0.5到60HZ。
6．按照權(quán)利要求1的方法，其特征在于采用離子注入法注入摻雜物。
7．按照權(quán)利要求1的方法，其特征在于退火是一種快速熱退火。
8．按照權(quán)利要求3的方法，其特征在于DC電場(chǎng)延緩摻雜物的擴(kuò)散。
9．按照權(quán)利要求3的方法，其特征在于DC電場(chǎng)促進(jìn)摻雜物的擴(kuò)散。
10．按照權(quán)利要求1的方法，其特征在于電場(chǎng)是在半導(dǎo)體襯底的上表面上產(chǎn)生的，并且與半導(dǎo)體襯底的上表面垂直。
11．按照權(quán)利要求1的方法，其特征是進(jìn)一步包括將半導(dǎo)體襯底布置在一個(gè)提供電壓源的導(dǎo)電卡盤上；與半導(dǎo)體襯底表面的至少一部分鄰接地布置至少一個(gè)導(dǎo)電材料的柵格；以及對(duì)至少一個(gè)柵格和導(dǎo)電卡盤施加偏置電壓，產(chǎn)生AC或DC電場(chǎng)。
12．按照權(quán)利要求1的方法，其特征是進(jìn)一步包括與半導(dǎo)體襯底的至少一個(gè)表面鄰接地布置一個(gè)電場(chǎng)源晶片；以及對(duì)電場(chǎng)源晶片施加偏置電壓。
13．按照權(quán)利要求11的方法，其特征是在半導(dǎo)體襯底的整個(gè)上表面上布置柵格。
14．按照權(quán)利要求11的方法，其特征是將柵格布置在與半導(dǎo)體襯底相隔約100nm到約500nm的距離。
15．按照權(quán)利要求11的方法，其特征是柵格包括許多可以獨(dú)立偏置的線，而該方法進(jìn)一步包括獨(dú)立地偏置這些線。
16．按照權(quán)利要求11的方法，其特征在于柵格是用鎢制成的。
17．按照權(quán)利要求1的方法，其特征是進(jìn)一步包括在半導(dǎo)體襯底上的選定部位降低DC或AC電場(chǎng)的強(qiáng)度。
18．按照權(quán)利要求17的方法，其特征是降低場(chǎng)強(qiáng)的步驟包括在半導(dǎo)體襯底上表面的部位提供至少一個(gè)腐蝕層，用于將至少一種摻雜物與電場(chǎng)屏蔽。
19．按照權(quán)利要求18的方法，其特征是至少一個(gè)腐蝕層包括設(shè)在半導(dǎo)體襯底上表面部位上的一個(gè)金屬層。
20．按照權(quán)利要求19的方法，其特征是腐蝕層進(jìn)一步包括設(shè)在金屬層和半導(dǎo)體襯底之間的半導(dǎo)體襯底上表面上的一層介質(zhì)材料。
21．按照權(quán)利要求1的方法，其特征是半導(dǎo)體襯底上表面上的電場(chǎng)強(qiáng)度有約0.01MV/cm到約1.0MV/cm。
22．按照權(quán)利要求3的方法，其特征在于DC電場(chǎng)是正的。
23．按照權(quán)利要求3的方法，其特征在于DC電場(chǎng)是負(fù)的。
24．按照權(quán)利要求1的方法，其特征是在1大氣壓以下的壓力下執(zhí)行上述方法。
25．按照權(quán)利要求1的方法，其特征是由DC電場(chǎng)或AC電場(chǎng)來控制摻雜物的橫向和垂直擴(kuò)散。
26．按照權(quán)利要求25的方法，其特征是對(duì)摻雜物橫向擴(kuò)散的控制包括在半導(dǎo)體襯底的一個(gè)上表面上產(chǎn)生DC電場(chǎng)或AC電場(chǎng)，并且相對(duì)于半導(dǎo)體襯底的上表面有一個(gè)角度。
27．按照權(quán)利要求26的方法，其特征是電場(chǎng)相對(duì)于半導(dǎo)體襯底上表面的最大角度是15°。
28．按照權(quán)利要求27的方法，其特征是進(jìn)一步包括在退火和暴露于DC電場(chǎng)的過程中旋轉(zhuǎn)半導(dǎo)體襯底。
29．按照權(quán)利要求1的方法，其特征是執(zhí)行退火的溫度大約是900℃到1150℃。
30．按照權(quán)利要求1的方法，其特征是執(zhí)行退火的時(shí)間大約是0.5秒到10秒。
31．按照權(quán)利要求29的方法，其特征是將900℃到1150℃的溫度維持0.5到10秒。
32．按照權(quán)利要求29的方法，其特征是在10秒到60秒的時(shí)間周期內(nèi)將溫度從900℃到1150℃的溫度降低到室溫。
33．用于在半導(dǎo)體器件中形成理想的接合剖面圖的一種裝置，該裝置包括用來為內(nèi)部已經(jīng)擴(kuò)散有至少一種摻雜物的半導(dǎo)體襯底退火的裝置，退火裝置包括至少一個(gè)熱源；以及用來產(chǎn)生DC或AC電場(chǎng)并在退火的同時(shí)將半導(dǎo)體襯底暴露于這一DC或AC電場(chǎng)的裝置。
34．按照權(quán)利要求33的裝置，其特征在于電場(chǎng)是一個(gè)AC電場(chǎng)。
35．按照權(quán)利要求33的裝置，其特征在于電場(chǎng)是一個(gè)AC電場(chǎng)。
36．按照權(quán)利要求33的裝置，其特征在于電場(chǎng)是一種一維電場(chǎng)。
37．按照權(quán)利要求33的裝置，其特征在于電場(chǎng)是一個(gè)DC電場(chǎng)。
38．按照權(quán)利要求33的裝置，其特征在于進(jìn)一步包括用來在半導(dǎo)體襯底中擴(kuò)散至少一種摻雜物的裝置。
39．按照權(quán)利要求33的裝置，其特征在于電場(chǎng)產(chǎn)生裝置在半導(dǎo)體襯底的上表面上產(chǎn)生一個(gè)DC電場(chǎng)，并且與半導(dǎo)體襯底的上表面垂直。
40．按照權(quán)利要求33的裝置，其特征在于電場(chǎng)產(chǎn)生裝置包括用來安置半導(dǎo)體襯底的一個(gè)導(dǎo)電卡盤；用于偏置卡盤的裝置；當(dāng)半導(dǎo)體襯底被安置在卡盤上時(shí)與半導(dǎo)體襯底的至少一個(gè)表面的至少一部分相鄰布置的至少一個(gè)導(dǎo)電材料的柵格；以及用于偏置至少一個(gè)柵格的裝置。
41．按照權(quán)利要求33的裝置，其特征在于電場(chǎng)產(chǎn)生裝置包括；用來安置半導(dǎo)體襯底的一個(gè)導(dǎo)電卡盤；用于偏置卡盤的裝置；當(dāng)半導(dǎo)體襯底被安置在卡盤上時(shí)與半導(dǎo)體襯底的至少一個(gè)表面的至少一部分相鄰布置的至少一個(gè)電場(chǎng)源晶片；以及用于偏置至少一個(gè)電場(chǎng)源晶片的裝置。
42．按照權(quán)利要求40的裝置，其特征是至少一個(gè)柵格大于半導(dǎo)體襯底的整個(gè)上表面。
43．按照權(quán)利要求40的裝置，其特征是，當(dāng)半導(dǎo)體襯底被安置到卡盤上時(shí)，柵格與半導(dǎo)體襯底相距的距離大約是100nm到500nm。
44．按照權(quán)利要求40的裝置，其特征在于至少一個(gè)柵格包括許多可以獨(dú)立偏置的線，而柵格偏置裝置獨(dú)立地偏置這些線。
45．按照權(quán)利要求33的裝置，其特征是進(jìn)一步包括在半導(dǎo)體襯底的選定部位降低電場(chǎng)強(qiáng)度的裝置。
46．按照權(quán)利要求33的裝置，其特征是半導(dǎo)體襯底上表面上的電場(chǎng)強(qiáng)度有0.01MV/cm到1.0MV/cm。
47．按照權(quán)利要求33的裝置，其特征在于電場(chǎng)是一個(gè)頻率為60HZ以下的AC電場(chǎng)。
48．按照權(quán)利要求46的裝置，其特征是進(jìn)一步包括利用電場(chǎng)來控制至少一種摻雜物的橫向擴(kuò)散的裝置。
49．按照權(quán)利要求48的裝置，其特征是用來控制至少一種摻雜物的橫向擴(kuò)散的裝置包括在半導(dǎo)體襯底的上表面上，并且相對(duì)于半導(dǎo)體襯底的上表面有一個(gè)角度產(chǎn)生電場(chǎng)的裝置。
50．按照權(quán)利要求49的裝置，其特征在于產(chǎn)生的電場(chǎng)相對(duì)于半導(dǎo)體襯底上表面的最大角度是15°。
51．按照權(quán)利要求33的裝置，其特征是進(jìn)一步包括在退火和暴露于電場(chǎng)的過程中用來旋轉(zhuǎn)半導(dǎo)體襯底的裝置。
52．按照權(quán)利要求40的裝置，其特征是在半導(dǎo)體襯底與柵格相反的一側(cè)布置有至少一個(gè)熱源。
53．按照權(quán)利要求10的裝置，其特征在于卡盤包括一個(gè)用來夾持半導(dǎo)體襯底的環(huán)形夾具和一個(gè)連接到環(huán)形夾具上的導(dǎo)電材料制成的柵格。
全文摘要
在半導(dǎo)體器件中形成理想的接合剖面圖的一種方法。將至少一種摻雜物引入半導(dǎo)體襯底。通過將半導(dǎo)體襯底和至少一種摻雜物退火來擴(kuò)散至少一種摻雜物,同時(shí)使半導(dǎo)體襯底暴露于一個(gè)電場(chǎng)。
文檔編號(hào)H01L21/265GK1323061SQ01112158
公開日2001年11月21日 申請(qǐng)日期2001年3月29日 優(yōu)先權(quán)日2000年3月30日
發(fā)明者A·W·巴蘭蒂, J·J·埃利斯-莫納漢, 古川俊治, J·D·吉伯特, G·R·米勒, J·A·斯林克曼 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司