專利名稱：增加偶合比的非揮發(fā)性存儲裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非揮發(fā)性內(nèi)存(Non-Volatile Memory，NVM)，且特別涉及一種增加偶合比(Coupling Ratio)的非揮發(fā)性存儲裝置，是通過增加電容面積來達到的，如此則使得達到程序以及抹除效率所需要的控制柵電壓能夠減小。
本發(fā)明還涉及上述裝置的制造方法。
一種浮柵可抹除存儲單元(Erasable Memory Cell)，典型上包括一場效應晶體管(Field Effect Transistor)、一浮柵位于場效應晶體管的信道上方，以及一控制柵至少有一部份是位于浮柵的上方。浮柵與控制柵通常是由多晶硅所構(gòu)成，就如同浮柵的名稱所指，電子被隔離在浮柵中，例如，浮柵可以形成在完全由氧化區(qū)以及氧化層所環(huán)繞的環(huán)境中，由浮柵帶電荷與釋放電荷而將存儲單元程序化。
浮柵可抹除內(nèi)存的三種傳統(tǒng)的程序化機制分別是Fowler-Nordheim(FN)穿隧、加強的FN穿隧以及信道熱電子(Channel HotElectron，CHE)注射，參見H.Maes，J.Withers&G.Groeseneken，“Trendsin Non-volatile Memory Devices and Technologies”，SOLID STATEDEVICES page 157-168(1988)。一種非揮發(fā)性內(nèi)存可能是一種例如可抹除且可程序只讀存儲器(Erasable Programmable Read Only Memory，EPROM)、可電除且可程序只讀存儲器(Electrically ErasableProgrammable Read Only Memory，EEPROM)或是閃存(FlashMemory)。在FN穿隧中，電子從硅區(qū)域穿隧一氧化層(例如，隔絕浮柵的一二氧化硅(SiO2)層)進入浮柵或控制柵，典型上，需要一10M伏特/厘米的電場來減小硅-二氧化硅的障礙，以使電子可以從硅導帶穿隧進入二氧化硅中。須要注意的是在一高電場的情況之下，在一漏極接面的相鄰處能產(chǎn)生信道熱電子，這種信道熱電子能從信道注射進入一浮柵中。
對非揮發(fā)性內(nèi)存來說控置柵對浮柵的偶合比是非常重要的，一低的偶合比則需要一較高的控制柵電壓以達到程序及抹除效率，一高的控制柵電壓需求則突顯出電荷幫浦設計上的困難，再者，高的控制柵電壓需求也阻礙了縮小高電壓裝置的氧化層厚度與信道長度。為了遏阻一高的電壓需求這種缺點，有幾種增加偶合比的方法，例如，可以減小介電層的厚度，另一方法是增加內(nèi)多晶硅的介電常數(shù)，然而，減小介電層的厚度受制于資料保留的壽命，再加上增加內(nèi)多晶硅的介電常數(shù)通常需要發(fā)展新的材料。
因此，本發(fā)明的一目的就是克服現(xiàn)有技術(shù)的缺點。
本發(fā)明的另一目的就是增加一非揮發(fā)性存儲裝置的控制柵對浮柵的偶合比。
本發(fā)明的再一目的就是增加在一非揮發(fā)性存儲裝置中的電容面積。
本發(fā)明的又一目的就是增加在第一與第二多晶硅導電層之間的界面表面積。
本發(fā)明的還有一目的就是在不考慮微影情況下增加偶合比。
本發(fā)明為達到上述以及其它的目的，在本發(fā)明中公開一種通過增加電容面積以增加控制柵對浮柵的偶合比的存儲裝置以及制造的方法，這是通過增加控制柵與浮柵的重疊區(qū)來達到。
詳而言之，一種增加偶合比的非揮發(fā)性存儲裝置包括一具有復數(shù)隔離區(qū)的一基底，此復數(shù)隔離區(qū)例如是由區(qū)域氧化法(Local Oxidation，LOCOS)所形成，一第一導電層形成在基底與隔離區(qū)上，其中，第一導電層的一對側(cè)壁以垂直的方式形成在每一個隔離區(qū)上，此垂直的側(cè)壁是通過一已蝕刻出具有垂直邊的介電層罩幕而形成。
一第二導電層形成在第一導電層上，第二導電層以界面隔離第一導電層以增加表面積，進而增加偶合比，較佳的情況是，一內(nèi)導電介電層形成在第一與第二導電層中間，內(nèi)導電介電層最好包括第一層與第二層的二氧化硅(SiO2)層，以及位于中間的一層氮化硅(Si3N4)層。
因此，在本發(fā)明的裝置中，由于第一導電層是形成在長條線上，使得垂直的側(cè)壁得以形成，而達到在第一導電層與第二導電層之間產(chǎn)生一相當大的表面積界面，因而增加電容面積，進而增加控制柵對浮柵的偶合比。在增加偶合比的情況下，可以減小施加在控制柵電極(第二導電層)的控制電壓，事實上，是有可能省掉典型上用來補強控制電壓的電荷幫浦。既然，基于大的電容面積而增加感應在第一導電層中的電荷數(shù)量，故有可能以一較低的電壓施加在控制柵電極上。
為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，特舉較佳實施例，并配合附圖，作詳細說明如下

圖1是依據(jù)本發(fā)明，一種增加電容面積的非揮發(fā)性存儲裝置，其制造流程的第一步驟的俯視圖；以及圖2至圖6是依據(jù)本發(fā)明的一實施例，沿著圖1的I’-I平面，一種增加電容面積的非揮發(fā)性存儲裝置的制造流程圖。
其中，部件與附圖標記分別為10硅基底
12 隔離區(qū)14 第一介電層16 穿隧介電層18 第一導電層20 第二介電層22 第二導電層24 內(nèi)導電介電層圖1至圖6是表示形成本發(fā)明的一實施例的制程，請參照圖1以及圖2(圖2系沿著圖1的I’-I平面的一橫切面圖)，以一硅基底10為起始點，一隔離區(qū)12的長條線例如是以區(qū)域氧化法形成在硅基底10中，一第一介電層(例如，氮化硅)14形成在隔離區(qū)12與硅基底10上，圖案化的第一介電層14在每一隔離區(qū)12上形成一平行的長條線，一穿隧介電層(例如，二氧化硅)16形成在隔離區(qū)12每一個之間的硅基底10上，然后，一第一導電層(例如，摻雜的多晶硅)18形成做為一浮柵電極，須要注意的是圍繞著每一第一介電層14的第一導電層18的側(cè)壁均是垂直的，并且擁有一相當大的表面積，一大的表面積對增加電容面積是很重要的，在下面將會討論到。
請繼續(xù)參照圖3，沉積一第二介電層(例如，二氧化硅)20，第二介電層20具有一層足以填滿第一導電層18間的縫隙的厚度，然后，以第一導電層18做為蝕刻停止層來磨除或回蝕(Etch-Back)第二介電層20。
請繼續(xù)參照圖4，以第一介電層14做為蝕刻停止層來蝕刻第一導電層18。
請繼續(xù)參照圖5，去除第一介電層14與第二介電層20，例如，以蝕刻法來去除。
請繼續(xù)參照圖6，一內(nèi)導電介電層24形成在第一導電層18與隔離區(qū)12上，內(nèi)導電介電層24是由三層介電層所組成，第一層包括，例如，二氧化硅介電層，第二層包括，例如，氮化硅介電層，以及第三層包括，例如，二氧化硅介電層。然后，一第二導電層(例如，摻雜的多晶硅)22形成在內(nèi)導電介電層24上，第二導電層22做為控制柵電極。
請回來參照圖1，使用控制柵光罩使堆壘柵極圖案化，并且形成埋藏的位線。最后，使用傳統(tǒng)的后段工序來完成存儲裝置的制造(未繪示于圖中)。
綜上所述，雖然本發(fā)明已以較佳實施例公開如上，然而其并非用以限定本發(fā)明，任何熟習此技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的改進與更新，因此本發(fā)明的保護范圍當以權(quán)利要求書限定的保護范圍為準。
權(quán)利要求
1.一種增加偶合比的非揮發(fā)性存儲裝置，其特征在于包括一基底；一復數(shù)隔離區(qū)，形成在該基底中；一第一導電層，形成在該基底與該復數(shù)隔離區(qū)上，該第一導電層的一對側(cè)壁以垂直的方式形成在該復數(shù)隔離區(qū)的每一個上；一第二導電層，形成在該第一導電層上，該第二導電層以界面隔離該第一導電層以增加一表面積，進而增加偶合比。
2.根據(jù)權(quán)利要求1所述的增加偶合比的非揮發(fā)性存儲裝置，其特征在于它還包括一內(nèi)導電介電層，形成在該第一與該第二導電層中間。
3.根據(jù)權(quán)利要求2所述的增加偶合比的非揮發(fā)性存儲裝置，其特征在于在該內(nèi)導電介電層內(nèi)包括第一層與第二層的二氧化硅(SiO2)層，以及位于中間的一層氮化硅(Si3N4)層。
4.根據(jù)權(quán)利要求1所述的增加偶合比的非揮發(fā)性存儲裝置，其特征在于該第一導電層的垂直側(cè)壁是通過具有垂直側(cè)壁的一介電罩幕而形成。
5.根據(jù)權(quán)利要求1所述的增加偶合比的非揮發(fā)性存儲裝置，其特征在于該第一導電層以及該第二導電層包括一多晶硅材質(zhì)。
6.根據(jù)權(quán)利要求1所述的增加偶合比的非揮發(fā)性存儲裝置，其特征在于該第二導電層形成一控制柵電極。
7.根據(jù)權(quán)利要求1所述的增加偶合比的非揮發(fā)性存儲裝置，其特征在于通過硅的區(qū)域氧化法(Local Oxidation，LOCOS)以形成該復數(shù)隔離區(qū)。
8.根據(jù)權(quán)利要求3所述的增加偶合比的非揮發(fā)性存儲裝置，其特征在于它還包括一介電層，形成在該復數(shù)隔離區(qū)每一個之間的該基底上。
9.一種制造增加偶合比的非揮發(fā)性存儲裝置的方法，其特征在于步驟包括在一基底中形成一復數(shù)隔離區(qū)；在該基底與該復數(shù)隔離區(qū)上形成一第一導電層，該第一導電層的一對側(cè)壁以垂直的方式形成在該復數(shù)隔離區(qū)的每一個上；在該第一導電層上形成一第二導電層，該第二導電層以界面隔離該第一導電層以增加一表面積，進而增加偶合比。
10.根據(jù)權(quán)利要求9所述的制造增加偶合比的非揮發(fā)性存儲裝置的方法，其特征在于它還包括在該第一與該第二導電層中間形成一內(nèi)導電介電層的步驟。
11.根據(jù)權(quán)利要求10所述的制造增加偶合比的非揮發(fā)性存儲裝置的方法，其特征在于在該內(nèi)導電介電層內(nèi)包括第一層與第二層的二氧化硅(SiO2)層，以及位于中間的一層氮化硅(Si3N4)層。
12.根據(jù)權(quán)利要求9所述的制造增加偶合比的非揮發(fā)性存儲裝置的方法，其特征在于形成該第一導電層的步驟再包括形成一具有垂直側(cè)壁的介電罩幕以形成該第一導電層的該垂直側(cè)壁的步驟。
13.根據(jù)權(quán)利要求9所述的制造增加偶合比的非揮發(fā)性存儲裝置的方法，其特征在于該第一導電層以及該第二導電層包括一多晶硅材質(zhì)。
14.根據(jù)權(quán)利要求9所述的形成增加偶合比的非揮發(fā)性存儲裝置的方法，其特征在于該第二導電層形成一控制柵電極。
15.根據(jù)權(quán)利要求9所述的形成增加偶合比的非揮發(fā)性存儲裝置的方法，其特征在于通過硅的區(qū)域氧化法以形成該復數(shù)隔離區(qū)。
16.根據(jù)權(quán)利要求11所述的形成增加偶合比的非揮發(fā)性存儲裝置的方法，其特征在于它還包括在該復數(shù)隔離區(qū)每一個之間的該基底上形成一介電層的步驟。
全文摘要
一種通過增加電容面積以增加控制柵對浮柵的偶合比的存儲裝置以及制造的方法,是由增加控制柵與浮柵的重疊區(qū)來達到的。一種增加偶合比的非揮發(fā)性存儲裝置包括一具有復數(shù)隔離區(qū)的一基底,一第一導電層形成在基底與隔離區(qū)上,第一導電層的一對側(cè)壁以垂直的方式形成在每一個隔離區(qū)上,此垂直的側(cè)壁是通過一已蝕刻出具有垂直邊的介電層罩幕而形成。一第二導電層形成在第一導電層上,第二導電層以界面隔離第一導電層以增加表面積,進而增加偶合比,一內(nèi)導電介電層形成在第一與第二導電層中間,內(nèi)導電介電層最好包括第一層與第二層的二氧化硅層,以及位于中間的一層氮化硅層。
文檔編號H01L21/82GK1379476SQ0111031
公開日2002年11月13日 申請日期2001年4月3日 優(yōu)先權(quán)日2001年4月3日
發(fā)明者胡鈞屏 申請人:華邦電子股份有限公司