本發(fā)明是有關(guān)于一種接口電路，且特別是有關(guān)于一種用以存取周邊存儲器的周邊接口電路及周邊存儲器系統(tǒng)。
背景技術(shù)：
：：數(shù)碼相機、手機與mp3在這幾年來的成長十分迅速，使得消費者對存儲介質(zhì)的需求也急速增加。由于可復(fù)寫式非揮發(fā)性存儲器(rewritablenon-volatilememory)具有數(shù)據(jù)非揮發(fā)性、省電、體積小、無機械結(jié)構(gòu)、讀寫速度快等特性，最適于便攜式電子產(chǎn)品，例如筆記本電腦。u盤就是一種以快速存儲器作為存儲介質(zhì)的便攜式存儲裝置。因此，近年快速存儲器產(chǎn)業(yè)成為電子產(chǎn)業(yè)中相當(dāng)熱門的一環(huán)，并且快速存儲器也被大量應(yīng)用于周邊存儲器的使用。一般而言，主機端會通過周邊接口電路使用合適的周邊接口標(biāo)準(zhǔn)來通過對應(yīng)的周邊接口以連接周邊存儲器以存取數(shù)據(jù)。此外，為了加速存取數(shù)據(jù)的速度，周邊接口電路通常具有先進(jìn)先出(first-infirst-out，fifo)緩沖器，以存儲預(yù)先擷取(pre-fetched)數(shù)據(jù)，并且具有較周邊存儲器快的存取速度。然而，若所存取數(shù)據(jù)的地址是不連續(xù)的，部分的預(yù)先擷取數(shù)據(jù)，即使在短時間之內(nèi)就會被存取，也必須從先進(jìn)先出緩沖器中移除。因此，整個數(shù)據(jù)存取速度會降低。此外，周邊接口電路會被用來辨識所連接的周邊存儲器。如此一來，在周邊接口電路被實作后，周邊接口電路可能無法辨識新的周邊存儲器。技術(shù)實現(xiàn)要素：本發(fā)明提供一種基于所存儲在緩沖數(shù)據(jù)而采用不同存取方式的周邊接口電路、一種彈性地識別所連接的周邊存儲器在種類的方法，以及一種具有所述周邊接口電路的周邊存儲器系統(tǒng)。本發(fā)明的一實施例提供一種周邊接口電路。所述周邊接口電路包括接口排序器、輸入/輸出控制器、暫存器單元與數(shù)據(jù)緩沖器。接口排序器通過周邊 接口電性連接周邊存儲器。輸入/輸出控制器通過一或多個總線接口電性連接總線主控制器。接口排序器從所述輸入/輸出控制器接收多個請求且回應(yīng)于所述請求以存取所述周邊存儲器。輸入/輸出控制器從總線主控制器接收暫存器存取請求，并且存取所述暫存器單元以回應(yīng)所述暫存器存取請求。當(dāng)從所述總線主控制器接收數(shù)據(jù)存取請求時，所述輸入/輸出控制器判斷所述數(shù)據(jù)存取請求的目標(biāo)數(shù)據(jù)是否存在于所述數(shù)據(jù)緩沖器中。所述數(shù)據(jù)緩沖器是通過地址來隨機地被存取。所述暫存器單元控制所述周邊接口電路的行為或反映所述周邊接口電路的狀態(tài)，并且所述數(shù)據(jù)緩沖器保留所述周邊存儲器的一部分或多個部份的復(fù)本。根據(jù)本發(fā)明的一實施例，所述暫存器單元中的一個暫存器作為指令暫存器，并且當(dāng)所述指令暫存器被存取時，所述輸入/輸出控制器傳送接口請求至所述接口排序器。根據(jù)本發(fā)明的一實施例，所述暫存器單元中的一或多個暫存器被映射至所述數(shù)據(jù)緩沖器，并且存取所述暫存器實際上是存取所述數(shù)據(jù)緩沖器。根據(jù)本發(fā)明的一實施例，所述數(shù)據(jù)緩沖器包括一或多組的有效位元、標(biāo)簽與數(shù)據(jù)串。所述有效位元用以指示對應(yīng)的數(shù)據(jù)串是否有效。所述標(biāo)簽用以記錄對應(yīng)的數(shù)據(jù)串的部份地址。所述數(shù)據(jù)串用以記錄一或多個所述周邊存儲器的連續(xù)地址的數(shù)據(jù)。根據(jù)本發(fā)明的一實施例，所述數(shù)據(jù)緩沖器被實施為一指令快取。根據(jù)本發(fā)明的一實施例，所述輸入/輸出控制器進(jìn)一步從所述總線主控制器接收數(shù)據(jù)寫入請求。根據(jù)本發(fā)明的一實施例，所述數(shù)據(jù)緩沖器被實施為一數(shù)據(jù)快取。本發(fā)明的一實施例提供一種周邊存儲器系統(tǒng)。所述周邊存儲器系統(tǒng)包括周邊接口電路、總線主控制器與周邊存儲器。所述周邊接口電路包括接口排序器、輸入/輸出控制器、暫存器單元與數(shù)據(jù)緩沖器。總線主控制器通過一或多個總線接口電性連接所述周邊接口電路。周邊存儲器通過周邊接口電性連接所述周邊接口電路。接口排序器從所述輸入/輸出控制器接收多個請求且回應(yīng)于所述請求以存取所述周邊存儲器。所述數(shù)據(jù)緩沖器是通過地址來隨機地被存取。當(dāng)從所述總線主控制器接收數(shù)據(jù)存取請求時，所述輸入/輸出控制器判斷所述數(shù)據(jù)存取請求的目標(biāo)數(shù)據(jù)是否存在于所述數(shù)據(jù)緩沖器中。所述暫存 器單元包括多個暫存器，并且所述暫存器單元控制所述周邊接口電路的行為或反映所述周邊接口電路的狀態(tài)。所述數(shù)據(jù)緩沖器保留所述周邊存儲器的一部分或多個部份的復(fù)本，所述總線主控制器發(fā)起多個請求至所述周邊接口電路，并且所述周邊存儲器會存儲數(shù)據(jù)且接收來自周邊接口電路的指令。根據(jù)本發(fā)明的一實施例，所述暫存器單元中的一個暫存器作為指令暫存器，并且當(dāng)所述指令暫存器被存取時，所述輸入/輸出控制器傳送接口請求至所述接口排序器。根據(jù)本發(fā)明的一實施例，所述暫存器單元中的一或多個暫存器被映射至所述數(shù)據(jù)緩沖器，并且存取所述暫存器實際上是存取所述數(shù)據(jù)緩沖器。根據(jù)本發(fā)明的一實施例，所述總線主控制器發(fā)起多個請求以從所述周邊存儲器接收一辨識碼。所述總線主控制器根據(jù)所述辨識碼判斷所述周邊存儲器的類型，并且請求所述接口排序器操作于合適的傳輸模式?；谏鲜觯景l(fā)明的周邊接口電路具有存儲一或多個部份的周邊存儲器的復(fù)本的數(shù)據(jù)緩沖器。當(dāng)所述周邊接口電路接收數(shù)據(jù)存取請求時，所述周邊接口電路先行檢查目標(biāo)數(shù)據(jù)是否存在于數(shù)據(jù)緩沖器中。若所述數(shù)據(jù)存取請求的所述目標(biāo)數(shù)據(jù)存在于所述數(shù)據(jù)緩沖器中，所述周邊接口電路從所述數(shù)據(jù)緩沖器回傳數(shù)據(jù)，作為所述數(shù)據(jù)存取請求的回應(yīng)，進(jìn)而增進(jìn)數(shù)據(jù)存取速度。若所述數(shù)據(jù)存取請求的所述目標(biāo)數(shù)據(jù)不存在于所述數(shù)據(jù)緩沖器中，所述周邊接口電路存取所述周邊存儲器并且至少保留所述目標(biāo)數(shù)據(jù)的復(fù)本在所述數(shù)據(jù)緩沖器中。如此一來，可提升執(zhí)行數(shù)據(jù)存取的效率與存取目標(biāo)數(shù)據(jù)的速度。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細(xì)說明如下。附圖說明圖1是根據(jù)本發(fā)明的一實施例所示出的周邊接口電路的方塊圖；圖2是根據(jù)本發(fā)明的一實施例所示出的周邊接口電路的操作流程圖；圖3是根據(jù)本發(fā)明的一實施例所示出的周邊存儲器系統(tǒng)的方塊圖；圖4是根據(jù)本發(fā)明的一實施例所示出的數(shù)據(jù)緩沖器的方塊圖；圖5是根據(jù)本發(fā)明的一實施例所示出的周邊存儲器系統(tǒng)的操作的方塊圖；圖6是根據(jù)本發(fā)明的一實施例所示出的數(shù)據(jù)緩沖器的方塊圖；圖7是根據(jù)本發(fā)明的一實施例所示出的周邊存儲器系統(tǒng)的方塊圖；圖8是根據(jù)本發(fā)明的一實施例所示出的周邊存儲器系統(tǒng)的方塊圖。附圖標(biāo)記說明：10、11、12、13：周邊存儲器系統(tǒng)；100：周邊接口電路；110：輸入/輸出控制器；120：接口排序器；130：暫存器單元；140：數(shù)據(jù)緩沖器；141、146：有效位元；142、147：標(biāo)簽；143、148：數(shù)據(jù)串；144、145：緩沖器組；200：總線主控制器；300：周邊存儲器；310：快速存儲器；320：電子可抹除可程序化只讀存儲器；330：靜態(tài)隨機存取存儲器；400：總線接口；410：先進(jìn)周邊總線；420：先進(jìn)可擴展接口總線；430：本地存儲器接口；440：先進(jìn)高性能總線；500：周邊接口；510：串列周邊接口；520：內(nèi)部積體電路接口；s201、s203、s205、s207、s209、s211、s213：步驟；s501、s503、s505、s507、s509、s511、s513、s514、s515、s516、s517、s519、s521、s523、s525、s527：操作。具體實施方式在本發(fā)明的一實施例中，周邊接口電路包含數(shù)據(jù)緩沖器，所述數(shù)據(jù)緩沖器存儲一或多個部分的周邊存儲器。當(dāng)所述周邊接口電路接收數(shù)據(jù)存取請求時，所述周邊接口電路先檢查目標(biāo)數(shù)據(jù)是否存在于數(shù)據(jù)緩沖器中。若所述數(shù)據(jù)存取請求的所述目標(biāo)數(shù)據(jù)存在于所述數(shù)據(jù)緩沖器中，所述周邊接口電路從所述數(shù)據(jù)緩沖器回傳數(shù)據(jù)，作為所述數(shù)據(jù)存取請求的回應(yīng)，進(jìn)而增進(jìn)數(shù)據(jù)存取速度。若所述數(shù)據(jù)存取請求的所述目標(biāo)數(shù)據(jù)不存在于所述數(shù)據(jù)緩沖器中，所述周邊接口電路存取所述周邊存儲器并且至少保留所述目標(biāo)數(shù)據(jù)的復(fù)本在所述數(shù)據(jù)緩沖器中。以下會配合圖1與圖2說明本發(fā)明的各個實施例。圖1是根據(jù)本發(fā)明的一實施例所示出的周邊接口電路的方塊圖。圖2是根據(jù)本發(fā)明的一實施例所示出的周邊接口電路的操作流程圖。請同時參考圖1與圖2，在本實施例中，周邊接口電路100包括輸入/輸出控制器110、接口排序器120、暫存器單元130與數(shù)據(jù)緩沖器140。接口排序器120通過周邊接口500電性連接至周邊存儲器300。輸入/輸出控制器110通過一或多個總線接口400電性連接至總線主控器200。數(shù)據(jù)緩沖器140是通過地址來隨機地被存取。在本范例實施例中，總線主控制器200為具備運算能力的硬件(例如芯片組、處理器等)?？偩€主控制器200例如是中央處理單元(centralprocessingunit，cpu)、微處理器(micro-processor)、或是其他可程序化在處理單元、數(shù)字信號處理器(digitalsignalprocessor，dsp)、可程序化控制器、特殊應(yīng)用積體電路(applicationspecificintegratedcircuits，asic)、可程序化邏輯裝置(programmablelogicdevice，pld)或其他類似裝置。此外，在另一實施例中，總線主控制器200也可以是直接存儲器存取(directmemoryaccess，dma)控制器，其也會通過周邊接口電路100來對周邊存儲器300存取數(shù)據(jù)。在本實施例中，總線接口400為相容于多種標(biāo)準(zhǔn)的總線接口，并且根據(jù)廠商的設(shè)計，周邊接口電路100可通過1種或是多種總線接口400來與總線主控制器200連接。此些適用于總線接口400的標(biāo)準(zhǔn)包括先進(jìn)周邊總線(advancedperipheralbus，apb)標(biāo)準(zhǔn)、先進(jìn)高性能總線(advancedhigh-performancebus，ahb)標(biāo)準(zhǔn)與先進(jìn)可擴展接口(advancedextensible interface，axi)標(biāo)準(zhǔn)，或是本地存儲器接口(localmemoryinterface，lmi)標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，總線接口400也可以是符合周邊零件連接接口(peripheralcomponentinterconnect，pci)標(biāo)準(zhǔn)、高速周邊零件連接接口(peripheralcomponentinterconnectexpress，pciexpress)標(biāo)準(zhǔn)、序列先進(jìn)附件(serialadvancedtechnologyattachment，sata)標(biāo)準(zhǔn)、整合式驅(qū)動電子接口(integrateddeviceelectronics，ide)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。在本實施例中，周邊接口500為相容于多種標(biāo)準(zhǔn)的周邊接口。根據(jù)周邊存儲器的類型，接口排序器120可通過對應(yīng)的周邊接口500來與周邊存儲器300連接。此些適用于周邊接口500的標(biāo)準(zhǔn)包括內(nèi)部積體電路(inter-integratedcircuit，i2c)標(biāo)準(zhǔn)、串列周邊接口(serialperipheralinterface，spi)標(biāo)準(zhǔn)與超總線(hyperbus)標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明實施例不限于此，周邊接口500也可以是符合電氣和電子工程師協(xié)會(instituteofelectricalandelectronicengineers，ieee)1394標(biāo)準(zhǔn)、通用序列總線(universalserialbus，usb)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。周邊存儲器300用以存儲數(shù)據(jù)。一般來說，周邊存儲器300用以存儲數(shù)據(jù)的存儲空間會大于配置在周邊接口電路100的存儲器空間。周邊存儲器300可以是任何型態(tài)的非揮發(fā)性存儲器存儲裝置。例如，使用快速存儲器(flashmemory)或是其他類型的電子抹除式可復(fù)寫只讀存儲器(electrically-erasableprogrammableread-onlymemory，eeprom)的存儲裝置。周邊存儲器300也可以是由揮發(fā)性存儲器所構(gòu)成的存儲裝置。例如，周邊存儲器300可以是靜態(tài)隨機存取存儲器(staticrandomaccessmemory，sram)或動態(tài)隨機存取存儲器(dynamicrandomaccessmemory，dram)等。接口排序器120用以接收來自輸入/輸出控制器110的請求。在接收到數(shù)據(jù)存取的請求后，接口排序器120會根據(jù)接口排序器120與周邊存儲器300之間的周邊接口500的標(biāo)準(zhǔn)與暫存器單元130所表示的參數(shù)來使用適當(dāng)?shù)男蛄幸源嫒≈苓叴鎯ζ?00。在本實施例中，輸入/輸出控制器110用以接收來自總線主控制器200的請求并且執(zhí)行對應(yīng)的操作(s201)。輸入/輸出控制器110會從總線主控制器200接收兩種類型的請求：暫存器存取請求與數(shù)據(jù)存取請求。輸入/輸出控制器110會判斷所接收的請求的類型(s203)。若所接收的請求是暫存器存取請求，輸 入/輸出控制器110存取暫存器單元130中的目標(biāo)暫存器(s205)。若所接收到的請求是數(shù)據(jù)存取請求，輸入/輸出控制器110先檢查目標(biāo)數(shù)據(jù)是否存在于數(shù)據(jù)緩沖器140中(s207)。若數(shù)據(jù)存取請求的目標(biāo)數(shù)據(jù)存在于數(shù)據(jù)緩沖器140中，輸入/輸出控制器110存取數(shù)據(jù)緩沖器140(s209)。若數(shù)據(jù)存取請求的目標(biāo)數(shù)據(jù)不存在于數(shù)據(jù)緩沖器140中，輸入/輸出控制器110便傳送接口請求至接口排序器120以存取周邊存儲器300(s211)，并且至少保留所述目標(biāo)數(shù)據(jù)的復(fù)本在數(shù)據(jù)緩沖器140中(s213)。因為數(shù)據(jù)緩沖器140的存取速度比起周邊存儲器300快上十或數(shù)百倍，可通過使用數(shù)據(jù)緩沖器140來有效地改善數(shù)據(jù)存取的速度。以下將會配合圖式與實施例來詳細(xì)說明本發(fā)明的實施例的概念。圖3是根據(jù)本發(fā)明的一實施例所示出的周邊存儲器系統(tǒng)的方塊圖。請參照圖3，在本實施例中，周邊存儲器系統(tǒng)10包括總線主控制器200、周邊接口電路100與快速存儲器310。周邊接口電路100包括接口排序器120、輸入/輸出控制器110、暫存器單元130與數(shù)據(jù)緩沖器140。輸入/輸出控制器110可通過先進(jìn)周邊總線410與先進(jìn)可擴展接口總線420電性連接至總線主控制器200。接口排序器120可通過串列周邊接口510電性連接至快速存儲器310。數(shù)據(jù)緩沖器140通過地址被隨機地存取。如上所述，接口排序器120用以接收來自輸入/輸出控制器110的請求，并且存取快速存儲器310以回應(yīng)所述請求。舉例來說，從輸入/輸出控制器110接收到數(shù)據(jù)存取的請求后，接口排序器120會基于串列周邊接口協(xié)定將所述請求轉(zhuǎn)換為數(shù)據(jù)存取序列，以存取快速存儲器310的數(shù)據(jù)。除了數(shù)據(jù)存取請求之外，來自輸入/輸出控制器110的請求可包括適用于快速存儲器310的抹除操作。抹除操作用以指示快速存儲器310回傳部分或全部的存儲器為初始狀態(tài)，以讓數(shù)據(jù)可以再被寫入至快速存儲器310中。在本實施例中，輸入/輸出控制器110通過先進(jìn)周邊總線410來接收暫存器存取請求，以讀取或?qū)懭霑捍嫫鲉卧?30。所述暫存器單元可以控制接口排序器120的行為或是反映接口排序器120的狀態(tài)。此外，暫存器單元130中的一個暫存器可作為指令暫存器，并且當(dāng)指令暫存器被存取時，輸入/輸出控制器110可傳送請求至接口排序器120。更進(jìn)一步地，暫存器單元130中的一或多個暫存器可被映射至數(shù)據(jù)緩沖器140，進(jìn)而總線主控制器200可通 過傳送暫存器存取請求來存取數(shù)據(jù)緩沖器140。在本實施例中，輸入/輸出控制器110更用以通過先進(jìn)可擴展接口總線420來接收數(shù)據(jù)存取請求。若數(shù)據(jù)存取請求被輸入/輸出控制器110所接收，輸入/輸出控制器110先行檢查數(shù)據(jù)存取請求所指示的目標(biāo)數(shù)據(jù)是否存在于數(shù)據(jù)緩沖器140中。若所述數(shù)據(jù)存取請求的所述目標(biāo)數(shù)據(jù)存在于所述數(shù)據(jù)緩沖器140中，所述輸入/輸出控制器110便從所述數(shù)據(jù)緩沖器回傳數(shù)據(jù)以回應(yīng)所述數(shù)據(jù)存取請求。若所述數(shù)據(jù)存取請求的所述目標(biāo)數(shù)據(jù)不存在于所述數(shù)據(jù)緩沖器140中，所述輸入/輸出控制器110便傳送接口請求至接口排序器120以存取所述快速存儲器310，并且至少保留所述目標(biāo)數(shù)據(jù)的復(fù)本在所述數(shù)據(jù)緩沖器140中。在本實施例中，通過先進(jìn)可擴展接口總線420的每一數(shù)據(jù)存取請求是具有目標(biāo)地址的簡單存儲器存取。每一個目標(biāo)地址關(guān)聯(lián)至快速存儲器310的目標(biāo)數(shù)據(jù)。若輸入/輸出控制器110接收到數(shù)據(jù)存取請求，輸入/輸出控制器110會傳送具有目標(biāo)地址的數(shù)據(jù)存取請求至接口排序器120來存取快速存儲器310。在本實施例中，請參照圖3，總線主控制器200會在周邊存儲器系統(tǒng)11開電后對周邊接口電路100進(jìn)行初始化程序。在所述初始化程序中，總線主控制器200可設(shè)定暫存器單元130，借此，輸入/輸出控制器110可傳送識別請求(例如，“readid”指令)至接口排序器120。輸入/輸出控制器110通過接口排序器120從快速存儲器310接收識別碼(identificationcode，id)，作為識別請求的反應(yīng)。所述識別碼例如是對應(yīng)快速存儲器310的制造識別碼(manufacturerid)或是裝置識別碼(deviceid)?？偩€主控制器200根據(jù)所接收到的識別碼來識別快速存儲器310。接著，總線主控制器200會設(shè)定所述暫存器單元130，使接口排序器120可操作于適合的數(shù)據(jù)傳輸模式。舉例來說，在本實施例中，總線主控制器200辨識快速存儲器310支持四通道輸入輸出模式(quad-i/omode)，總線主控制器200會設(shè)定暫存器單元130使接口排序器120可操作于四通道輸入輸出模式來存取快速存儲器310。應(yīng)注意的是，在上述的初始化程序中，接口排序器120會使用預(yù)設(shè)的數(shù)據(jù)傳輸模式(例如，單通道數(shù)據(jù)傳輸模式)來與周邊存儲器溝通。有關(guān)使用于先進(jìn)周邊總線410與先進(jìn)可擴展接口總線420的接口標(biāo)準(zhǔn)的 細(xì)節(jié)為相關(guān)領(lǐng)域所知的技術(shù)，不贅述于此。在以下會通過多個實施例來說明圖1與圖3中的數(shù)據(jù)緩沖器140的細(xì)節(jié)。圖4是根據(jù)本發(fā)明的一實施例所示出的數(shù)據(jù)緩沖器的方塊圖。在本實施例中，數(shù)據(jù)緩沖器140包括有效位元141、標(biāo)簽142與數(shù)據(jù)串143。當(dāng)周邊存儲器300被輸入/輸出控制器110所存取時，輸入/輸出控制器110會重置有效位元141為“0”，存儲目標(biāo)數(shù)據(jù)的復(fù)本于數(shù)據(jù)(0)，并且紀(jì)錄目標(biāo)地址在標(biāo)簽142中。接著，輸入/輸出控制器110會預(yù)擷取(pre-fetch)周邊存儲器300中隨后的地址，并且循序地存儲預(yù)擷取后的數(shù)據(jù)(pre-fetcheddata)于數(shù)據(jù)(1)～數(shù)據(jù)(n)中。然后，設(shè)定有效位元141為“1”。在此，“n”為正整數(shù)，并且本發(fā)明不限定“n”的數(shù)值。如上所述，標(biāo)簽142存儲數(shù)據(jù)存取請求的目標(biāo)地址。實際上，標(biāo)簽142可存儲部分的目標(biāo)地址，此操作取決于周邊存儲器300的大小以及一個數(shù)據(jù)存儲單元的大小。假設(shè)周邊存儲器300的大小為2r位元組并且一個數(shù)據(jù)存儲單元的大小為2s位元組，其中參數(shù)“r”與“s”為正整數(shù)。接著，標(biāo)簽142會僅存儲目標(biāo)地址中的位元(r-1)～位元s。舉例來說，當(dāng)所述周邊存儲器的大小為1m(即，220，r＝20)位元組且一個數(shù)據(jù)存儲單位的大小為4(即，22，s＝2)位元組時，標(biāo)簽142會僅記錄目標(biāo)地址中的位元19(即，r-1＝20-1＝19)～位元2(即，s＝2)。在本實施例中，若輸入/輸出控制器110接收數(shù)據(jù)存取請求，輸入/輸出控制器110會通過目標(biāo)地址、有效位元141、標(biāo)簽142、周邊存儲器300的大小與一個數(shù)據(jù)存儲單元的大小來判斷目標(biāo)數(shù)據(jù)是否存在于數(shù)據(jù)緩沖器140中。假設(shè)目標(biāo)數(shù)據(jù)的地址為“a”，標(biāo)簽142的內(nèi)容為“t”，周邊存儲器300的大小為2r位元組，以及一個數(shù)據(jù)存儲單元的大小為2s位元組。基此，數(shù)據(jù)緩沖器140的地址“f”會通過下方的公式(1)來構(gòu)成。f＝a[r-1：s]-t(1)接著，若所計算出的“f”介于“0”與“n”之間(即，0<＝f<＝n)，則目標(biāo)數(shù)據(jù)存在于數(shù)據(jù)緩沖器140中。舉例來說，當(dāng)“n”為7、有效位元為“1”、標(biāo)簽t的內(nèi)容為0x18c63、周邊存儲器的大小為1m(即，220)位元組以及一個數(shù)據(jù)存儲單元的大小為4(即，22)位元組時，通過公式(1)，當(dāng)?shù)刂穉為0x63194時，目標(biāo)數(shù)據(jù)存在于數(shù)據(jù)緩沖器中。因為參數(shù)f＝a[20-1:2]-t＝ 0x63194[19:2]–0x18c63＝0x2，在0與7之間(即，0<＝“0x2”<＝7)。圖5是根據(jù)本發(fā)明的一實施例所示出的周邊存儲器系統(tǒng)的操作的方塊圖。換句話說，圖5示出了操作于上述實施例所說明的存儲器緩沖器140的周邊存儲器系統(tǒng)10。請參照圖4與圖5，假設(shè)周邊接口電路100接收到目標(biāo)地址為0x180的讀取指令的數(shù)據(jù)存取請求(s501)，接著，周邊接口電路100傳送包含地址0x180的讀取指令至周邊存儲器300(s503)。然后，周邊接口電路100從周邊存儲器300接收數(shù)據(jù)字節(jié)(s505)，并且在從周邊存儲器300接收到數(shù)據(jù)字節(jié)后，周邊接口電路100回傳數(shù)據(jù)字節(jié)以回應(yīng)數(shù)據(jù)存取請求(s507)。此數(shù)據(jù)字節(jié)也會紀(jì)錄在數(shù)據(jù)緩沖器中的數(shù)據(jù)(0)，并且圖4中的標(biāo)簽142會對應(yīng)地更新。接著，會從周邊存儲器300接收隨后地址(即，0x184～0x19f)的七個數(shù)據(jù)字節(jié)，并且循序地將所接收的七個數(shù)據(jù)字節(jié)記錄至數(shù)據(jù)緩沖器140中的數(shù)據(jù)(1)～數(shù)據(jù)(7)(s509)。然后，圖4中的有效位元141會被設(shè)定為“1”，并且周邊接口電路100會結(jié)束此指令(s511)。接下來，周邊接口電路100接收目標(biāo)地址為0x18c與0x184的讀取指令的兩個數(shù)據(jù)存取請求(s513、s515)。由于目標(biāo)地址0x18c與0x184皆位于隨后的地址0x184～0x19f內(nèi)，因此，對應(yīng)的數(shù)據(jù)字節(jié)分別存在于數(shù)據(jù)緩沖器的數(shù)據(jù)(1)與數(shù)據(jù)(3)中，并且周邊接口電路100會從數(shù)據(jù)緩沖器140回傳所述數(shù)據(jù)位元，而不是通過存取周邊存儲器300(s514、s516)。若周邊接口電路100接收目標(biāo)地址為0x258的讀取指令的數(shù)據(jù)存取請求(s517)，周邊接口電路100判定此目標(biāo)數(shù)據(jù)并不存在于數(shù)據(jù)緩沖器中，并且傳送包含地址0x258的讀取指令至周邊存儲器300(s519)。后續(xù)的操作s521、s523、s525與s527和之前的操作s505、s507、s509與s511相似，不贅述于此。圖6是根據(jù)本發(fā)明的一實施例所示出的數(shù)據(jù)緩沖器的方塊圖。在本實施例中，數(shù)據(jù)緩沖器140包括兩個緩沖器組144、145，其中緩沖器組144包括有效位元141、標(biāo)簽142與數(shù)據(jù)串143，并且緩沖器組145包括有效位元146、標(biāo)簽147與數(shù)據(jù)串148。每一個緩沖器組，其作用的方式與圖4中的數(shù)據(jù)緩沖器140的前述實施例相同。兩個緩沖器組提供了更多的緩沖空間，并且可以提供更佳的效能。本發(fā)明并不限定數(shù)據(jù)緩沖器140中的緩沖器組的數(shù)量。在另一實施例中，若周邊接口電路100被用以僅接收數(shù)據(jù)讀取請求時，數(shù)據(jù)緩沖器140會被實施為指令快取。若周邊接口電路100被用以接收數(shù)據(jù) 讀取請求與數(shù)據(jù)寫入請求時，數(shù)據(jù)緩沖器140會被實施為數(shù)據(jù)快取。應(yīng)注意的是，本發(fā)明并不限于圖3中的實施例。周邊存儲器電路100可通過其他類型的總線接口與周邊接口來連接至總線主控制器200與周邊存儲器300。圖7是根據(jù)本發(fā)明的一實施例所示出的周邊存儲器系統(tǒng)的方塊圖。圖8是根據(jù)本發(fā)明的另一實施例所示出的周邊存儲器系統(tǒng)的方塊圖。以下會僅說明圖7、圖8與圖3之間的不同之處。圖7、圖8中的元件的細(xì)節(jié)與圖3中的相同，不再贅述于此。舉例來說，請參照圖7，輸入/輸出控制器110通過先進(jìn)周邊總線410與本地存儲器接口(localmemoryinterface，lmi)430電性連接至總線主控制器200。輸入/輸出控制器110用以通過先進(jìn)周邊總線410接收暫存器存取請求，并且通過本地存儲器接口430接收數(shù)據(jù)存取請求。接口排序器120通過內(nèi)部積體電路接口520電性連接至電子可抹除可程序化只讀存儲器(eeprom)320。圖8所示出的是另一實施例。請參照圖8，輸入/輸出控制器110通過先進(jìn)高性能總線440電性連接至總線主控制器200。輸入/輸出控制器110通過先進(jìn)高性能總線440接收暫存器存取請求與數(shù)據(jù)存取請求。輸入/輸出控制器110可根據(jù)地址來分辨請求的類型。舉例來說，地址在0x0與0x0fff之間的請求會被視為暫存器存取請求，并且地址在0x100000與0x1fffff之間的請求會被視為數(shù)據(jù)存取請求。接口排序器120通過串列周邊接口510電性連接至靜態(tài)隨機存取存儲器330。綜上所述，本發(fā)明所提供的周邊存儲器系統(tǒng)與周邊接口電路具有存儲一或多個部份的周邊存儲器的復(fù)本的數(shù)據(jù)緩沖器。當(dāng)所述周邊接口電路接收數(shù)據(jù)存取請求時，所述周邊接口電路先檢查目標(biāo)數(shù)據(jù)是否存在于數(shù)據(jù)緩沖器中。若所述數(shù)據(jù)存取請求的所述目標(biāo)數(shù)據(jù)存在于所述數(shù)據(jù)緩沖器中，所述周邊接口電路從所述數(shù)據(jù)緩沖器回傳數(shù)據(jù)，回應(yīng)所述數(shù)據(jù)存取請求，進(jìn)而增進(jìn)數(shù)據(jù)存取速度。若所述數(shù)據(jù)存取請求的所述目標(biāo)數(shù)據(jù)不存在于所述數(shù)據(jù)緩沖器中，所述周邊接口電路存取所述周邊存儲器并且至少保留所述目標(biāo)數(shù)據(jù)的復(fù)本在所述數(shù)據(jù)緩沖器中。如此一來，可提升執(zhí)行數(shù)據(jù)存取的效率與存取目標(biāo)數(shù)據(jù)的速度。最后應(yīng)說明的是：以上各實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍。當(dāng)前第1頁12當(dāng)前第1頁12