專利名稱：具有漏極延伸區(qū)的橫向薄膜硅絕緣體(soi)pmos器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明所屬的技術(shù)領(lǐng)域是半導(dǎo)體絕緣體(SOI)器件，具體涉及適用于高電壓用途的橫向SOI PMOS器件。在制造高電壓功率器件中，通常必須在例如擊穿電壓、尺寸、“接通”電阻和制造簡(jiǎn)易性和可靠性方面上取得折衷和平衡。改進(jìn)一個(gè)參數(shù)例如擊穿電壓常常會(huì)導(dǎo)致其他參數(shù)例如“接通”電阻的降低。理想上，這種器件最好在所有方面都具有優(yōu)良的特性，且其工作和制造缺陷最小。
橫向薄膜SOI器件的一個(gè)特別優(yōu)選的形式包括半導(dǎo)體基片，在半導(dǎo)體基片上的埋入絕緣層以及在埋入絕緣層上的半導(dǎo)體表面層中的橫向晶體管器件，該晶體管器件例如MOSFET包括在埋入絕緣層上的半導(dǎo)體表面層，并且具有形成在對(duì)著第一導(dǎo)電型體區(qū)域的第二導(dǎo)電型體區(qū)域中的第一導(dǎo)電型源區(qū)域；在體區(qū)域的溝道區(qū)上方且與之絕緣的絕緣門電極；第一導(dǎo)電型橫向漂移區(qū)；以及通過(guò)漂移區(qū)與溝道區(qū)橫向隔開的第一導(dǎo)電型漏極區(qū)域。
在

圖1中顯示出這種類型的器件，該圖為與本申請(qǐng)共同轉(zhuǎn)讓的并在這里被引用作為參考的相關(guān)的美國(guó)專利Nos.5246870(涉及方法)和5412241(涉及器件)所共有。上述專利的在圖1中所示的器件是一種具有多方面特性的橫向SOIPMOS器件，例如一種具有線性橫向摻雜區(qū)和覆蓋在上面的場(chǎng)電極的壓縮的SOI層，以提高運(yùn)行。一般來(lái)說(shuō)，該器件是一種n溝道或NMOS晶體管，具有n型源區(qū)域和漏區(qū)域，它是采用一種被稱作NMOS技術(shù)制成的。
雖然在薄膜SOI器件方面的趨勢(shì)朝著具有壓縮的SOI層的方向發(fā)展，但是對(duì)于未壓縮的器件如在美國(guó)專利No.5300448中所示的器件而言具有某些優(yōu)點(diǎn)，如簡(jiǎn)易性，易于制造和更低的結(jié)構(gòu)成本，該專利是和本申請(qǐng)一起被共同轉(zhuǎn)讓的并且在這里被引用作為參考。
雖然上述類型的器件通常是采用如上所述的NMOS技術(shù)制成的n溝道器件，但是最好能實(shí)現(xiàn)采用標(biāo)準(zhǔn)技術(shù)的p溝道或PMOS高電壓晶體管。在美國(guó)專利No.5710451中顯示出實(shí)現(xiàn)這個(gè)的一種方法，該專利同樣是和本申請(qǐng)一起被共同轉(zhuǎn)讓的并在這里被引用作為參考。然而，在該參考文獻(xiàn)中所示的結(jié)構(gòu)需要半導(dǎo)體聯(lián)接區(qū)域，因此制造更復(fù)雜且昂貴，并且只在特定的工作模式中才能被用作PMOS晶體管。
因此，很顯然為了提高功率半導(dǎo)體器件的性能，已經(jīng)采用了許多技術(shù)和方法，并且一直在努力以獲得這些參數(shù)如擊穿電壓、尺寸、電流負(fù)載能力和制造簡(jiǎn)易性的更接近的最佳組合。雖然上述結(jié)構(gòu)都能在器件性能方面提供不同程度的改進(jìn)，但是沒(méi)有一種器件或結(jié)構(gòu)能完全優(yōu)化所有的針對(duì)高電壓高電流工作的設(shè)計(jì)要求，并且能靈活地制造出PMOS以及NMOS器件。
因此，最好具有一種能夠在高電壓高電流環(huán)境下具有高性能的晶體管器件結(jié)構(gòu)，并且具有能夠采用普通技術(shù)實(shí)現(xiàn)PMOS結(jié)構(gòu)的相對(duì)簡(jiǎn)單且經(jīng)濟(jì)的設(shè)計(jì)。
因此本發(fā)明的一個(gè)目的在于提供一種能夠在高電壓高電流環(huán)境下具有高性能的晶體管器件結(jié)構(gòu)。本發(fā)明還有一個(gè)目的在于提供這樣一種晶體管器件結(jié)構(gòu)，其中PMOS器件可以采用普通的技術(shù)來(lái)簡(jiǎn)單而又經(jīng)濟(jì)地生產(chǎn)。
根據(jù)本發(fā)明，這些目的可以在上述類型的橫向薄膜SOI PMOS器件結(jié)構(gòu)中實(shí)現(xiàn)，其中橫向漂移區(qū)設(shè)有線性分級(jí)的電荷分布，這樣在橫向漂移區(qū)中的摻雜級(jí)沿著從漏極區(qū)域朝著源區(qū)域的方向增加，并且其中表面鄰接的p型導(dǎo)電型漏極延伸區(qū)域設(shè)在漂移區(qū)中并且從漏極區(qū)域延伸到源區(qū)域附近，但是沒(méi)有與源區(qū)域直接接觸。
在本發(fā)明的優(yōu)選實(shí)施方案中，電介質(zhì)層設(shè)在漂移區(qū)域上方，并且導(dǎo)電場(chǎng)電極設(shè)在電介質(zhì)層上以及在漂移區(qū)域的至少一部分上方。
在本發(fā)明的另一個(gè)優(yōu)選實(shí)施方案中，導(dǎo)電場(chǎng)電極與PMOS器件的源區(qū)域聯(lián)接。
符合根據(jù)本發(fā)明的橫向薄膜SOI PMOS器件提供的顯著的改進(jìn)之處在于，使得這些器件適用于在高電壓高電流的環(huán)境下以及在特別高的擊穿電壓的情況下工作的令人滿意的性能特性的組合，本發(fā)明的器件能夠采用普通技術(shù)在能夠?qū)嵤㏄MOS結(jié)構(gòu)的相對(duì)簡(jiǎn)單而又經(jīng)濟(jì)的設(shè)計(jì)中實(shí)現(xiàn)。
本發(fā)明的這些和其它方面將參照下面所述的實(shí)施方案來(lái)闡明并變得更加清楚。
參照以下說(shuō)明書并結(jié)合附圖來(lái)閱讀將可以更加徹底地理解本發(fā)明，其中圖1顯示出根據(jù)本發(fā)明優(yōu)選的實(shí)施方案的橫向薄膜SOI PMOS器件的簡(jiǎn)化的剖視圖2顯示出根據(jù)本發(fā)明另一個(gè)優(yōu)選的實(shí)施方案的橫向薄膜SOI PMOS器件的簡(jiǎn)化的剖視圖。
圖中，具有相同導(dǎo)電型的半導(dǎo)體區(qū)域在這些剖視圖中被顯示出沿著相同方向畫有陰影線，并且應(yīng)該理解的是這些圖不是按比例畫的。
在圖1的簡(jiǎn)化的剖視圖中，橫向薄膜器件在這里是一種SOI PMOS晶體管20，它包括半導(dǎo)體基片22、埋入絕緣層24以及其中構(gòu)造有該器件的半導(dǎo)體表面SOI層26。PMOS晶體管包括p型導(dǎo)電的源區(qū)域28,n型導(dǎo)電的體區(qū)域30,n型導(dǎo)電的橫向漂移區(qū)32以及p型導(dǎo)電的漏極區(qū)域34?；镜钠骷Y(jié)構(gòu)還包括，門電極36，顯示出通過(guò)氧化物絕緣區(qū)域38與該器件下面的半導(dǎo)體表面層26和其它導(dǎo)電部分徹底絕緣。
另外，PMOS晶體管20可以包括與源區(qū)或28接觸的體接觸表面區(qū)域40，它位于體區(qū)域30中并且與體區(qū)域的導(dǎo)電類型相同，但是比體區(qū)域的摻雜高。與源區(qū)域28的電接觸由源接觸電極42提供，而漏極區(qū)域34設(shè)有漏極接觸電極44。
要知道的是，在該圖顯示出的簡(jiǎn)化的代表性器件描述了特定的器件結(jié)構(gòu)，但是在本發(fā)明的范圍可以采用在器件幾何形狀和結(jié)構(gòu)方面的各種變形。
根據(jù)本發(fā)明，PMOS晶體管20設(shè)有面聯(lián)接的p型導(dǎo)電漏極延伸區(qū)域46，它從漏極區(qū)34的區(qū)域延伸到源區(qū)域附近，但是沒(méi)有和源區(qū)或28直接接觸。另外，p型導(dǎo)電的緩沖區(qū)48可以選擇地設(shè)在漂移區(qū)32中并且在漏極區(qū)34下面從漏極延伸區(qū)或46向下延伸到埋入絕緣層24上。
橫向漂移區(qū)32在至少其橫向范圍的大部分上面設(shè)有線性分級(jí)的電荷分布，這樣在橫向漂移區(qū)中的摻雜級(jí)沿著從漏極區(qū)34朝著源區(qū)域28的方面增加。在橫向漂移區(qū)中的線性分級(jí)電荷分布和與n型漂移區(qū)32形成表面p-n結(jié)的p型導(dǎo)電漏極延伸的組合導(dǎo)致一種新的器件結(jié)構(gòu)，該結(jié)構(gòu)通過(guò)結(jié)點(diǎn)和MOS RESURF機(jī)構(gòu)的組合維持電壓。
在圖2的簡(jiǎn)化的剖視圖中，顯示出橫向薄膜SOI PMOS器件的第二實(shí)施方案。由于該器件的下層結(jié)構(gòu)類似于圖1的結(jié)構(gòu)，并且為了便于分辨，所以相同的元件分配有相同的附圖標(biāo)記，因此圖2中與圖1共有的部分將不再詳細(xì)描述。圖2的結(jié)構(gòu)與圖1的結(jié)構(gòu)的不同之處在于電介質(zhì)層50設(shè)在圖1的PMOS器件上面，并且導(dǎo)電場(chǎng)電極52設(shè)在電介質(zhì)層50上并且位于漂移區(qū)的至少一部分的上方。在本發(fā)明的優(yōu)選實(shí)施方案中，導(dǎo)電場(chǎng)電極52設(shè)在大部分漂移區(qū)52上方，并且通過(guò)源電極42與源區(qū)域28相連。
雖然可以認(rèn)識(shí)到在本發(fā)明的范圍內(nèi)可以考慮許多不同的結(jié)構(gòu)和選擇，但是各種代表性的設(shè)計(jì)參數(shù)和材料是以集中在與普通的現(xiàn)有技術(shù)結(jié)構(gòu)不同的那些器件部分上的非限制性實(shí)施例給出的。
如上所述，本發(fā)明的PMOS器件形成在沒(méi)有壓縮的SOI層中，因此避免了與許多現(xiàn)有技術(shù)的器件一樣在形成相對(duì)厚的局部氧化物區(qū)域方面的耗時(shí)、花費(fèi)和復(fù)雜性。通常在本發(fā)明中所采用的沒(méi)有壓縮的SOI層26的厚度可以在大約1.0到1.5微米的范圍內(nèi)，并具有厚度大約為0.5微米的表面鄰接p型導(dǎo)電漏極延伸區(qū)域46。用于SOI層的n型部分的通常的背景摻雜級(jí)大約在5×1015到1×1016cm-3的范圍內(nèi)，并具有線性分級(jí)的電荷分布，通過(guò)提供具有在大約9.0×1010到1.6×1011cm-2/微米的范圍內(nèi)的從漏極到源極1.6×1013到2.0×1013cm-2的最大n型插入，所述電荷分布被設(shè)在至少橫向漂移區(qū)的主要部分上方，這樣在橫向漂移區(qū)中的摻雜級(jí)沿著從漏極區(qū)域朝著源極區(qū)域的方向增加。線性分級(jí)的電荷分布可以設(shè)在漂移區(qū)的整個(gè)橫向范圍上，或者設(shè)在小于其整個(gè)橫向范圍的大部分上。表面鄰接漏極延伸區(qū)域摻雜有在大約2×1012到6×1012cm-2的范圍內(nèi)的p型導(dǎo)電摻雜劑，這樣該漏極延伸區(qū)域就具有大約為7000ohms/平方英寸的額定薄膜電阻。
源極和漏極區(qū)域(28,34)為p型導(dǎo)電并且摻雜級(jí)大約為2×1015cm-2，并且n型體區(qū)域30的摻雜級(jí)在大約1×1013到5×1013cm-2的范圍內(nèi)。應(yīng)該指出的是，采用獨(dú)立的摻雜步驟以形成體區(qū)域是任選的，因?yàn)轶w區(qū)域可以選擇性地由部分n型漂移區(qū)32形成。緩沖區(qū)48(可選的)的摻雜級(jí)在大約1×1013到3×1013cm-2的范圍內(nèi)，而n型導(dǎo)電體接觸表面區(qū)域40的摻雜級(jí)為大約2×1015cm-2。
在圖2的實(shí)施方案中，導(dǎo)電場(chǎng)電極52通常由金屬例如鋁形成，并且設(shè)在電介質(zhì)層50的上方，該電介質(zhì)層厚度通常在大約1.0-1.5微米的范圍內(nèi)并且由沉積的氧化物、氮化物或這兩種材料形成。
要重點(diǎn)指出的是，上述參數(shù)只是構(gòu)成代表值，應(yīng)該知道的是在本發(fā)明的范圍內(nèi)可以設(shè)想許多不同的結(jié)構(gòu)和變化，尤其是對(duì)于摻雜級(jí)、層厚、有或沒(méi)有任意區(qū)等方面，只要是本發(fā)明的必要技術(shù)特征都可以被結(jié)合，尤其是在其橫向范圍的主要部分上提供具有線性分級(jí)的電荷分布的橫向漂移區(qū)，并且在漂移區(qū)中提供表面鄰接的p型導(dǎo)電漏極延伸區(qū)域。
通過(guò)上述方式，本發(fā)明提供一種能夠在高電壓高電流環(huán)境下具有高性能的橫向SOI器件結(jié)構(gòu)，同時(shí)使得能夠采用普通的技術(shù)以簡(jiǎn)單而又經(jīng)濟(jì)的方式制造PMOS器件。
雖然已經(jīng)參照幾個(gè)優(yōu)選實(shí)施方案具體顯示并描述了本發(fā)明，但是對(duì)于那些本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)應(yīng)該理解的是，在不脫離本發(fā)明的精神或范圍的情況下可以作出各種形式的變化。在該申請(qǐng)中應(yīng)該理解的是元件前面的單詞“a”或“an”沒(méi)有包含這種元件的數(shù)量，并且單詞“包含”沒(méi)有排除那些所描述的或請(qǐng)求的之外的其它元件或步驟。
權(quán)利要求
1．一種橫向薄膜硅絕緣體(SOI)PMOS器件(20)，包含半導(dǎo)體基片(22)、在所述基片上的埋入絕緣層(24)以及在所述埋入絕緣層上的SOI層(26)中的橫向PMOS晶體管器件，該晶體管器件具有形成在n型導(dǎo)電的體區(qū)域(30)中的p型導(dǎo)電源區(qū)域(28)；鄰近所述體區(qū)域的n型導(dǎo)電的橫向漂移區(qū)(32)；p型導(dǎo)電并且通過(guò)所述橫向漂移區(qū)(32)在橫向上與所述體區(qū)域隔開的的漏極區(qū)域(34)；以及在一部分所述體區(qū)域上方的門電極(36)，其中溝道區(qū)在工作期間形成并且在靠近所述體區(qū)域的所述橫向漂移區(qū)的一部分的上方延申，所述門電極(36)通過(guò)絕緣區(qū)域(38)與所述體區(qū)域(30)和漂移區(qū)(32)絕緣，其特征在于，所述橫向漂移區(qū)(32)在至少其橫向范圍的主要部分上方設(shè)有線性分級(jí)電荷分布，這樣在所述橫向漂移區(qū)中的摻雜級(jí)沿著從所述漏極區(qū)域(34)朝著所述區(qū)域(28)的方向增加，并且表面鄰接p型導(dǎo)電漏極延伸區(qū)域(46)設(shè)在所述漂移區(qū)(32)中并且從所述漏極區(qū)域(34)延伸到源區(qū)域附近，但是沒(méi)有直接與所述源區(qū)域(28)接觸。
2．如權(quán)利要求1所述的橫向薄膜硅絕緣體(SOI)PMOS器件(20)，其中所述n型體區(qū)域(30)由所述n型漂移區(qū)(32)的一部分形成。
3．如權(quán)利要求1所述的橫向薄膜硅絕緣體(SOI)PMOS器件(20)，其中N型導(dǎo)電的體接觸表面區(qū)域(40)設(shè)在所述體區(qū)域中并接觸所述源區(qū)域。
4．如權(quán)利要求1所述的橫向薄膜硅絕緣體(SOI)PMOS器件(20)，還包含在所述漂移區(qū)(32)中的P型導(dǎo)電的緩沖區(qū)(48)，該緩沖區(qū)在所述漏極區(qū)域(34)下面從所述漏極延伸區(qū)域(46)延伸到所述埋入絕緣層(24)。
5．如權(quán)利要求1所述的橫向薄膜硅絕緣體(SOI)PMOS器件(20)，還包含在所述PMOS器件上方的電介質(zhì)層(50)以及在所述電介質(zhì)層上并且位于所述漂移區(qū)(32)的至少一部分上方的導(dǎo)電場(chǎng)電極(52)。
6．如權(quán)利要求5所述的橫向薄膜硅絕緣體(SOI)PMOS器件(20)，其中所述導(dǎo)電場(chǎng)電極(52)設(shè)在所述漂移區(qū)(32)的主要部分的上方，并且與PMOS器件的所述源區(qū)域(30)相連。
全文摘要
一種橫向薄膜硅絕緣體(SOI)PMOS器件,包含半導(dǎo)體基片、在所述基片上的埋入絕緣層以及在所述埋入絕緣層上的SOI層中的橫向PMOS晶體管器件,該晶體管器件具有:形成在n型導(dǎo)電的體區(qū)域中的p型導(dǎo)電源區(qū)域;鄰近所述體區(qū)域的n型導(dǎo)電的橫向漂移區(qū);p型導(dǎo)電并且通過(guò)所述橫向漂移區(qū)在橫向上與所述體區(qū)域隔開的的漏極區(qū)域;以及在一部分所述體區(qū)域上方的門電極,其中溝道區(qū)在工作期間形成并且在靠近所述體區(qū)域的所述橫向漂移區(qū)的一部分的上方延伸,所述門電極通過(guò)絕緣區(qū)域與所述體區(qū)域和漂移區(qū)絕緣。為了簡(jiǎn)單地經(jīng)濟(jì)地制造PMOS晶體管器件,所述橫向漂移區(qū)在至少其橫向范圍的大部分上方設(shè)有線性分級(jí)電荷分布,并且表面鄰接p型導(dǎo)電漏極延伸區(qū)域設(shè)在所述漂移區(qū)中并且從所述漏極區(qū)域延伸到源區(qū)域附近,但是沒(méi)有直接與所述源區(qū)域接觸。
文檔編號(hào)H01L29/06GK1321340SQ00801827
公開日2001年11月7日 申請(qǐng)日期2000年8月7日 優(yōu)先權(quán)日1999年8月31日
發(fā)明者T·萊塔維克, M·辛普森 申請(qǐng)人:皇家菲利浦電子有限公司