專利名稱：集成電路封裝單元分割方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路封裝技術(shù)，特別是有關(guān)于一種集成電路封裝單元分割方法，其可適用于以成批方式形成偶數(shù)個(gè)封裝單元于同一個(gè)陣列式基底上的集成電路封裝技術(shù)，例如為薄型球柵陣列式(Thin&Fine Ball Grid Array，TFBGA)或四邊形平面無(wú)導(dǎo)腳式(Quad FlatNon-leaded，QFN)封裝技術(shù)，用以將封裝完成的封裝單元總合結(jié)構(gòu)體分割成個(gè)別的封裝單元，但不會(huì)造成陣列式基底上的臨時(shí)性導(dǎo)電線段結(jié)構(gòu)有切除不凈的問(wèn)題。小尺寸的集成電路封裝單元一般是以成批方式建構(gòu)于單一個(gè)矩陣式基底上；此矩陣式基底是預(yù)先定義出偶數(shù)個(gè)封裝區(qū)域，其中每一個(gè)封裝區(qū)域即用以建構(gòu)一個(gè)封裝單元。于完成封裝膠體制作程序之后，接著即可進(jìn)行一分割程序(singulationprocess)，用以將矩陣式基底上所建構(gòu)的封裝單元總合結(jié)構(gòu)體分割成個(gè)別的封裝單元。以此種方式制造的封裝單元例如包括薄型球柵陣列式封裝單元、四邊形平面無(wú)導(dǎo)腳式封裝單元，等等。
于TFBGA封裝制作方法過(guò)程中，是采用一矩陣式基板(matrixsubstrate)來(lái)作為基底；此矩陣式基板預(yù)先定義有偶數(shù)個(gè)封裝區(qū)域，其中每一個(gè)封裝區(qū)域即用以建構(gòu)一個(gè)TFBGA封裝單元。此TFBGA矩陣式基板一般形成有一格柵狀電鍍導(dǎo)線于各個(gè)封裝區(qū)域的間的分界線上，用以于電鍍制作程序中，將電鍍電流同時(shí)配送至各個(gè)導(dǎo)電跡線。由于電鍍制作程序完成的后，電鍍導(dǎo)線即成為一無(wú)用的構(gòu)件；因此可在后續(xù)的分割程序中，將電鍍導(dǎo)線切除掉。
于QFN封裝制作方法過(guò)程中，是采用一矩陣式導(dǎo)線架(matrixleadframe)來(lái)作為基底；此矩陣式導(dǎo)線架預(yù)先定義有偶數(shù)個(gè)封裝區(qū)域，其中每一個(gè)封裝區(qū)域即用以建構(gòu)一個(gè)QFN封裝單元。每一個(gè)封裝區(qū)域包括一置晶區(qū)和偶數(shù)個(gè)內(nèi)導(dǎo)腳，且形成有一格柵狀支撐桿線于各個(gè)封裝區(qū)域的間的分界線上，用以支撐這些內(nèi)導(dǎo)腳。由于此內(nèi)導(dǎo)腳支撐桿線為臨時(shí)性的支撐構(gòu)件，因此須在后續(xù)的分割程序中將其切除掉。然而公知的集成電路封裝單元分割方法的一項(xiàng)缺點(diǎn)在于其常有可能無(wú)法完全切除掉上述的電鍍導(dǎo)線或內(nèi)導(dǎo)腳支撐桿線；而其殘留的部分則會(huì)導(dǎo)致所封裝的半導(dǎo)體晶片的信號(hào)線產(chǎn)生短路問(wèn)題，使得最后完成的封裝單元成為不良品。
以下即配合附附圖的

圖1A至圖1E和圖2A至圖2E，分別以圖解方式簡(jiǎn)述公知的TFBGA和QFN封裝單元分割方法及其缺點(diǎn)。公知的TFBGA封裝單元分割方法(圖1A至圖1E)圖1A顯示一TFBGA矩陣式基板100的俯視示意圖；而圖1B則顯示一尚未分割的TFBGA封裝單元總合結(jié)構(gòu)體的剖面示意圖(注此處的圖1A及圖1B為簡(jiǎn)化的示意圖，其中僅顯示少數(shù)的元件；但其實(shí)際的元件數(shù)目及布局形態(tài)可能更為復(fù)雜)。如圖1A圖所示，此TFBGA矩陣式基板100是預(yù)先定義出偶數(shù)個(gè)封裝區(qū)域110(圖1A僅顯示其中2個(gè))，其中每一個(gè)封裝區(qū)域110用以構(gòu)建一個(gè)TFBGA封裝單元。這些封裝區(qū)域110的間的分界線上形成有一格柵狀電鍍導(dǎo)線120，且各個(gè)封裝區(qū)域110的正面上形成有偶數(shù)條導(dǎo)電跡線130。這些導(dǎo)電跡線130是共同連接至電鍍導(dǎo)線120。此外，各個(gè)封裝區(qū)域110的正面上安置有至少一半導(dǎo)體晶片140，且其是電性連接至導(dǎo)電跡線130。接著如圖1B所示，于封裝膠體制作程序中，是形成一連續(xù)的封裝膠體150，用以包覆TFBGA矩陣式基板100上所有的半導(dǎo)體晶片140。接著于焊球制作程序中，形成偶數(shù)個(gè)焊球160于TFBGA矩陣式基板100的背面上。此外，TFBGA矩陣式基板100的正面上所形成的導(dǎo)電跡線130是藉由導(dǎo)電插栓(未顯示)而電性連接至背面上的焊球160。
于安置半導(dǎo)體晶片140的前，須先對(duì)導(dǎo)電跡線130進(jìn)行一電鍍制作程序，用以將一導(dǎo)電性材料，例如為鎳金合金(Ni-Au)，電鍍至導(dǎo)電跡線130。于此電鍍制作程序中，電鍍電流即藉由電鍍導(dǎo)線120而同時(shí)配送至各個(gè)導(dǎo)電跡線130。電鍍制作程序完成的后，電鍍導(dǎo)線120即成為一無(wú)用的構(gòu)件；因此可在后續(xù)的分割程序中，將電鍍導(dǎo)線120切除掉。
于分割程序中，是使用一寬度W的切割刀170來(lái)進(jìn)行切割動(dòng)作；其中寬度W略大于電鍍導(dǎo)線120的寬度。于進(jìn)行切割程序時(shí)，是首先將切割刀170對(duì)準(zhǔn)電鍍導(dǎo)線120(圖1A及圖1B中，SLX及SLY即分別表示切割刀170的橫向切割線和直向切割線)；接著將切割刀170直接切入TFBGA矩陣式基板100和封裝膠體150的中，直至切穿封裝膠體150為止。
接著如圖1C所示，上述的切割程序的結(jié)果將使得原先圖1B所示的TFBGA封裝單元總合結(jié)構(gòu)體被分割成個(gè)別的TFBGA封裝單元。
然而上述的TFBGA封裝單元分割方法的一項(xiàng)缺點(diǎn)在于其中的電鍍導(dǎo)線120常有可能無(wú)法被完全切除掉，因此而造成導(dǎo)電跡線130形成短路現(xiàn)象。這是由于TFBGA矩陣式基板100的尺寸非常地小，其中的電鍍導(dǎo)線120的寬度一般僅為0.05mm至0.1mm的間，例如為0.07mm；而分割程序中所采用的切割刀170的寬度W一般僅為0.3mm；因此切割容許偏差量?jī)H為(0.3-0.07)/2＝0.115mm。因此于分割程序中若切割刀170的對(duì)位偏移超過(guò)0.115mm，便會(huì)造成殘留的電鍍導(dǎo)線。
如圖1D所示，若切割刀170的直向切割線SLY產(chǎn)生對(duì)位偏移，則將使得電鍍導(dǎo)線120中的一邊緣部分120a未能被涵蓋于切割刀170的切割范圍內(nèi)。接著如圖1E所示，若發(fā)生如圖1D所示的割刀對(duì)位偏移狀況，則原先的電鍍導(dǎo)線120中未能被切除掉的殘留部分(如標(biāo)號(hào)120a所指的部分)將會(huì)導(dǎo)致分割后的封裝區(qū)域110上的導(dǎo)電跡線130形成短路現(xiàn)象，導(dǎo)致所制成的TFBGA封裝單元成為不良品。
上述問(wèn)題的一種解決方法為采用寬度較大的切割刀來(lái)進(jìn)行切割動(dòng)作，以確使切割刀的切割范圍能易于被控制至涵蓋整個(gè)的電鍍導(dǎo)線120。然而此種解決方法的一項(xiàng)缺點(diǎn)在于寬度較大的切割刀亦將附帶地切除掉更多部分的TFBGA矩陣式基板100和封裝膠體150，使得封裝區(qū)域110的布局面積被減小。
上述問(wèn)題的另一種解決方法為重偶地檢視每一次切割動(dòng)作的結(jié)果；若有殘留的電鍍導(dǎo)線，則便再進(jìn)行一次切割動(dòng)作，直至電鍍導(dǎo)線被完全切除為止。然而此種解決方法的缺點(diǎn)在于重偶地進(jìn)行切割動(dòng)作，既耗時(shí)又耗力，并不符合成本效益。公知的QFN封裝單元分割方法(圖2A至圖2E)。
圖2A顯示一QFN矩陣式導(dǎo)線架200的俯視示意圖；而圖2B則顯示一尚未切割的QFN封裝單元總合結(jié)構(gòu)體的剖面示意圖(注此處的圖2A及圖2B為簡(jiǎn)化的示意圖，其僅顯示少數(shù)的元件；但其實(shí)際的元件數(shù)目及布局形態(tài)可能更為偶雜)。
如圖2A所示，此QFN矩陣式導(dǎo)線架200是預(yù)先定義有偶數(shù)個(gè)封裝區(qū)域210(圖2A僅顯示其中2個(gè))，其中每一個(gè)封裝區(qū)域210用以構(gòu)建一個(gè)QFN封裝單元。這些封裝區(qū)域210的間的分界線上形成有一格柵狀的支撐桿線220，且各個(gè)封裝區(qū)域210包括一置晶區(qū)231和偶數(shù)個(gè)內(nèi)導(dǎo)腳232。所有的內(nèi)導(dǎo)腳232是共同連接至支撐桿線220；而置晶區(qū)231上則安置有一半導(dǎo)體晶片240。此外，半導(dǎo)體晶片240是藉由一組焊線241而電性連接至內(nèi)導(dǎo)腳232。接著如圖2B所示，于封裝膠體制作程序中，是形成一連續(xù)的封裝膠體250，用以包覆QFN矩陣式導(dǎo)線架200上所有的半導(dǎo)體晶片240。
接著于分割程序中，是使用一寬度W的切割刀270來(lái)進(jìn)行切割動(dòng)作；其中寬度W略大于內(nèi)導(dǎo)腳支撐桿線220的寬度。于此切割程序中，是首先將切割刀270對(duì)準(zhǔn)內(nèi)導(dǎo)腳支撐桿線220(于圖2A及圖2B，SLX及SLY即分別表示切割刀270的橫向切割線和直向切割線)；接著將切割刀270直接切入QFN矩陣式導(dǎo)線架200和封裝膠體250的中，直至切穿封裝膠體250為止。
接著如圖2C所示，上述的切割程序的結(jié)果將使得原先圖2B所示的QFN封裝單元總合結(jié)構(gòu)體被分割成個(gè)別的QFN封裝單元。
如圖2D所示，若切割刀270的直向切割線SLY產(chǎn)生對(duì)位偏移，則將使得內(nèi)導(dǎo)腳支撐桿線220中的一邊緣部分220a未能被涵蓋于切割刀270的切割范圍內(nèi)。
接著如圖2E所示，若發(fā)生如圖2D所示的割刀對(duì)位偏移狀況，則原先的支撐桿線220中未能被切除掉的殘留部分(如標(biāo)號(hào)220a所指的部分)將會(huì)導(dǎo)致分割后的封裝區(qū)域210上的內(nèi)導(dǎo)腳232形成短路現(xiàn)象，使得所制成的QFN封裝單元成為不良品。
上述問(wèn)題的一種解決方法為采用寬度較大的切割刀來(lái)進(jìn)行切割動(dòng)作，以確使切割刀的切割范圍能易于被控制至涵蓋整個(gè)的內(nèi)導(dǎo)腳支撐桿線220。然而此種解決方法的一項(xiàng)缺點(diǎn)在于寬度較大的切割刀也將附帶地切除掉更多部分的QFN矩陣式導(dǎo)線架200和封裝膠體250，使得封裝區(qū)域210的布局面積被減小。
上述問(wèn)題的另一種解決方法為重偶地檢視每一次切割動(dòng)作的結(jié)果；若有殘留的支撐桿線220，則再進(jìn)行一次切割動(dòng)作，直至支撐桿線220被完全切除為止。然而此種解決方法的缺點(diǎn)在于重偶地進(jìn)行切割動(dòng)作，既耗時(shí)又耗力，并不符合成本效益。
本發(fā)明的主要目的在于提供一種新穎的集成電路封裝單元分割方法，其可用以將臨時(shí)性的電鍍導(dǎo)線或支撐桿線完全切除。
本發(fā)明的另一目的在于提供一種新穎的集成電路封裝單元分割方法，其在應(yīng)用上可不必減小現(xiàn)有的封裝區(qū)域的布局面積。
本發(fā)明的另一目的在于提供一種新穎的集成電路封裝單元分割方法，其在應(yīng)用上可不必重偶地進(jìn)行檢視及再切割動(dòng)作，以使得分割程序可更為快速完成。
本發(fā)明的集成電路封裝單元分割方法適用于將偶數(shù)個(gè)以成批方式建構(gòu)于單一個(gè)矩陣式基底上的集成電路封裝單元分割成個(gè)別的封裝單元。
本發(fā)明的集成電路封裝單元分割方法，包含以下步驟(1)采用一第一切割刀來(lái)進(jìn)行一第一切割程序；其中該第一切割刀具有一第一寬度，此第一寬度至少大于該臨時(shí)性的導(dǎo)電線段結(jié)構(gòu)的寬度；且其中該第一切割刀的切割線是大致對(duì)準(zhǔn)至該臨時(shí)性的導(dǎo)電線段結(jié)構(gòu)，并僅切入該矩陣式基底的中、但不切入至該連續(xù)的封裝膠體的中，直至大致將該臨時(shí)性的導(dǎo)電線段結(jié)構(gòu)完全切除為止；以及(2)采用一第二切割刀來(lái)進(jìn)行一第二切割程序；其中該第二切割刀具有一第二寬度，且此第二寬度小于第一寬度；且其中該第二切割刀的切割線是大致對(duì)準(zhǔn)至這些封裝區(qū)域的分界線，并直接切入至該連續(xù)的封裝膠體的中，直至切穿該連續(xù)的封裝膠體為止。
本發(fā)明的特點(diǎn)在于采用二段式切割程序；其中第一個(gè)切割程序中所使用的大寬度切割刀可使得對(duì)位易于控制，不致發(fā)生對(duì)位偏移的情況；而第二個(gè)切割程序中所使用的小寬度切割刀則可使得現(xiàn)有的封裝區(qū)域的布局面積不致于被減小。
本發(fā)明的實(shí)質(zhì)技術(shù)內(nèi)容及其實(shí)施例已用圖解方式詳細(xì)揭露繪制于本說(shuō)明書(shū)所附的附圖之中。此些附圖的內(nèi)容簡(jiǎn)述如下圖1A(公知技術(shù))顯示一典型的TFBGA矩陣式基板的俯視示意圖；圖1B(公知技術(shù))顯示一尚未切割的TFBGA封裝單元總合結(jié)構(gòu)體的剖面示意圖；圖1C(公知技術(shù))為一剖面結(jié)構(gòu)示意圖，其中顯示一批切割完成的TFBGA封裝單元；圖1D(公知技術(shù))為一俯視示意圖，其中顯示TFBGA封裝單元切割程序中，發(fā)生切割刀對(duì)位偏差的情況；圖1E(公知技術(shù))為一俯視示意圖，其中顯示一切割完成的TFBGA封裝單元中，由殘留的電鍍導(dǎo)線所造成的短路問(wèn)題；圖2A(公知技術(shù))顯示一典型的QFN矩陣式基板的俯視示意圖；圖2B(公知技術(shù))顯示一尚未切割的QFN封裝單元總合結(jié)構(gòu)體的剖面示意圖；圖2C(公知技術(shù))為一剖面結(jié)構(gòu)示意圖，其中顯示一批切割完成的QFN封裝單元；圖2D(公知技術(shù))為一俯視示意圖，其中顯示QFN封裝單元切割程序中，發(fā)生切割刀對(duì)位偏差的情況；圖2E(公知技術(shù))為一俯視示意圖，其中顯示一切割完成的QFN封裝單元中，由殘留的內(nèi)導(dǎo)腳支撐桿線所造成的短路問(wèn)題；圖3A至圖3C為剖面結(jié)構(gòu)示意圖，其用以顯示本發(fā)明的第一實(shí)施例中，用來(lái)分割TFBGA封裝單元的各個(gè)步驟；圖4A至圖4C為剖面結(jié)構(gòu)示意圖，其用以顯示本發(fā)明的第二實(shí)施例中，用來(lái)分割QFN封裝單元的各個(gè)步驟。附圖標(biāo)號(hào)100 TFBGA矩陣式基板110 封裝區(qū)域120 格柵狀電鍍導(dǎo)線 120a 殘留的電鍍導(dǎo)線130 導(dǎo)電跡線 140 半導(dǎo)體晶片150 封裝膠體 160 焊球170 切割刀 200 QFN矩陣式導(dǎo)線架210 封裝區(qū)域 220 內(nèi)導(dǎo)腳支撐桿線220a 殘留的支撐桿線231 置晶區(qū)232 內(nèi)導(dǎo)腳 240 半導(dǎo)體晶片250 封裝膠體 270 切割刀300 TFBGA矩陣式基板310 封裝區(qū)域320 格柵狀電鍍導(dǎo)線 330 導(dǎo)電跡線340 半導(dǎo)體晶片 350 封裝膠體360 焊球 371 第一切割刀372 第二切割刀 400 QFN矩陣式導(dǎo)線架410 封裝區(qū)域 420 內(nèi)導(dǎo)腳支撐桿線431 置晶區(qū) 432 內(nèi)導(dǎo)腳440 半導(dǎo)體晶片 450 封裝膠體471 第一切割刀 472 第二切割刀以下即配合附圖的圖3A至圖3C和圖4A至圖4C，分別詳細(xì)說(shuō)明本發(fā)明的集成電路封裝單元分割方法的二個(gè)實(shí)施例；其中圖3A至圖3C所示的第一實(shí)施例是用來(lái)分割TFBGA封裝單元；而圖4A至圖4C所示的第二實(shí)施例則是用來(lái)分割QFN封裝單元。
本發(fā)明的集成電路封裝單元分割方法是適用于將偶數(shù)個(gè)以成批方式建構(gòu)于單一個(gè)矩陣式基底上的積體電路封裝單元分割成個(gè)別的封裝單元，用以將該些封裝單元分割成個(gè)別的封裝單元，但不會(huì)造成臨時(shí)性的電鍍導(dǎo)線或支撐桿線有切除不凈的問(wèn)題。須首先注意的一點(diǎn)是，以下的實(shí)施例將僅針對(duì)直向方向的切割程序作說(shuō)明。這是由于橫向部分的電鍍導(dǎo)線或支撐桿線，若未連接至導(dǎo)電跡線或內(nèi)導(dǎo)腳支撐桿線，則切除不凈亦不會(huì)造成短路問(wèn)題。但若橫向部分的電鍍導(dǎo)線或內(nèi)導(dǎo)腳支撐桿線亦有連接至導(dǎo)電跡線或內(nèi)導(dǎo)腳，則本發(fā)明也適用來(lái)切割于橫向部分的電鍍導(dǎo)線或內(nèi)導(dǎo)腳支撐桿線。第一實(shí)施例(圖3A至圖3C)以下即配合附圖的圖3A至圖3C，詳細(xì)說(shuō)明本發(fā)明的集成電路封裝單元分割方法的第一實(shí)施例。于此第一實(shí)施例中，本發(fā)明是用來(lái)分割TFBGA封裝單元。
請(qǐng)參閱圖3A，于此實(shí)施例中，本發(fā)明是用以將偶數(shù)個(gè)以成批方式建構(gòu)于單一個(gè)TFBGA矩陣式基板300上的TFBGA封裝單元分割成個(gè)別的封裝單元；其中該TFBGA矩陣式基板300上預(yù)先定義有偶數(shù)個(gè)封裝區(qū)域310，且這些封裝區(qū)域310的間的分界線上形成有一格柵狀電鍍導(dǎo)線320。此外，各個(gè)封裝區(qū)域310上形成有偶數(shù)條導(dǎo)電跡線330，且其上分別安置有一半導(dǎo)體晶片340。于封裝膠體制作程序中，是形成一連續(xù)的封裝膠體350，用以包覆TFBGA矩陣式基板300上所有的半導(dǎo)體晶片340。接著于焊球制作序程中，形成偶數(shù)個(gè)焊球360于TFBGA矩陣式基板300的背面上。
完成封裝膠體制作程序及焊球制作程序之后，接著即可利用本發(fā)明的方法來(lái)分割圖3A所示的TFBGA封裝單元總合結(jié)構(gòu)體。
本發(fā)明的集成電路封裝單元分割方法與公知技術(shù)不同的特點(diǎn)在于采用二段式切割程序來(lái)分割圖3A所示的TFBGA封裝單元總合結(jié)構(gòu)體，其中的細(xì)節(jié)步驟如下所述。
于第一個(gè)切割程序中，是采用一寬度為W1的第一切割刀371來(lái)進(jìn)行切割動(dòng)作；其中W1的值須遠(yuǎn)大于電鍍導(dǎo)線320的寬度，愈大愈隹，但以不碰觸到近旁的焊球360為上限。于此切割程序中，是首先將第一切割刀371的切割線SLY1對(duì)準(zhǔn)電鍍導(dǎo)線320，接著直接切入TFBGA矩陣式基板300，但并不切入至封裝膠體350，直至大致將電鍍導(dǎo)線320完全切除為止。
請(qǐng)接著參閱圖3B，于接著的第二個(gè)切割程序中，是改采用一寬度為W2的第二切割刀372來(lái)進(jìn)行切割動(dòng)作；其中W2小于W1，且愈小愈隹，并無(wú)下限的限制。于此切割程序中，是首先將第二切割刀372的切割線SLY2對(duì)準(zhǔn)各個(gè)封裝區(qū)域310的間的分界線，接著直接切入封裝膠體350的中，直至切穿封裝膠體350為止，藉此而將連續(xù)的封裝膠體350切割開(kāi)來(lái)。
請(qǐng)接著參閱圖3C，上述的二段式切割程序的結(jié)果將使得原先圖3A所示的TFBGA封裝單元總合結(jié)構(gòu)體被分割成個(gè)別的TFBGA封裝單元。第二實(shí)施例(圖4A至圖4C)。
以下即配合所附圖的圖4A至圖4C，詳細(xì)說(shuō)明本發(fā)明的集成電路封裝單元分割方法的第二實(shí)施例。于此第二實(shí)施例中，本發(fā)明是用來(lái)分割QFN封裝單元。請(qǐng)參閱圖4A，于此實(shí)施例中，本發(fā)明是用以將偶數(shù)個(gè)以成批方式建構(gòu)于單一個(gè)QFN矩陣式導(dǎo)線架400上的QFN封裝單元分割成個(gè)別的封裝單元；其中該QFN矩陣式導(dǎo)線架400上預(yù)先定義有偶數(shù)個(gè)封裝區(qū)域410，且此些封裝區(qū)域410的間的分界線上形成有一格柵狀的內(nèi)導(dǎo)腳支撐桿線420。各個(gè)封裝區(qū)域410包括一置晶區(qū)431和偶數(shù)個(gè)內(nèi)導(dǎo)腳432；其中置晶區(qū)431上安置有一半導(dǎo)體晶片440，而所有的內(nèi)導(dǎo)腳432則是共同連接至支撐桿線420。此外，半導(dǎo)體晶片440是藉由一組焊線441而電性連接至內(nèi)導(dǎo)腳432。
于封裝膠體制作程序中，是形成一連續(xù)的封裝膠體450，用以包覆QFN矩陣式導(dǎo)線架400上所有的半導(dǎo)體晶片440。完成封裝膠體制作程序之后，接著即可利用本發(fā)明的方法來(lái)分割圖4A所示的QFN封裝單元總合結(jié)構(gòu)體。
本發(fā)明的集成電路封裝單元分割方法與公知技術(shù)不同的特點(diǎn)在于采用二段式切割程序來(lái)分割第4A圖所示的QFN封裝單元總合結(jié)構(gòu)體，其中的細(xì)節(jié)步驟如下所述。于第一個(gè)切割程序中，是采用一寬度為W1的第一切割刀471來(lái)進(jìn)行切割動(dòng)作；其中W1的值須遠(yuǎn)大于內(nèi)導(dǎo)腳支撐桿線420的寬度，愈大愈隹，但以不碰觸到焊線441為上限。于此切割程序中，是首先將第一切割刀471的切割線SLY1對(duì)準(zhǔn)支撐桿線420，接著直接切入QFN矩陣式導(dǎo)線架400的中，但并不切入至封裝膠體450，直至大致將支撐桿線420完全切除為止。
請(qǐng)接著參閱圖4B，于接著的第二個(gè)切割程序中，是改采用一寬度為W2的第二切割刀472來(lái)進(jìn)行切割動(dòng)作；其中W2小于W1，且愈小愈隹，并無(wú)下限的限制。于此切割程序中，是首先將第二切割刀472的切割線SLY2對(duì)準(zhǔn)各個(gè)封裝區(qū)域410的間的分界線，接著直接切入封裝膠體450的中，直至切穿封裝膠體450為止，藉此而將連續(xù)的封裝膠體450切割開(kāi)來(lái)。
請(qǐng)接著參閱圖4C，上述的二段式切割程序的結(jié)果將使得原先圖4A所示的QFN封裝單元總合結(jié)構(gòu)體被分割成個(gè)別的QFN封裝單元。
綜而言之，本發(fā)明提供了一種新穎的集成電路封裝單元分割方法，其特點(diǎn)在于采用二段式切割程序；其中第一個(gè)切割程序采用一大寬度的切割刀來(lái)進(jìn)行切割動(dòng)作，且僅切入至矩陣式基底中，但不切入至封裝膠體的中，直至臨時(shí)性的電鍍導(dǎo)線或內(nèi)導(dǎo)腳支撐桿線被大致完全切除為止；接著于第二個(gè)切割程序中則改采用一小寬度的切割刀來(lái)進(jìn)行切割動(dòng)作，直接對(duì)準(zhǔn)封裝區(qū)域的間的分界線切入至封裝膠體中，直至將封裝膠體切割開(kāi)來(lái)為止，即可將封裝單元總合結(jié)構(gòu)體分割成個(gè)別封裝單元。第一個(gè)切割程序中所使用的大寬度切割刀可使得對(duì)位易于控制，不致發(fā)生對(duì)位偏移的情況；而第二個(gè)切割程序中所使用的小寬度切割刀則可使得現(xiàn)有的封裝區(qū)域的布局面積不致于被減小。本發(fā)明因此較公知技術(shù)具有更進(jìn)步的實(shí)用性。
以上所述僅為本發(fā)明的較隹實(shí)施例而已，并非用以限定本發(fā)明的實(shí)質(zhì)技術(shù)內(nèi)容的范圍。本發(fā)明的實(shí)質(zhì)技術(shù)內(nèi)容是廣義地定義于下述的權(quán)利要求中。任何他人所完成的技術(shù)實(shí)體或方法，若是與下述的專利保護(hù)范圍為完全相同、或是為一種等效的變更，均將被視為涵蓋于此專利保護(hù)范圍之中。
權(quán)利要求
1.一種集成電路封裝單元分割方法，用以將偶數(shù)個(gè)以成批方式建構(gòu)于單一個(gè)矩陣式基底上的集成電路封裝單元分割成個(gè)別的封裝單元；這些集成電路封裝單元是已封裝于一連續(xù)的封裝膠體的中；該矩陣式基底上是預(yù)先定義出偶數(shù)個(gè)封裝區(qū)域，且形成有一臨時(shí)性的導(dǎo)電線段結(jié)構(gòu)于這些封裝區(qū)域的分界線上；此集成電路封裝單元分割方法包括以下步驟(1)采用一第一切割刀(371)來(lái)進(jìn)行一第一切割程序；其中該第一切割刀(371)具有一第一寬度(W1)，此第一寬度(W1)至少大于該臨時(shí)性的導(dǎo)電線段結(jié)構(gòu)的寬度；且其中該第一切割刀(371)的切割線(SLY1)是大致對(duì)準(zhǔn)至該臨時(shí)性的導(dǎo)電線段結(jié)構(gòu)，并僅切入該矩陣式基底的中、但不切入至該連續(xù)的封裝膠體(350)的中，直至大致將該臨時(shí)性的導(dǎo)電線段結(jié)構(gòu)完全切除為止；以及(2)采用一第二切割刀(372)來(lái)進(jìn)行一第二切割程序；其中該第二切割刀(372)具有一第二寬度(W2)，且此第二寬度小于第一寬度(W1)；且其中該第二切割刀(372)的切割線(SLY2)是大致對(duì)準(zhǔn)至這些封裝區(qū)域的分界線，并直接切入至該連續(xù)的封裝膠體(350)的中，直至切穿該連續(xù)的封裝膠體(350)為止。
2.如權(quán)利要求1所述的集成電路封裝單元分割方法，其中這些集成電路封裝單元為T(mén)FBGA封裝單元。
3.如權(quán)利要求2所述的集成電路封裝單元分割方法，其中該矩陣式基底為一矩陣式基板(300)。
4.如權(quán)利要求2所述的集成電路封裝單元分割方法，其中該臨時(shí)性的導(dǎo)電線段結(jié)構(gòu)為一格柵狀的電鍍導(dǎo)線(200)。
5.如權(quán)利要求1所述的集成電路封裝單元分割方法，其中該些集成電路封裝單元為QFN封裝單元。
6.如權(quán)利要求5所述的集成電路封裝單元分割方法，其中該矩陣式基底為一矩陣式導(dǎo)線架(400)，其具有一置晶區(qū)(431)和偶數(shù)個(gè)內(nèi)導(dǎo)腳(432)。
7.如權(quán)利要求6所述的集成電路封裝單元分割方法，其中該臨時(shí)性的導(dǎo)電線段結(jié)構(gòu)為一格柵狀的支撐桿線(420)，用以支撐這些內(nèi)導(dǎo)腳(432)。
8.一種TFBGA封裝單元分割方法，用以將偶數(shù)個(gè)以成批方式建構(gòu)于單一個(gè)矩陣式基板(300)上的TFBGA封裝單元分割成個(gè)別的封裝單元；該些TFBGA封裝單元是已封裝于一連續(xù)的封裝膠體(350)之中；該矩陣式基板(300)上是預(yù)先定義出偶數(shù)個(gè)封裝區(qū)域，且形成有一臨時(shí)性的電鍍導(dǎo)線于該些封裝區(qū)域的分界線上；此TFBGA封裝單元分割方法包含以下步驟(1)采用一第一切割刀(371)來(lái)進(jìn)行一第一切割程序；其中該第一切割刀(371)具有一第一寬度(W1)，此第一寬度(W1)至少大于該電鍍導(dǎo)線(320)的寬度；且其中該第一切割刀(371)的切割線是大致對(duì)準(zhǔn)至該電鍍導(dǎo)線(320)，并僅切入該矩陣式基板(300)之中、但不切入至該連續(xù)的封裝膠體(350)的中，直至大致將該電鍍導(dǎo)線(320)完全切除為止；以及(2)采用一第二切割刀(372)來(lái)進(jìn)行一第二切割程序；其中該第二切割刀具有一第二寬度(W2)，且此第二寬度(W2)小于第一寬度(W1)；且其中該第二切割刀(472)的切割線是大致對(duì)準(zhǔn)至該些封裝區(qū)域的分界線，并直接切入至該連續(xù)的封裝膠體(450)的中，直至切穿該連續(xù)的封裝膠體(450)為止。
9.一種QFN封裝單元分割方法，用以將偶數(shù)個(gè)以成批方式建構(gòu)于單一個(gè)矩陣式導(dǎo)線架上的QFN封裝單元分割成個(gè)別的封裝單元；該些QFN封裝單元是已封裝于一連續(xù)的封裝膠體(450)之中；該矩陣式導(dǎo)線架上是預(yù)先定義出偶數(shù)個(gè)封裝區(qū)域，且形成有一臨時(shí)性的內(nèi)導(dǎo)腳支撐桿線于該些封裝區(qū)域的分界線上；此QFN封裝單元分割方法(471)來(lái)進(jìn)行一第一切割程序；其中該第一切割刀(471)具有一第一寬度(W1)，此第一寬度(W1)至少大于該內(nèi)導(dǎo)腳支撐桿線的寬度；且其中該第一切割刀(471)的切割線是大致對(duì)準(zhǔn)至該內(nèi)導(dǎo)腳支撐桿線，并僅切入該矩陣式導(dǎo)線架的中、但不切入至該連續(xù)的封裝膠體(450)之中，直至大致將該內(nèi)導(dǎo)腳支撐桿線完全切除為止；以及(2)采用一第二切割刀(472)來(lái)進(jìn)行一第二切割程序；其中該第二切割刀(472)具有一第二寬度，且此第二寬度小于第一寬度；且其中該第二切割刀的切割線是大致對(duì)準(zhǔn)至該些封裝區(qū)域的分界線，并直接切入至該連續(xù)的封裝膠體(450)之中，直至切穿該連續(xù)的封裝膠體(450)為止。
全文摘要
一種集成電路封裝單元分割方法,其可用以將偶數(shù)個(gè)以成批方式形成于同一個(gè)陣列式基底上的集成電路封裝單元,例如為薄型球柵陣列式、或四邊形平面無(wú)導(dǎo)腳式封裝單元,分割成個(gè)別的封裝單元;但不會(huì)造成臨時(shí)性的電鍍導(dǎo)線或內(nèi)導(dǎo)腳支撐桿線有切除不凈的問(wèn)題。本方法的特點(diǎn)在于采用二段式切割程序;其中第一個(gè)切割程序是采用大寬度的切割刀來(lái)進(jìn)行切割動(dòng)作,而第二個(gè)切割程序中則改采用小寬度的切割刀來(lái)進(jìn)行切割動(dòng)作。第一個(gè)切割程序中所使用的大寬度切割刀可使得對(duì)位易于控制,不致發(fā)生對(duì)位偏移的情況;而第二個(gè)切割程序中所使用的小寬度切割刀則可使得現(xiàn)有的封裝區(qū)域的布局面積不致于被減小。
文檔編號(hào)H01L21/70GK1354499SQ0013243
公開(kāi)日2002年6月19日 申請(qǐng)日期2000年11月17日 優(yōu)先權(quán)日2000年11月17日
發(fā)明者吳集銓, 黃建屏 申請(qǐng)人:矽品精密工業(yè)股份有限公司