閃存讀操作校準電路的制作方法
【技術領域】
[0001]本發(fā)明涉及半導體技術領域，尤其涉及一種閃存讀操作校準電路。
【背景技術】
[0002]閃存(Flash)是利用閃存技術達到存儲電子信息的存儲器，因其具有無驅動、速度快、體積小、兼容性好、攜帶方便、容量大、壽命長等優(yōu)點而被廣泛使用。閃存可以對數(shù)據(jù)進行讀寫、復制及擦除，不同的操作均有不同的驅動電路。
[0003]請參照圖1，為現(xiàn)有技術中一種閃存讀操作電路的結構示意圖。其中，跟隨器F1、F2是為抑制陣列S1、S2的側邊電流泄露而設置，晶體管MP1、MP2組成的鏡像電路則是用來輸出與位線BLl電流大小相同的電流。
[0004]現(xiàn)有技術的閃存讀操作電路在進行讀取操作時，由于制作工藝的原因，跟隨器F1、F2和鏡像電路中晶體管MP1、MP2會產(chǎn)生失調，導致參考電流Iref與設定值出現(xiàn)偏差，影響了讀操作的準確性。

【發(fā)明內容】

[0005]本發(fā)明解決的技術問題是提高閃存讀操作的準確性。
[0006]為解決上述問題，本發(fā)明實施例提供一種閃存讀操作校準電路，包括:
[0007]校準電流源，適于輸出校準電流；
[0008]開關電路，其輸入端同時耦接接所述校準電流源和所述閃存的第一位線，適于控制第一位線的電壓；
[0009]跟隨電路，其輸入端耦接所述開關電路的輸入端，輸出端耦接至少另一條位線；
[0010]鏡像電路，其第一端耦接所述開關電路，第二端適于輸出與所述校準電流大小相同的電流；
[0011]參考電流源，適于輸出參考電流；
[0012]參考電流控制電路，耦接所述參考電流源，適于控制所述參考電流大小，在輸出端信號由高電平變?yōu)榈碗娖降南陆笛?，斷開與所述參考電流源的連接；
[0013]其中，所述鏡像電路的第二端和所述參考電流源耦接，作為所述閃存讀操作校準電路的輸出端。
[0014]所述閃存讀操作校準電路還包括，至少一個存儲單元，耦接所述第一位線和另一條位線；所述存儲單元狀態(tài)為編程。
[0015]進一步，所述參考電流控制電路包括至少二個由晶體管和電流源串聯(lián)形成的電流源組，所述電流源組輸出的電流適于與所述參考電流源輸出的參考電流疊加以實現(xiàn)對參考電流的調整。
[0016]所述電流源組適于通過邏輯控制的方式加以導通，以逐步增加所述參考電流大小。
[0017]所述邏輯控制通過控制加法器依次導通所述電流源組。
[0018]所述閃存讀操作校準電路還包括緩沖電路，其一端耦接所述鏡像電路和所述參考電流源之間的節(jié)點，另一端作為所述閃存讀操作校準電路的輸出端。
[0019]進一步，所述緩沖電路包括兩個級聯(lián)的反相器，輸入端耦接所述鏡像電路和所述參考電流源之間的節(jié)點。
[0020]所述緩沖電路在所述校準電流大于所述參考電流時，輸出高電平信號；所述校準電流小于所述參考電流時，輸出低電平信號。
[0021]進一步，所述開關電路包括反相器和NMOS管，反相器耦接所述校準電流源，所述NMOS管源極連接所述鏡像電路，漏極接所述第一位線。
[0022]進一步，所述跟隨電路輸出端輸出與所述第一位線電壓相同的電壓在所述至少另一條位線。
[0023]進一步，所述鏡像電路包括第一 PMOS管和第二 PMOS管柵極級聯(lián)的PMOS管組，其中所述第一 PMOS管柵極和源極柵極耦接所述開關電路中所述NMOS管的源極，所述第一PMOS管和所述第二 PMOS管的漏極接電源電壓，所述第二 PMOS管的源極接所述參考電流源。
[0024]與現(xiàn)有技術相比，本發(fā)明實施例的技術方案具有以下有益效果:
[0025]本發(fā)明實施例的閃存讀操作校準電路，設置校準電流源和參考電流控制電路，校準電流源適于輸出校準電流；參考電流控制電路耦接參考電流源，適于控制所述參考電流大小。根據(jù)閃存讀操作校準電路輸出信號，調整參考電流大小。通過比較校準電流和參考電流的大小，得到失調產(chǎn)生的電流差，對跟隨電路和鏡像電路中晶體管產(chǎn)生的失調進行校準，提高了讀操作的準確性。
【附圖說明】
[0026]圖1是現(xiàn)有技術中一種閃存讀操作電路的結構示意圖；
[0027]圖2是本發(fā)明實施例的一種閃存讀操作校準電路的示意圖；
[0028]圖3是本發(fā)明實施例的一種閃存讀操作校準電路的結構示意圖；
[0029]圖4是本發(fā)明實施例的一種閃存讀操作校準電路的參考電流控制電路的結構示意圖。
【具體實施方式】
[0030]正如【背景技術】中所述的，參照圖1，現(xiàn)有技術中的閃存讀操作電路，由于制作工藝的原因，跟隨器F1、F2和鏡像電路中晶體管MP1、MP2會產(chǎn)生失調，導致參考電流Iref與設定值出現(xiàn)偏差，影響了讀操作的準確性。
[0031]為了實現(xiàn)提高閃存讀操作電路輸出信號準確性的技術效果，本發(fā)明通過設置校準電流源和參考電流控制電路，根據(jù)閃存讀操作校準電路輸出信號，調整參考電流大小，對跟隨器和鏡像電路中晶體管產(chǎn)生的失調進行校準，提高了讀操作的準確性。
[0032]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。
[0033]圖2是本發(fā)明實施例的一種閃存讀操作校準電路的示意圖。
[0034]閃存讀操作校準電路，包括:校準電流源Ib、參考電流源Iref、鏡像電路20、開關電路21、跟隨電路22和參考電流控制電路23。
[0035]其中，校準電流源Ib適于輸出校準電流；
[0036]開關電路，其輸入端同時耦接接所述校準電流源Ib和所述閃存的第一位線BL1，適于控制第一位線的電壓；
[0037]跟隨電路22，其輸入端耦接所述開關電路21的輸入端，輸出端耦接至少另一條位線 BL2 ；
[0038]鏡像電路20，其第一端耦接所述開關電路21，第二端適于輸出與所述校準電流Ib大小相同的電流；
[0039]參考電流源Iref適于輸出參考電流；
[0040]參考電流控制電路23，耦接所述參考電流源Iref，適于控制所述參考電流大小，在閃存讀操作校準電路輸出端信號由高電平變?yōu)榈碗娖降南陆笛兀瑪嚅_與所述參考電流源Iref的連接；
[0041]其中，所述鏡像電路20的第二端和所述參考電流源Iref耦接，作為所述閃存讀操作校準電路的輸出端。
[0042]圖3是本發(fā)明實施例的一種閃存讀操作校準電路的結構示意圖。
[0043]閃存讀操作校準電路，包括:校準電流源Ib、參考電流源Iref、鏡像電路20、開關電路21、跟隨電路22和參考電流控制電路23。
[0044]所述閃存讀操作校準電路還包括至少一個存儲單元，耦接所述第一位線和另一條位線；所述存儲單元狀態(tài)為編程。
[0045]具體地，存儲單元SI耦接所述第一位線BLl和第二位線BL2，據(jù)矩陣S2耦接所述第二位線BL2和第三位線BL3，依次類推，存儲單元Sn耦接所述第一位線BLn和第二位線BLn+Ι。其中，存儲單元SI作為閃存讀操作下一個要選中的存儲單元，其在讀操作校準過程中的狀態(tài)為編程。
[0046]所述閃存讀操作校準電路還包括緩沖電路24，其一端耦接所述鏡像電路20和所述參考電流源Iref之間的節(jié)點，另一端作為所述閃存讀操作校準電路的輸出端。
[0047]所述緩沖電路24包括兩個級聯(lián)的反相器INVl和INV2，反相器INVl輸入端耦接所述鏡像電路20和所述參考電流源Iref之間的節(jié)點，反相器INV2輸出端作為所述閃存讀操作校準電路的輸出端。
[0048]具體地，所述緩沖電路24在所述校準電流大于所述參考電流時，輸出高電平信號；所述校準電流小于所述參考電流時，輸出低電平信號。
[0049]繼續(xù)參照圖3，參考電流源Iref初始值為O。參考電流控制電路23根據(jù)閃存讀操作校準電路輸出端信號，通過邏輯控制的方式加以導通，逐步增加所述參考電流大