背景技術(shù)：

1、本發(fā)明總體上涉及量子和經(jīng)典數(shù)字超導(dǎo)電路和系統(tǒng)，且更特別地涉及用于寫(xiě)入超導(dǎo)存儲(chǔ)器電路的電路。

2、超導(dǎo)數(shù)字技術(shù)已經(jīng)提供了受益于高速和低功率耗散的計(jì)算和/或通信資源。數(shù)十年來(lái)，超導(dǎo)數(shù)字技術(shù)缺少具有相對(duì)于邏輯電路的充足容量和速度的隨機(jī)存取存儲(chǔ)器(ram)。這已經(jīng)成為對(duì)針對(duì)電信和信號(hào)智能中的超導(dǎo)技術(shù)的當(dāng)前應(yīng)用的工業(yè)化的主要障礙，且對(duì)于高端和量子計(jì)算而言可能尤其嚴(yán)峻。

3、也被稱(chēng)作磁約瑟夫森結(jié)(mjj)的具有磁勢(shì)壘的超導(dǎo)約瑟夫森結(jié)可以充當(dāng)各種類(lèi)型的基于mjj的ram、可編程邏輯陣列(pla)和現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)內(nèi)的存儲(chǔ)器元件。mjj依賴(lài)于具有磁層厚度的相對(duì)庫(kù)珀對(duì)相位的振蕩，以依照相對(duì)磁層取向來(lái)產(chǎn)生展現(xiàn)0或π約瑟夫森相位的結(jié)?？梢岳胢jj的該二元相位切換特性，以創(chuàng)建能夠存儲(chǔ)第一邏輯狀態(tài)或第二邏輯狀態(tài)的超導(dǎo)存儲(chǔ)器元件，該第一邏輯狀態(tài)或第二邏輯狀態(tài)與第一或第二方向上的循環(huán)電流的適當(dāng)選擇或者循環(huán)電流的缺失相關(guān)聯(lián)，其中mjj處于0和/或π約瑟夫森相位中。存儲(chǔ)器單元元件可以被布置在具有讀取和寫(xiě)入線(xiàn)的陣列中，以創(chuàng)建例如在可被冷卻到低溫(例如，四開(kāi)爾文度左右)的集成電路(ic)芯片上制作的可尋址存儲(chǔ)器。

4、基于mjj的ram似乎是使針對(duì)超導(dǎo)系統(tǒng)的成本敏感的存儲(chǔ)器(即，密集高容量存儲(chǔ)器)變得商業(yè)上可行的一種重要方案，且因而正在被積極開(kāi)發(fā)。迄今為止未報(bào)告基于mjj的ram整體上的功能演示。取而代之，正在逐漸揭示核心電路的一次性演示。當(dāng)前報(bào)告的它的最高級(jí)別技術(shù)集成出現(xiàn)在由ian?dayton等人在ieee?magnetics?letters?2018年2月8日第9卷(下文中稱(chēng)為“dayton?2018”)發(fā)布的名稱(chēng)為“experimental?demonstration?of?ajosephson?magnetic?memory?cell?with?a?programmableπ-junction”的論文中，該論文的公開(kāi)內(nèi)容以其全文通過(guò)引用并入本文。

5、在由herr,a.作出的“superconducting?non-destructive?readout?circuits”美國(guó)專(zhuān)利10,554,207中描述了另一排他地基于約瑟夫森結(jié)的存儲(chǔ)器。存在許多其他形式的存儲(chǔ)器。所有這些存儲(chǔ)器在它們的寫(xiě)入操作的可靠性提高或者專(zhuān)用于它們的寫(xiě)入電路的芯片面積減小的情況下可能受益。

技術(shù)實(shí)現(xiàn)思路

1、如一個(gè)或多個(gè)實(shí)施例中所表明，本發(fā)明涉及說(shuō)明性系統(tǒng)、電路、器件和/或方法，用于實(shí)現(xiàn)包含磁約瑟夫森結(jié)(mjj)和約瑟夫森結(jié)兩者的超導(dǎo)存儲(chǔ)器電路或者排他地包含約瑟夫森結(jié)的存儲(chǔ)器電路的可靠寫(xiě)入，以及編程和/或?qū)崿F(xiàn)除了其他應(yīng)用外超導(dǎo)可編程邏輯陣列(pla)、現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)和π結(jié)電路的一個(gè)或多個(gè)功能，排他地包含的約瑟夫森結(jié)連同非超導(dǎo)(例如，雙極和/或互補(bǔ)金屬氧化物半導(dǎo)體(雙極)cmos)寫(xiě)入電路一起形成用于寫(xiě)入隨機(jī)存取存儲(chǔ)器(ram)的底層混合電路和方法。

2、根據(jù)本發(fā)明實(shí)施例，一種用于將狀態(tài)寫(xiě)入到多個(gè)超導(dǎo)存儲(chǔ)器單元中的寫(xiě)入電路包括：控制電路；多個(gè)寫(xiě)入線(xiàn)，所述寫(xiě)入線(xiàn)中的每一個(gè)與所述超導(dǎo)存儲(chǔ)器單元的對(duì)應(yīng)列相關(guān)聯(lián)，且被配置成傳送寫(xiě)入列電流；以及第一多個(gè)非超導(dǎo)開(kāi)關(guān)器件。所述非超導(dǎo)開(kāi)關(guān)器件中的每一個(gè)與所述寫(xiě)入線(xiàn)中對(duì)應(yīng)的一個(gè)集成，且被配置成接收由所述控制電路供給的第一控制信號(hào)，以用于使所述寫(xiě)入列電流能夠流經(jīng)所述寫(xiě)入線(xiàn)中所述對(duì)應(yīng)的一個(gè)，以用于將狀態(tài)寫(xiě)入到與所述寫(xiě)入線(xiàn)中所述對(duì)應(yīng)的一個(gè)相關(guān)聯(lián)的所述超導(dǎo)存儲(chǔ)器單元中所選擇的一個(gè)中。

3、根據(jù)本發(fā)明另一實(shí)施例，一種用于將狀態(tài)寫(xiě)入到超導(dǎo)存儲(chǔ)器單元中的寫(xiě)入電路包括：第一非超導(dǎo)開(kāi)關(guān)；第二非超導(dǎo)開(kāi)關(guān)；第一射頻(rf)超導(dǎo)量子干涉器件(squid)，與所述第一非超導(dǎo)開(kāi)關(guān)串聯(lián)連接；以及第二rf?squid，與所述第二非超導(dǎo)開(kāi)關(guān)串聯(lián)連接。所述寫(xiě)入電路進(jìn)一步包括：第一約瑟夫森傳輸線(xiàn)(jtl)，具有連接到所述第一rf?squid的輸入和連接到所述超導(dǎo)存儲(chǔ)器單元的輸出；以及第二jtl，具有連接到所述第二rf?squid的輸入和連接到所述超導(dǎo)存儲(chǔ)器單元的輸出。所述第一非超導(dǎo)開(kāi)關(guān)和所述第一rf?squid分別經(jīng)由第一和第二互連而連接在第一寫(xiě)入電流源的第一和第二端子之間，并且所述第二非超導(dǎo)開(kāi)關(guān)和所述第二rf?squid經(jīng)由第三和第四互連而連接在第二寫(xiě)入電流源的第一和第二端子之間。

4、根據(jù)本發(fā)明又一實(shí)施例，一種用于讀取和寫(xiě)入多個(gè)基于mjj的存儲(chǔ)器單元的超導(dǎo)存儲(chǔ)器電路包括：至少一個(gè)超導(dǎo)讀取電路，操作地耦合到所述多個(gè)基于mjj的存儲(chǔ)器單元。所述超導(dǎo)讀取電路包括：至少第一電流源；以及至少第一非超導(dǎo)開(kāi)關(guān)電路，連接到與所述存儲(chǔ)器單元相關(guān)聯(lián)的一個(gè)或多個(gè)對(duì)應(yīng)行線(xiàn)和列線(xiàn)。所述讀取電路被配置成：經(jīng)由所述第一非超導(dǎo)開(kāi)關(guān)電路，選擇性地應(yīng)用由所述第一電流源沿所述行和列線(xiàn)中的至少一個(gè)生成的讀取電流，以用于在讀取操作期間讀取所述基于mjj的存儲(chǔ)器單元中的至少一個(gè)的狀態(tài)。所述半導(dǎo)體存儲(chǔ)器電路進(jìn)一步包括：非超導(dǎo)寫(xiě)入電路，操作地耦合到所述多個(gè)基于mjj的存儲(chǔ)器單元，所述非超導(dǎo)寫(xiě)入電路包括：至少第二電流源；以及至少第二非超導(dǎo)開(kāi)關(guān)電路，連接到與所述存儲(chǔ)器單元相關(guān)聯(lián)的所述一個(gè)或多個(gè)對(duì)應(yīng)行線(xiàn)和列線(xiàn)。所述寫(xiě)入電路被配置成：經(jīng)由所述第二非超導(dǎo)開(kāi)關(guān)電路，選擇性地應(yīng)用由所述第二電流源沿所述行和列線(xiàn)中的至少一個(gè)生成的寫(xiě)入電流，以用于在寫(xiě)入操作期間將狀態(tài)寫(xiě)入到所述基于mjj的存儲(chǔ)器單元中的至少一個(gè)中。

5、根據(jù)本發(fā)明再一實(shí)施例，一種用于選擇性地將狀態(tài)寫(xiě)入到隨機(jī)存取存儲(chǔ)器中的多個(gè)超導(dǎo)存儲(chǔ)器單元中的寫(xiě)入電路包括：至少一個(gè)超導(dǎo)列寫(xiě)入電路，所述超導(dǎo)列寫(xiě)入電路連接到一個(gè)或多個(gè)寫(xiě)入列線(xiàn)，所述寫(xiě)入列線(xiàn)中的每一個(gè)被配置成傳送寫(xiě)入列線(xiàn)電流。所述列寫(xiě)入電路包括：至少一個(gè)超導(dǎo)開(kāi)關(guān)電路，被配置成選擇性地將所述寫(xiě)入列電流應(yīng)用于所述寫(xiě)入列線(xiàn)中至少給定的一個(gè)，以用于響應(yīng)于至少第一控制信號(hào)而將狀態(tài)寫(xiě)入到與所述寫(xiě)入列線(xiàn)中所述給定的一個(gè)相關(guān)聯(lián)的所述多個(gè)超導(dǎo)存儲(chǔ)器單元中的一個(gè)或多個(gè)對(duì)應(yīng)存儲(chǔ)器單元中。所述寫(xiě)入電路進(jìn)一步包括：至少一個(gè)非超導(dǎo)行寫(xiě)入電路，所述非超導(dǎo)行寫(xiě)入電路連接到一個(gè)或多個(gè)寫(xiě)入行線(xiàn)，所述寫(xiě)入行線(xiàn)中的每一個(gè)被配置成傳送寫(xiě)入行線(xiàn)電流。所述行寫(xiě)入電路包括：至少一個(gè)非超導(dǎo)開(kāi)關(guān)電路，被配置成選擇性地將所述寫(xiě)入行電流應(yīng)用于所述寫(xiě)入行線(xiàn)中至少給定的一個(gè)，以用于響應(yīng)于至少第二控制信號(hào)而選擇與所述寫(xiě)入行線(xiàn)中所述給定的一個(gè)相關(guān)聯(lián)的所述多個(gè)超導(dǎo)存儲(chǔ)器單元中的一個(gè)或多個(gè)對(duì)應(yīng)存儲(chǔ)器單元。

6、根據(jù)本發(fā)明實(shí)施例，一種用于選擇性地將狀態(tài)寫(xiě)入到隨機(jī)存取存儲(chǔ)器中的多個(gè)超導(dǎo)存儲(chǔ)器單元中的寫(xiě)入電路包括：至少一個(gè)非超導(dǎo)列寫(xiě)入電路，所述非超導(dǎo)列寫(xiě)入電路連接到一個(gè)或多個(gè)寫(xiě)入列線(xiàn)，所述寫(xiě)入列線(xiàn)中的每一個(gè)被配置成傳送寫(xiě)入列線(xiàn)電流。所述列寫(xiě)入電路包括：至少第一非超導(dǎo)開(kāi)關(guān)電路，被配置成選擇性地將所述寫(xiě)入列電流應(yīng)用于所述寫(xiě)入列線(xiàn)中至少給定的一個(gè)，以用于響應(yīng)于至少第一非超導(dǎo)控制信號(hào)而將狀態(tài)寫(xiě)入到與所述寫(xiě)入列線(xiàn)中所述給定的一個(gè)相關(guān)聯(lián)的所述多個(gè)超導(dǎo)存儲(chǔ)器單元中的一個(gè)或多個(gè)對(duì)應(yīng)存儲(chǔ)器單元中。所述寫(xiě)入電路進(jìn)一步包括：至少一個(gè)非超導(dǎo)行寫(xiě)入電路，所述非超導(dǎo)行寫(xiě)入電路連接到一個(gè)或多個(gè)寫(xiě)入行線(xiàn)，所述寫(xiě)入行線(xiàn)中的每一個(gè)被配置成傳送寫(xiě)入行線(xiàn)電流。所述行寫(xiě)入電路包括：至少第二非超導(dǎo)開(kāi)關(guān)電路，被配置成選擇性地將所述寫(xiě)入行電流應(yīng)用于所述寫(xiě)入行線(xiàn)中至少給定的一個(gè)，以用于響應(yīng)于至少第二非超導(dǎo)控制信號(hào)而選擇與所述寫(xiě)入行線(xiàn)中所述給定的一個(gè)相關(guān)聯(lián)的所述多個(gè)超導(dǎo)存儲(chǔ)器單元中的一個(gè)或多個(gè)對(duì)應(yīng)存儲(chǔ)器單元。

7、第一和第二轉(zhuǎn)換電路進(jìn)一步被包括在所述寫(xiě)入電路中。所述第一轉(zhuǎn)換電路被配置成：接收超導(dǎo)編碼寫(xiě)入地址；以及作為所述超導(dǎo)編碼寫(xiě)入地址的函數(shù)而生成所述(一個(gè)或多個(gè))第一非超導(dǎo)控制信號(hào)。所述第二轉(zhuǎn)換電路被配置成：接收超導(dǎo)數(shù)據(jù)信號(hào)；以及作為所述超導(dǎo)數(shù)據(jù)信號(hào)的函數(shù)而生成所述(一個(gè)或多個(gè))第二非超導(dǎo)控制信號(hào)。

8、本發(fā)明的技術(shù)可以提供基本上有益的技術(shù)效果。本發(fā)明的這些和其他特征和優(yōu)勢(shì)將從要結(jié)合附圖而閱讀的其說(shuō)明性實(shí)施例的以下詳細(xì)描述中變得明顯。