本公開涉及存儲器，具體而言，涉及一種非易失性存儲器、非易失性存儲器的操作方法及電子設備。

背景技術(shù)：

1、相關(guān)技術(shù)中，非易失性存儲器中的多個晶片的輸入輸出端口連接在一起，當其中一個晶片在讀出數(shù)據(jù)的時候，其他晶片會將讀出的數(shù)據(jù)作為輸入，產(chǎn)生功耗。

2、需要說明的是，在上述背景技術(shù)部分公開的信息僅用于加強對本公開的背景的理解，因此可以包括不構(gòu)成對本領(lǐng)域普通技術(shù)人員已知的現(xiàn)有技術(shù)的信息。

技術(shù)實現(xiàn)思路

1、本公開提供一種非易失性存儲器、非易失性存儲器的操作方法及電子設備，該非易失性存儲器可以避免目標數(shù)據(jù)輸入至其他晶片中，從而降低了因目標數(shù)據(jù)輸入至其他晶片中產(chǎn)生的功耗。

2、本公開的其他特性和優(yōu)點將通過下面的詳細描述變得顯然，或部分地通過本公開的實踐而習得。

3、本公開實施例提供一種非易失性存儲器，包括：多個晶片，所述多個晶片共用至少一個輸入輸出端口；所述多個晶片中的目標晶片接收讀取指令，所述讀取指令用于讀取所述目標晶片中存儲的目標數(shù)據(jù)；響應于所述讀取指令，所述目標晶片通過所述至少一個輸入輸出端口輸出所述目標數(shù)據(jù)，除所述目標晶片以外的其他晶片開啟數(shù)據(jù)輸入屏蔽功能。

4、在本公開一些示例性實施例中，所述其他晶片根據(jù)輸入輸出使能信號開啟所述數(shù)據(jù)輸入屏蔽功能。

5、在本公開一些示例性實施例中，所述輸入輸出使能信號包括輸入使能信號和輸出使能信號；在接收到所述讀取指令時，所述其他晶片控制所述其他晶片的輸入使能信號為第一電平；在所述目標晶片輸出所述目標數(shù)據(jù)時，所述其他晶片控制所述其他晶片的輸入使能信號為第二電平。

6、在本公開一些示例性實施例中，在接收到所述讀取指令時，所述目標晶片控制所述目標晶片的輸入使能信號為所述第一電平；在所述目標晶片輸出所述目標數(shù)據(jù)時，所述目標晶片控制所述目標晶片的輸出使能信號為所述第一電平；在所述目標晶片的輸出使能信號為所述第一電平時，所述其他晶片控制所述其他晶片的輸入使能信號為所述第二電平。

7、在本公開一些示例性實施例中，所述非易失性存儲器包括控制邏輯電路，所述控制邏輯電路用于控制各個晶片的輸入輸出使能信號。

8、在本公開一些示例性實施例中，所述目標晶片包括第一目標晶片和第二目標晶片，所述目標數(shù)據(jù)包括所述第一目標晶片中存儲的第一目標數(shù)據(jù)和所述第二目標晶片中存儲的第二目標數(shù)據(jù)；響應于所述讀取指令，所述第一目標晶片通過所述至少一個輸入輸出端口輸出所述第一目標數(shù)據(jù)，除所述第一目標晶片以外的其他晶片開啟所述數(shù)據(jù)輸入屏蔽功能；在所述第一目標晶片輸出所述第一目標數(shù)據(jù)之后，所述第二目標晶片通過所述至少一個輸入輸出端口輸出所述第二目標數(shù)據(jù)，除所述第二目標晶片以外的其他晶片開啟所述數(shù)據(jù)輸入屏蔽功能。

9、在本公開一些示例性實施例中，所述目標晶片接收所述目標數(shù)據(jù)的存儲地址，并根據(jù)所述存儲地址確定所述目標數(shù)據(jù)，以通過所述至少一個輸入輸出端口輸出所述目標數(shù)據(jù)。

10、在本公開一些示例性實施例中，所述其他晶片接收所述目標數(shù)據(jù)的存儲地址，并根據(jù)所述存儲地址確定所述其他晶片處于空閑狀態(tài)。

11、在本公開一些示例性實施例中，所述非易失性存儲器包括控制邏輯電路，所述控制邏輯電路用于根據(jù)所述目標數(shù)據(jù)的存儲地址確定其他晶片在處于空閑狀態(tài)。

12、在本公開一些示例性實施例中，其他晶片在處于所述空閑狀態(tài)時開啟所述數(shù)據(jù)輸入屏蔽功能。

13、在本公開一些示例性實施例中，所述多個晶片封裝或集成在所述非易失性存儲器中。

14、本公開實施例提供一種非易失性存儲器的操作方法，所述非易失性存儲器包括多個晶片，所述多個晶片共用至少一個輸入輸出端口；所述方法包括：所述多個晶片中的目標晶片接收讀取指令，所述讀取指令用于讀取所述目標晶片中存儲的目標數(shù)據(jù)；響應于所述讀取指令，所述目標晶片通過所述至少一個輸入輸出端口輸出所述目標數(shù)據(jù)，除所述目標晶片以外的其他晶片開啟數(shù)據(jù)輸入屏蔽功能。

15、本公開實施例提供一種電子設備，包括上述任一種所述的非易失性存儲器。

16、本公開實施例提供的非易失性存儲器包括多個晶片，多個晶片共用至少一個輸入輸出端口；在多個晶片中的目標晶片通過至少一個輸入輸出端口輸出目標數(shù)據(jù)時，除目標晶片以外的其他晶片開啟數(shù)據(jù)輸入屏蔽功能，以屏蔽通過輸入輸出端口輸出的目標數(shù)據(jù)，從而避免了目標數(shù)據(jù)輸入至其他晶片中，降低了因目標數(shù)據(jù)輸入至其他晶片中產(chǎn)生的功耗。

17、應當理解的是，以上的一般描述和后文的細節(jié)描述僅是示例性和解釋性的，并不能限制本公開。

技術(shù)特征：

1.一種非易失性存儲器，其特征在于，包括：多個晶片，所述多個晶片共用至少一個輸入輸出端口；

2.根據(jù)權(quán)利要求1所述的非易失性存儲器，其特征在于，所述其他晶片根據(jù)輸入輸出使能信號開啟所述數(shù)據(jù)輸入屏蔽功能。

3.根據(jù)權(quán)利要求2所述的非易失性存儲器，其特征在于，所述輸入輸出使能信號包括輸入使能信號和輸出使能信號；

4.根據(jù)權(quán)利要求3所述的非易失性存儲器，其特征在于，在接收到所述讀取指令時，所述目標晶片控制所述目標晶片的輸入使能信號為所述第一電平；

5.根據(jù)權(quán)利要求2所述的非易失性存儲器，其特征在于，所述非易失性存儲器包括控制邏輯電路，所述控制邏輯電路用于控制各個晶片的輸入輸出使能信號。

6.根據(jù)權(quán)利要求1所述的非易失性存儲器，其特征在于，所述目標晶片包括第一目標晶片和第二目標晶片，所述目標數(shù)據(jù)包括所述第一目標晶片中存儲的第一目標數(shù)據(jù)和所述第二目標晶片中存儲的第二目標數(shù)據(jù)；

7.根據(jù)權(quán)利要求1所述的非易失性存儲器，其特征在于，所述目標晶片接收所述目標數(shù)據(jù)的存儲地址，并根據(jù)所述存儲地址確定所述目標數(shù)據(jù)，以通過所述至少一個輸入輸出端口輸出所述目標數(shù)據(jù)。

8.根據(jù)權(quán)利要求7所述的非易失性存儲器，其特征在于，所述其他晶片接收所述目標數(shù)據(jù)的存儲地址，并根據(jù)所述存儲地址確定所述其他晶片處于空閑狀態(tài)。

9.根據(jù)權(quán)利要求1所述的非易失性存儲器，其特征在于，所述非易失性存儲器包括控制邏輯電路，所述控制邏輯電路用于根據(jù)所述目標數(shù)據(jù)的存儲地址確定其他晶片處于空閑狀態(tài)。

10.根據(jù)權(quán)利要求8或9所述的非易失性存儲器，其特征在于，其他晶片在處于所述空閑狀態(tài)時開啟所述數(shù)據(jù)輸入屏蔽功能。

11.根據(jù)權(quán)利要求1-10任一項所述的非易失性存儲器，其特征在于，所述多個晶片封裝或集成在所述非易失性存儲器中。

12.一種非易失性存儲器的操作方法，其特征在于，所述非易失性存儲器包括多個晶片，所述多個晶片共用至少一個輸入輸出端口；所述方法包括：

13.一種電子設備，其特征在于，包括如權(quán)利要求1至12中任一項所述的非易失性存儲器。

技術(shù)總結(jié)
本公開提供一種非易失性存儲器、非易失性存儲器的操作方法及電子設備。該非易失性存儲器包括多個晶片，所述多個晶片共用至少一個輸入輸出端口；所述多個晶片中的目標晶片接收讀取指令，所述讀取指令用于讀取所述目標晶片中存儲的目標數(shù)據(jù)；響應于所述讀取指令，所述目標晶片通過所述至少一個輸入輸出端口輸出所述目標數(shù)據(jù)，除所述目標晶片以外的其他晶片開啟數(shù)據(jù)輸入屏蔽功能。

技術(shù)研發(fā)人員：李建新
受保護的技術(shù)使用者：兆易創(chuàng)新科技集團股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/26