本發(fā)明涉及一種基于復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器的刷新電路，屬于集成電路領(lǐng)域。

背景技術(shù)：

1、針對(duì)存儲(chǔ)領(lǐng)域的存儲(chǔ)器件集成度受到電容限制、數(shù)據(jù)保持時(shí)間短等問題，申請(qǐng)?zhí)枮閏n202411088060.3的中國發(fā)明專利提出了一種復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器，其特點(diǎn)是寫入與讀出分離，讀出操作不會(huì)對(duì)存儲(chǔ)內(nèi)容造成破壞，采用晶體管存儲(chǔ)電荷避免大電容，單個(gè)存儲(chǔ)器面積小，但是數(shù)據(jù)保持時(shí)間可以達(dá)到秒級(jí)，優(yōu)于大部分dram類型器件。

2、常見的dram類型的存儲(chǔ)器件具有易失性，電容中存儲(chǔ)的電荷主要以晶體管亞閾值漏電流、pn結(jié)反偏漏電流等方式泄露，造成數(shù)據(jù)丟失，必須周期性地刷新存儲(chǔ)單元，補(bǔ)充電荷。傳統(tǒng)的1t1c?dram通過讀出的方式來刷新數(shù)據(jù)，雖然不同dram單元的數(shù)據(jù)保持時(shí)間差異較大，但是考慮到需要滿足最差的情況，通常以微妙或毫秒為周期刷新陣列，帶來較大的功耗開銷。并且，刷新期間無法進(jìn)行讀寫操作，存儲(chǔ)器的工作速度也因此受到影響。對(duì)于2t1c類型的dram單元，由于電容電荷不會(huì)受到讀出干擾，數(shù)據(jù)讀出之后不需要對(duì)數(shù)據(jù)進(jìn)行恢復(fù)，也就無法利用已有電路來執(zhí)行刷新操作。現(xiàn)有的2t1c?dram方案傾向提升數(shù)據(jù)保持時(shí)間，通過開發(fā)新型材料制作具有超低漏電流晶體管、在存儲(chǔ)器件面積內(nèi)搭建3d大電容等方式，將數(shù)據(jù)保持時(shí)間延長(zhǎng)至幾百微秒到幾百秒不等，在高速存取應(yīng)用中可以等效為“非易失性”器件，從而降低刷新頻率或者取消刷新步驟。然而本質(zhì)上dram的非易失性并沒有發(fā)生改變，在需要長(zhǎng)時(shí)間存儲(chǔ)的應(yīng)用場(chǎng)景下，刷新電路仍是dram必需的部分。

技術(shù)實(shí)現(xiàn)思路

1、為了解決多晶體管結(jié)構(gòu)存儲(chǔ)器無法長(zhǎng)時(shí)間存儲(chǔ)數(shù)據(jù)的問題，本發(fā)明提供了一種基于復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器的刷新電路及方法，以實(shí)現(xiàn)對(duì)復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器的高速、穩(wěn)定刷新，并且面積開銷很小。

2、本發(fā)明刷新電路采用的技術(shù)方案如下：

3、一種基于復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器的刷新電路，與復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器相連，所述刷新電路包括采樣開關(guān)s1、復(fù)位電路、帶正反饋回路的反相器鏈、輸出開關(guān)s2和延時(shí)器；所述復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器的讀出端通過采樣開關(guān)s1與帶正反饋回路的反相器鏈的輸入端相連；所述復(fù)位電路位于采樣開關(guān)s1和帶正反饋回路的反相器鏈之間，并與帶正反饋回路的反相器鏈的輸入端相連；所述帶正反饋回路的反相器鏈輸出端通過輸出開關(guān)s2與復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器的寫入端相連；所述延時(shí)器的輸出端分別與帶正反饋回路的反相器鏈和輸出開關(guān)s2相連。

4、進(jìn)一步地，所述復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器包括電子寫入管、電子讀出管和三個(gè)串聯(lián)電容；所述復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器的寫入端為電子寫入管的寫入源端，所述復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器的讀出端即為電子讀出管的讀出漏端。

5、進(jìn)一步地，所述帶正反饋回路的反相器鏈包括由三級(jí)反相器級(jí)聯(lián)形成的前饋電路以及反饋開關(guān)s3；所述前饋電路的每級(jí)反相器包括一對(duì)p型摻雜mosfet和n型摻雜mosfet，兩者柵極相連作為輸入端，漏極相連作為輸出端；所述反饋開關(guān)s3的一端接反相器鏈第一級(jí)的輸入端，另一端接反相器鏈第二級(jí)的輸出端。

6、進(jìn)一步地，所述前饋電路的每級(jí)反相器的一對(duì)p型摻雜mosfet和n型摻雜mosfet的寬長(zhǎng)比逐級(jí)增大。

7、進(jìn)一步地，所述反饋開關(guān)s3采用n型mosfet，其源端接所述帶正反饋回路的反相器鏈中第二級(jí)反相器的輸出端，漏端接所述帶正反饋回路的反相器鏈中第一級(jí)反相器的輸入端，柵端接延時(shí)器。

8、進(jìn)一步地，采樣開關(guān)s1和輸出開關(guān)s2均采用n型mosfet；所述采樣開關(guān)s1源端接所述復(fù)合介質(zhì)柵三晶體管的讀出端，其漏端接帶正反饋回路的反相器鏈的輸入端，柵端接外部電壓控制信號(hào)；所述輸出開關(guān)s2的源端接帶正反饋回路的反相器鏈的輸出端，其漏端接所述復(fù)合介質(zhì)柵三晶體管的寫入端，柵端接延時(shí)器。

9、本發(fā)明還提供一種基于復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器的刷新電路的工作方法，所述刷新電路設(shè)有兩個(gè)外部連接電壓：正電壓vp、負(fù)電壓vn，地電平為gnd，電路中設(shè)有一個(gè)外部電壓控制信號(hào)vrf，外部電壓控制信號(hào)vrf通過延時(shí)器產(chǎn)生延時(shí)信號(hào)vrf_dly；所述復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器包括電子寫入管和電子讀出管，刷新時(shí)復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器外接端口的電壓配合發(fā)生改變：在存儲(chǔ)階段，電子寫入管的柵極電壓接負(fù)電壓vn，電子讀出管的源極和漏極接地電平gnd，電子寫入管和電子讀出管都被關(guān)閉；在刷新階段，首先令電子讀出管的漏極接地電平vn，令其源極浮空，將存儲(chǔ)值感應(yīng)到復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器讀出端，然后用刷新電路采樣存儲(chǔ)器讀出端的電壓，接著刷新電路中的反相器鏈將采樣值鎖存、增強(qiáng)并輸出，最后令電子寫入管的柵極接正電壓vp，使電子寫入管開啟，將刷新電路輸出的電壓重新寫入復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器。

10、本發(fā)明還提供一種基于復(fù)合介質(zhì)柵三晶體管器件的存儲(chǔ)芯片，包括復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器陣列、上述刷新電路、寫入字線驅(qū)動(dòng)器、寫入位線驅(qū)動(dòng)器、讀出字線驅(qū)動(dòng)器和讀出位線驅(qū)動(dòng)器；寫入字線驅(qū)動(dòng)器對(duì)存儲(chǔ)器陣列中同行存儲(chǔ)器電子寫入管柵極相連構(gòu)成的寫入字線wwl進(jìn)行驅(qū)動(dòng)，寫入位線驅(qū)動(dòng)器對(duì)存儲(chǔ)器陣列中同列存儲(chǔ)器電子寫入管源極相連構(gòu)成的寫入位線wbl進(jìn)行驅(qū)動(dòng)，讀出字線驅(qū)動(dòng)器對(duì)存儲(chǔ)器陣列中同行存儲(chǔ)器電子讀出管源極相連構(gòu)成的讀出字線rwl進(jìn)行驅(qū)動(dòng)，讀出位線驅(qū)動(dòng)器對(duì)存儲(chǔ)器陣列中同列存儲(chǔ)器電子讀出管漏極相連構(gòu)成的讀出位線rbl進(jìn)行驅(qū)動(dòng)；每列存儲(chǔ)器共用一個(gè)刷新電路，刷新電路的采樣開關(guān)s1接在一列存儲(chǔ)器共用的讀出位線rbl上，輸出開關(guān)s2接在一列存儲(chǔ)器共用的寫入位線wbl上。

11、本發(fā)明的工作原理/過程如下：

12、本發(fā)明的電路存在兩個(gè)工作階段，包括復(fù)位階段和刷新階段；

13、復(fù)位階段時(shí)，外部電壓控制信號(hào)vrf＝vn，其延時(shí)信號(hào)vrf_dly也等于vn。此時(shí)刷新電路的采樣開關(guān)s1和輸出開關(guān)s2斷開，刷新電路與存儲(chǔ)器完全隔離。在采樣電路內(nèi)部，復(fù)位電路開啟，反相器鏈輸入端的電壓被復(fù)位成0v。反相器鏈的反饋開關(guān)s3斷開，因此沒有形成正反饋回路。

14、刷新階段時(shí)，外部電壓控制信號(hào)vrf＝vp，vrf_dly＝vp，刷新電路的采樣開關(guān)s1和輸出開關(guān)s2閉合，刷新電路與存儲(chǔ)單元連接。刷新時(shí)，存儲(chǔ)單元電子讀出管t2的漏端(存儲(chǔ)器讀出區(qū))從接gnd變?yōu)楦】?，源端從接gnd變?yōu)榻迂?fù)電壓vn。當(dāng)所存電壓為vn時(shí)，存儲(chǔ)節(jié)點(diǎn)sn電壓保持在vn，電子讀出管t2關(guān)斷，t2漏端(存儲(chǔ)器讀出區(qū))電壓仍然浮空在gnd附近，浮空gnd由漏端金屬線的寄生電容維持；當(dāng)所存電壓為gnd時(shí)，存儲(chǔ)節(jié)點(diǎn)sn電壓由于漏電下降為gnd-△v，只要gnd-△v＞vn+vth，其中vth≈0.7v，t2就會(huì)開啟，t2漏端(存儲(chǔ)器讀出區(qū))輸出負(fù)電壓vn。存儲(chǔ)器讀出區(qū)電壓經(jīng)采樣開關(guān)s1，傳到反相器鏈的輸入端。如前所述，反相器鏈輸入端的初始電壓為gnd，因此當(dāng)存儲(chǔ)器讀出區(qū)電壓為浮空gnd時(shí)，反相器鏈輸入端電壓還是浮空gnd；當(dāng)存儲(chǔ)器讀出區(qū)電壓為vn時(shí)，反相器鏈輸入端電壓為vn。反相器鏈第二級(jí)輸出電壓被反饋開關(guān)s3傳回第一級(jí)的輸入端，將反相器鏈輸入端電壓鎖存。鎖存后，反相器鏈第三級(jí)的輸出電壓穩(wěn)定地等于反相器鏈輸入端電壓的反相電壓。反相器鏈的輸出電壓經(jīng)輸出開關(guān)s2，傳至存儲(chǔ)器的寫入?yún)^(qū)。存儲(chǔ)器電子寫入管t1開啟，將寫入?yún)^(qū)被刷新電路驅(qū)動(dòng)的電壓重新存入存儲(chǔ)節(jié)點(diǎn)sn，完成刷新。

15、相比現(xiàn)有技術(shù)，本發(fā)明的有益效果為：

16、(1)本發(fā)明的刷新電路利用存儲(chǔ)器原有的讀出和寫入結(jié)構(gòu)，完成刷新過程中的“感應(yīng)存儲(chǔ)值”和“重寫入”操作，避免了額外的面積開銷。根據(jù)存儲(chǔ)器存低電壓不易失、存高電壓易失的特性，對(duì)高電壓的感應(yīng)設(shè)置了更大的容錯(cuò)范圍，確保刷新邏輯的正確性。刷新電路中帶正反饋回路的反相器鏈能夠?qū)⒏袘?yīng)出的存儲(chǔ)值快速鎖存并增強(qiáng)，實(shí)現(xiàn)快速刷新。

17、(2)本發(fā)明電路中設(shè)置了復(fù)位電路對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行預(yù)充電。存儲(chǔ)器讀出區(qū)的金屬線具有一定的寄生電容，可以在刷新電路鎖存采樣值之前，臨時(shí)保持浮空電壓，實(shí)現(xiàn)二元電壓的區(qū)分，確保采樣的準(zhǔn)確性。采樣到的電壓受到反相器鏈的正反饋?zhàn)饔?，快速鎖存為強(qiáng)驅(qū)動(dòng)電壓，防止電路受浮空電壓驅(qū)動(dòng)，消除了電路中噪聲和漏電流對(duì)結(jié)果的影響。

18、(3)由于反相器鏈最后一級(jí)需要驅(qū)動(dòng)一定的負(fù)載電容，因此每一級(jí)反相器的nmos和pmos對(duì)需要逐級(jí)增大寬長(zhǎng)比，以此來逐級(jí)提升電流驅(qū)動(dòng)能力。此舉能夠進(jìn)一步加快反相器鏈正反饋建立的速度，從而增強(qiáng)環(huán)路穩(wěn)定性。

19、綜上所述，本發(fā)明的電路結(jié)構(gòu)簡(jiǎn)單，有效利用了存儲(chǔ)器中的部分結(jié)構(gòu)以節(jié)省面積，在感應(yīng)存儲(chǔ)值并采樣鎖存的過程不易受電路噪聲和漏電流的干擾，可對(duì)復(fù)合介質(zhì)柵三晶體管存儲(chǔ)器實(shí)現(xiàn)高速、高容差的刷新，在存儲(chǔ)領(lǐng)域具有良好的應(yīng)用前景。