本公開實施例涉及集成電路領(lǐng)域，尤其涉及一種反熔絲器件及其存儲器。

背景技術(shù)：

1、一次可編程(otp，one?time?programmable)器件包括熔絲器件和反熔絲器件。反熔絲器件包括多個反熔絲單元，當反熔絲單元未被編程時，反熔絲單元為高阻抗狀態(tài)，記為邏輯“0”；當反熔絲單元被編程時，反熔絲單元為低阻抗狀態(tài)，記為邏輯“1”。

2、反熔絲單元存儲的邏輯信息(例如，邏輯“0”或“1”)可通過感測讀取電信號(例如，讀取電壓)的大小而讀出。然而，在讀取的過程中，由于漏電的存在，反熔絲單元可能讀取失敗或發(fā)生數(shù)據(jù)反轉(zhuǎn)。

技術(shù)實現(xiàn)思路

1、根據(jù)本公開實施例的第一方面，提供一種反熔絲器件，包括：

2、反熔絲陣列，包括：多個反熔絲單元；

3、編程控制電路，通過感測節(jié)點與所述反熔絲陣列耦接，包括：第一晶體管和漏電抑制電路，所述第一晶體管的第一端與所述感測節(jié)點耦接，所述漏電抑制電路的輸入端與所述第一晶體管的控制端耦接，所述漏電抑制電路的輸出端與所述第一晶體管的第二端耦接；其中，在對所述反熔絲單元執(zhí)行編程操作時，所述漏電抑制電路的輸出端處于第一電壓電平；在對所述反熔絲單元執(zhí)行讀取操作時，所述漏電抑制電路的輸出端處于第二電壓電平；所述第二電壓電平大于所述第一電壓電平。

4、在一些實施例中，所述漏電抑制電路包括至少一個反相器；所述反相器包括：

5、第二晶體管，所述第二晶體管的第一端與電源耦接，所述第二晶體管的第二端與所述反相器的輸出端耦接，所述第二晶體管的控制端與所述第一晶體管的控制端耦接；其中，所述電源用于提供所述第二電壓電平；

6、第三晶體管，所述第三晶體管的第一端與所述反相器的輸出端耦接，所述第三晶體管的第二端與接地端耦接，所述第三晶體管的控制端與所述第一晶體管的控制端耦接；其中，所述接地端用于提供所述第一電壓電平。

7、在一些實施例中，所述漏電抑制電路包括多個所述反相器；其中，多個所述反相器并聯(lián)連接。

8、在一些實施例中，所述第一晶體管的類型與所述第三晶體管的類型相同，所述第一晶體管的類型與所述第二晶體管的類型不同。

9、在一些實施例中，所述第一晶體管的尺寸大于所述第二晶體管的尺寸。

10、在一些實施例中，所述第三晶體管的尺寸大于或等于所述第二晶體管的尺寸。

11、在一些實施例中，所述反熔絲器件還包括：比較器；其中，所述比較器的第一輸入端通過所述感測節(jié)點與所述反熔絲陣列耦接，所述比較器的第二輸入端用于接收參考電壓。

12、在一些實施例中，所述第一電壓電平為接地電平；

13、所述第二電壓電平大于所述參考電壓，且小于或等于所述感測節(jié)點的預(yù)充電電平。

14、在一些實施例中，在對所述反熔絲單元執(zhí)行所述編程操作時，所述第一晶體管的控制端處于第三電壓電平；其中，所述第三電壓電平大于所述第一電壓電平，所述第三電壓電平大于所述第二電壓電平。

15、根據(jù)本公開實施例的第二方面，提供一種存儲器，包括如上述任一實施例中所述的反熔絲器件。

16、本公開實施例中，通過在編程控制電路中設(shè)置漏電抑制電路，漏電抑制電路的輸出端與第一晶體管的第二端連接，在對反熔絲單元執(zhí)行編程操作時，漏電抑制電路的輸出端處于第一電壓電平；在對反熔絲單元執(zhí)行讀取操作時，漏電抑制電路的輸出端處于第二電壓電平；由于第二電壓電平大于第一電壓電平，在對反熔絲單元執(zhí)行讀取操作時，漏電抑制電路輸出端的高電平可減小第一晶體管的漏電，有利于減小反熔絲器件讀取失敗或發(fā)生數(shù)據(jù)反轉(zhuǎn)的概率。

技術(shù)特征：

1.一種反熔絲器件，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的反熔絲器件，其特征在于，所述漏電抑制電路包括至少一個反相器；所述反相器包括：

3.根據(jù)權(quán)利要求2所述的反熔絲器件，其特征在于，所述漏電抑制電路包括多個所述反相器；其中，多個所述反相器并聯(lián)連接。

4.根據(jù)權(quán)利要求2所述的反熔絲器件，其特征在于，所述第一晶體管的類型與所述第三晶體管的類型相同，所述第一晶體管的類型與所述第二晶體管的類型不同。

5.根據(jù)權(quán)利要求2所述的反熔絲器件，其特征在于，所述第一晶體管的尺寸大于所述第二晶體管的尺寸。

6.根據(jù)權(quán)利要求2所述的反熔絲器件，其特征在于，所述第三晶體管的尺寸大于或等于所述第二晶體管的尺寸。

7.根據(jù)權(quán)利要求1所述的反熔絲器件，其特征在于，所述反熔絲器件還包括：

8.根據(jù)權(quán)利要求7所述的反熔絲器件，其特征在于，

9.根據(jù)權(quán)利要求1所述的反熔絲器件，其特征在于，在對所述反熔絲單元執(zhí)行所述編程操作時，所述第一晶體管的控制端處于第三電壓電平；其中，所述第三電壓電平大于所述第一電壓電平，所述第三電壓電平大于所述第二電壓電平。

10.一種存儲器，其特征在于，包括如權(quán)利要求1至9中任一項所述的反熔絲器件。

技術(shù)總結(jié)
本公開實施例公開了一種反熔絲器件及其存儲器。反熔絲器件包括：反熔絲陣列，包括：多個反熔絲單元；編程控制電路，通過感測節(jié)點與反熔絲陣列耦接，包括：第一晶體管和漏電抑制電路，第一晶體管的第一端與感測節(jié)點耦接，漏電抑制電路的輸入端與第一晶體管的控制端耦接，漏電抑制電路的輸出端與第一晶體管的第二端耦接；其中，在對反熔絲單元執(zhí)行編程操作時，漏電抑制電路的輸出端處于第一電壓電平；在對反熔絲單元執(zhí)行讀取操作時，漏電抑制電路的輸出端處于第二電壓電平；第二電壓電平大于第一電壓電平。

技術(shù)研發(fā)人員：胡嘉倫
受保護的技術(shù)使用者：長鑫存儲技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/23