技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明公開(kāi)用于采用P型場(chǎng)效應(yīng)晶體管PFET寫(xiě)入端口的存儲(chǔ)器位胞元(“位胞元”)的寫(xiě)入輔助電路。還公開(kāi)了相關(guān)的方法及系統(tǒng)。已觀察到，隨著節(jié)點(diǎn)技術(shù)的大小按比例縮小，PFET驅(qū)動(dòng)電流(即，驅(qū)動(dòng)強(qiáng)度)超出用于類(lèi)似尺寸的FET的N型場(chǎng)效應(yīng)晶體管NFET驅(qū)動(dòng)電流。就這點(diǎn)來(lái)說(shuō)，在一個(gè)方面中，相對(duì)于NFET寫(xiě)入端口，需要提供具有PFET寫(xiě)入端口的位胞元來(lái)減少到所述位胞元的存儲(chǔ)器寫(xiě)入時(shí)間，且由此改進(jìn)存儲(chǔ)器性能。為緩解在將數(shù)據(jù)寫(xiě)入到位胞元時(shí)原本可發(fā)生的寫(xiě)入爭(zhēng)用，可采用以負(fù)電源軌正升壓電路的形式提供的寫(xiě)入輔助電路來(lái)減弱具有PFET寫(xiě)入端口的存儲(chǔ)器位胞元的存儲(chǔ)電路中的NFET下拉晶體管。

技術(shù)研發(fā)人員：鄭志勛;F·I·阿塔拉;K·A·柏曼;D·J·W·昂基納;H·H·阮
受保護(hù)的技術(shù)使用者：高通股份有限公司
技術(shù)研發(fā)日：2016.02.02
技術(shù)公布日：2017.10.13