本公開的各種實施方式總體上涉及一種電子設(shè)備，并且更具體地說，涉及一種半導(dǎo)體存儲裝置及其操作方法。

背景技術(shù)：

半導(dǎo)體存儲裝置是使用如硅(Si)、鍺(Ge)、砷化鎵(GaAs)、磷化銦(InP)等半導(dǎo)體來實施的存儲裝置。半導(dǎo)體存儲裝置可以被分類成易失性存儲裝置和非易失性存儲裝置。

易失性存儲裝置是一種在電源被中斷時存儲在其中的數(shù)據(jù)丟失的存儲裝置。易失性存儲裝置的代表性示例包括靜態(tài)RAM(SRAM)、動態(tài)RAM(DRAM)和同步DRAM(SDRAM)等。非易失性存儲裝置是一種即使在電源被中斷時也可以保持存儲在其中的數(shù)據(jù)的存儲裝置。非易失性存儲裝置的代表性示例包括只讀存儲器(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦除且可編程ROM(EEPROM)、閃存、相變隨機存取存儲器(PRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)和鐵電RAM(FRAM)等。閃存可以被分類為NOR類型和NAND類型。

技術(shù)實現(xiàn)要素：

在一個實施方式中，可以提供一種半導(dǎo)體存儲裝置。所述半導(dǎo)體存儲裝置可以包括多個存儲器串，所述多個存儲器串各自包括在位線與源極線之間串聯(lián)聯(lián)接的多個存儲單元。所述半導(dǎo)體存儲裝置可以包括外圍電路，所述外圍電路被配置為向所述多個存儲器串施加程序電壓、通過電壓和截止電壓并且執(zhí)行程序操作。所述半導(dǎo)體存儲裝置可以包括控制邏輯，所述控制邏輯被配置為對所述外圍電路進行控制，以便所述截止電壓被施加到所述多個存儲單元當中與選擇的存儲單元相鄰的存儲單元，其中，所述外圍電路被控制為使得當所選擇的存儲單元被布置為更靠近所述位線時，所述截止電壓增加。

在一個實施方式中，可以提供一種操作半導(dǎo)體存儲裝置的方法。所述方法可以包括以下步驟：提供存儲單元陣列，所述存儲單元陣列包括垂直堆疊并且被布置在位線與源極線之間的多個存儲單元。所述方法可以包括以下步驟：向所述多個存儲單元施加通過電壓；向所述多個存儲單元當中與選擇的存儲單元相鄰的存儲單元施加截止電壓。所述方法可以包括以下步驟：向所選擇的存儲單元施加程序電壓。所述方法可以包括以下步驟：選擇所選擇的存儲單元的后續(xù)存儲單元并且根據(jù)施加的通過電壓重新執(zhí)行對所述半導(dǎo)體存儲裝置的操作，其中，當在程序序列中較早地執(zhí)行所選擇的存儲單元中的程序操作時，所述截止電壓減小。

在一個實施方式中，可以提供一種操作半導(dǎo)體存儲裝置的方法。所述方法包括以下步驟：提供存儲單元陣列，所述存儲單元陣列包括在源極線與位線之間串聯(lián)聯(lián)接的第一存儲單元、管道晶體管以及第二存儲單元。所述方法包括以下步驟：向所述第一存儲單元與第二存儲單元以及所述管道晶體管施加通過電壓。所述方法包括以下步驟：向所述第一存儲單元與第二存儲單元當中與選擇的存儲單元相鄰的存儲單元施加截止電壓。所述方法包括以下步驟：向所選擇的存儲單元施加程序電壓。所述截止電壓根據(jù)所選擇的存儲單元的地址可以是可變的。

附圖說明

圖1是示出根據(jù)本公開的實施方式的半導(dǎo)體存儲裝置的示例表示的框圖。

圖2是示出圖1的存儲單元陣列的實施方式的示例表示的框圖。

圖3是示出根據(jù)本公開的實施方式的包括在每個存儲塊中的存儲器串的示例表示的三維視圖。

圖4是示出圖3所示的存儲器串的示例表示的電路圖。

圖5是示出根據(jù)本公開的實施方式的半導(dǎo)體存儲裝置的操作的示例表示的流程圖。

圖6是用于示出根據(jù)本公開的實施方式的半導(dǎo)體存儲裝置的操作的示例表示的字線電壓的時序圖。

圖7是示出根據(jù)本公開的實施方式的存儲器串的示例表示的截面圖。

圖8是示出圖7所示的存儲器串的示例表示的電路圖。

圖9是示出包括圖1的半導(dǎo)體存儲裝置的存儲系統(tǒng)的示例表示的框圖。

圖10是示出圖9的存儲系統(tǒng)的應(yīng)用示例的示例表示的框圖。

圖11是示出包括有參考圖10所示的存儲系統(tǒng)的計算系統(tǒng)的示例表示的框圖。

具體實施方式

本公開的各種實施方式可針對一種半導(dǎo)體存儲裝置以及操作該半導(dǎo)體存儲裝置的方法，該半導(dǎo)體存儲裝置能夠控制溝道局部升壓現(xiàn)象，使得在半導(dǎo)體存儲裝置的程序操作期間，程序干擾現(xiàn)象減輕。

在下文中，將在下面參考附圖來描述本公開的實施方式。

參考后面連同附圖一起描述的實施方式的示例，本公開的優(yōu)點和特征以及用于實現(xiàn)本公開的方法將變得清楚。因此，本公開不限于以下的實施方式，而是可以其它類型具體實施。相反，提供這些實施方式使得本公開將是徹底和完整的，并且將向本領(lǐng)域技術(shù)人員充分地傳達本公開的技術(shù)精神。

應(yīng)該理解的是，當一個元件被稱作被“聯(lián)接”或“連接”到另一元件時，它可以直接聯(lián)接或連接到另一元件或者在二者之間可以存在中間元件。在本說明書中，當一個元件被稱為“包含”或“包括”一個組件時，除上下文明確指出外，并不排除另一組件，而是可以進一步包括其它組件。

圖1是示出根據(jù)本公開的實施方式的半導(dǎo)體存儲裝置的示例表示的框圖。

參考圖1，半導(dǎo)體存儲裝置100包括存儲單元陣列110、地址解碼器120，讀/寫電路130、控制邏輯140和電壓發(fā)生器150。

存儲單元陣列110包括:多個存儲塊BLK1至BLKz。存儲塊BLK1至BLKz通過字線WL聯(lián)接到地址解碼器120。存儲塊BLK1至BLKz通過位線BL1至BLm聯(lián)接到讀/寫電路130。各個存儲塊BLK1至BLKz包括多個存儲單元。在實施方式中，多個存儲單元是非易失性存儲單元，并且特別地，所述多個存儲單元可以是基于電荷捕獲裝置的非易失性存儲單元。將多個存儲單元中聯(lián)接到相同的字線的存儲單元定義為一個頁面。換言之，存儲單元陣列110由多個頁面構(gòu)成。存儲單元陣列110的各個存儲塊BLK1至BLKz包括多個存儲器串。各個存儲器串包括串聯(lián)聯(lián)接于位線與源極線之間的漏極選擇晶體管、多個存儲單元和源極選擇晶體管單元。

地址解碼器120、讀/寫電路130和電壓發(fā)生器150作為驅(qū)動存儲單元陣列110的外圍電路進行操作。

地址解碼器120通過字線WL聯(lián)接到存儲單元陣列110。地址解碼器120被配置為在控制邏輯140的控制下操作。地址解碼器120通過設(shè)置在半導(dǎo)體存儲裝置100中的輸入/輸出緩沖器(未示出)來接收地址ADDR。

地址解碼器120對接收到的地址ADDR的行地址進行解碼，并且在程序電壓施加操作中，根據(jù)解碼后的行地址，向存儲單元陣列110的多條字線WL施加從電壓發(fā)生器150中生成的程序電壓Vpgm和通過電壓Vpass。

以頁為單位執(zhí)行半導(dǎo)體存儲裝置100的程序操作。在針對程序操作的請求中接收到的地址ADDR包括塊地址、行地址和列地址。地址解碼器120根據(jù)塊地址和行地址來選擇存儲塊中相應(yīng)的一個和字線中相應(yīng)的一個。列地址由地址解碼器120解碼并提供給讀/寫電路130。

地址解碼器120可包括塊解碼器、行解碼器、列解碼器和地址緩沖器等。

讀/寫電路130包括多個頁面緩沖器PB1至PBm。多個頁面緩沖器PB1至PBm通過位線BL1至BLm被聯(lián)接到存儲單元陣列110。各個頁面緩沖器PB1至PBm臨時存儲在程序操作中輸入的數(shù)據(jù)DATA，并且根據(jù)臨時存儲的數(shù)據(jù)來控制位線BL1至BLm中相應(yīng)的一個的電位。讀/寫電路130可在控制邏輯140的控制下進行操作。

控制邏輯140聯(lián)接到地址解碼器120、讀/寫電路130和控制邏輯150?？刂七壿?40通過半導(dǎo)體存儲裝置100的輸入/輸出緩沖器(未示出)接收命令CMD。響應(yīng)于該命令CMD，控制邏輯140被配置為控制半導(dǎo)體存儲裝置100的整體操作。

在程序操作中，控制邏輯140控制地址解碼器120和電壓發(fā)生器150，使得截止電壓Vcut-off被施加到與所選頁面相鄰的頁面的字線。在程序操作中，控制邏輯140控制電壓發(fā)生器150，使得根據(jù)所選頁面的地址來調(diào)節(jié)截止電壓Vcut-off的電位電平。例如，在程序操作期間，控制邏輯140控制電壓發(fā)生器150，使得當在程序序列中較早地執(zhí)行所選頁面的程序操作時，截止電壓Vcut-off的電位電平降低，并且較晚地執(zhí)行所選頁面的程序操作時，截止電壓Vcut-off的電位電平上升。控制邏輯140在程序操作中控制電壓發(fā)生器150，使得截止電壓Vcut-off的電位電平根據(jù)被包括在所選頁面中的存儲單元的溝道寬度來調(diào)節(jié)。

在程序操作中，電壓發(fā)生器150基于控制邏輯140的控制，生成程序電壓Vpgm、通過電壓Vpass以及止電壓Vcut-off。

圖2是示出圖1的存儲單元陣列110的實施方式的示例表示的框圖。

參考圖2，存儲單元陣列110包括多個存儲塊BLK1至BLKz。每個存儲塊具有三維結(jié)構(gòu)。每個存儲塊均包括堆疊在基板上的多個存儲單元。存儲單元沿著+X、+Y和+Z方向布置。將參考將要在后文中說明的圖3和圖7來描述每個存儲塊的結(jié)構(gòu)的各個實施方式。

圖3是示出根據(jù)本公開的包括在每個存儲塊中的存儲器串的示例表示的三維視圖。圖4是示出存儲器串的示例表示的電路圖。

參考圖3和圖4，在半導(dǎo)體基板上形成源極線SL。在源極線SL上形成垂直溝道層SP。垂直溝道層SP的上部聯(lián)接到相應(yīng)的位線BL。垂直溝道層SP可以由多晶硅制成。按照各個導(dǎo)電層包圍垂直溝道層SP的方式在垂直溝道層SP上以不同的高度形成多個導(dǎo)電層SSL、WL0至WLn以及DSL。在垂直溝道層SP的表面上形成包括電荷存儲層的多層(未示出)。所述多層也設(shè)置在垂直溝道層SP與導(dǎo)電層SSL、WL0至WLn以及DSL之間。可以以氧化物層、氮化物層和氧化物層連續(xù)堆疊的ONO結(jié)構(gòu)形成多層。

最下層導(dǎo)電層形成源極選擇線SSL。最上層導(dǎo)電層形成漏極選擇線DSL。設(shè)置在選擇線SSL與DSL之間的導(dǎo)電層形成相應(yīng)的字線WL0至WLn。換言之，導(dǎo)電層SSL、WL0至WLn以及DSL在半導(dǎo)體基板上以多層結(jié)構(gòu)形成。穿過導(dǎo)電層SSL、WL0至WLn以及DSL的垂直溝道層SP垂直聯(lián)接接在形成于半導(dǎo)體基板上的位線BL與源極線SL之間。

漏極選擇晶體管DST形成在最上層導(dǎo)電層DSL的、包圍垂直溝道層SP的一部分上。源極選擇線SSL形成在最下層導(dǎo)電層SSL的、包圍垂直溝道層SP的一部分上。存儲單元MC0至MCn分別形成在中間導(dǎo)電層WL0至WLn的包圍垂直溝道層SP的部分上。

以此方式，存儲器串包括源極選擇晶體管SST、存儲單元MC0至MCn和漏極選擇晶體管DST，所述源極選擇晶體管SST、存儲單元MC0至MCn和漏極選擇晶體管DST垂直地聯(lián)接到源極線Sl與位線BL之間的基板。根據(jù)施加到源極選擇線SSL的源極控制電壓，源極選擇晶體管SST將存儲單元MC0至MCn電聯(lián)接到源極線SL。根據(jù)施加到漏極選擇線DSL的漏極控制電壓，漏極選擇晶體管DST將存儲單元MC0至MCn電聯(lián)接到位線BL。

存儲器串的垂直溝道層SP可具有使得其上部的寬度比其下部的寬度更大的結(jié) 構(gòu)。例如，存儲單元MCn的溝道寬度可以比存儲單元MC0的溝道寬度更大。越靠近漏極選擇晶體管DST，存儲單元的溝道寬度可以變得越大。

圖5是示出根據(jù)本公開的實施方式的半導(dǎo)體存儲裝置的操作的示例表示的流程圖。

圖6是用于示出根據(jù)本公開的實施方式的半導(dǎo)體存儲裝置的操作的示例表示的字線電壓的時序圖。

根據(jù)本公開的實施方式的半導(dǎo)體存儲裝置的操作將參考圖1至圖6進行說明。

根據(jù)本公開的實施方式的的半導(dǎo)體存儲裝置可以對多個存儲單元連續(xù)進行編程，并且將描述這樣一個示例，該示例按照從與源極選擇晶體管SST相鄰的存儲單元MC0朝向漏極選擇晶體管DST的順序?qū)Υ鎯卧M行說明。

1)程序指令輸入(S110)

當由控制邏輯140接收到針對半導(dǎo)體存儲裝置的程序操作的命令CMD時，控制邏輯140控制讀/寫電路130以便將從外部輸入的被編程的數(shù)據(jù)DATA臨時存儲在讀/寫電路130的多個頁面緩沖器PB1至PBm中。各個頁面緩沖器PB1至PBm臨時存儲在程序操作中輸入的數(shù)據(jù)DATA并且根據(jù)臨時存儲的數(shù)據(jù)來控制位線BL1至BLm中相應(yīng)的一個的電位。

2)根據(jù)所選頁面地址設(shè)置截止電壓(S120)

控制邏輯140選擇一個頁面來執(zhí)行程序操作，并且根據(jù)所選頁面的地址來設(shè)置截止電壓Vcut-off。當所選頁面是包括聯(lián)接到第一字線WL0的存儲單元MC0的頁面時，這被設(shè)置為基準截止電壓(例如，0V)，并且當所選頁面的地址增加時，截止電壓Vcut-off的電位電壓可以被設(shè)置為通過偏移電壓增加。例如，當所選頁面是包括聯(lián)接到所述第二字線WL1的存儲單元MC1的頁面時，通過將偏移電壓加到基準截止電壓來設(shè)置截止電壓Vcut-off。當所選頁面是包括聯(lián)接到所述第三字線WL2的存儲單元MC2的頁面時，通過將偏移電壓加到在前面所選頁面(該頁面與字線WL1對應(yīng))中設(shè)置的截止電壓Vcut-off來設(shè)置新的截止電壓Vcut-off。如所描述的那樣，截止電壓Vcut-off可被設(shè)置為使得該截止電壓Vcut-off隨著程序序列行進而逐漸增加。此外，可以針對相應(yīng)的頁面設(shè)置不同的截止電壓Vcut-off。另選地，相鄰頁面可以被分組到單一頁面組，并且可與各個組對應(yīng)地設(shè)置不同的截止電壓Vcut-off。

3)施加通過電壓(S130)

電壓發(fā)生器150在控制邏輯140的控制下生成通過電壓Vpass地址解碼器120向所選字線WLm和其它字線(其它WL和WLm±1)施加由電壓發(fā)生器150生成的通過電壓。

4)將截止電壓施加到與所選頁面相鄰的頁面的字線(S140)

在截止電壓設(shè)置步驟(S120)，電壓發(fā)生器150在控制邏輯140的控制下，根據(jù)所選頁面生成截止電壓Vcut-off設(shè)置。地址解碼器120向與所述頁面相鄰的頁面的字線WLm±1施加由電壓發(fā)生器150生成的截止電壓Vcut-off。由此，與字線WLm±1聯(lián)接的存儲單元被關(guān)斷。即，與所選存儲單元的兩側(cè)相鄰的存儲單元被關(guān)斷。對于由通過電壓Vpass形成的存儲器串的溝道，與字線WLm±1聯(lián)接的存儲單元被關(guān)斷并且電切斷，由此，通過施加到其它字線(其它WL)的通過電壓Vpass在存儲器串的溝道中引起了局部升壓現(xiàn)象。

這里，根據(jù)施加到相鄰頁面的字線WLm±1的截止電壓Vcut-off的電位電平，存儲單元可能不完全關(guān)斷。即，相鄰溝道的局部升壓電平可以根據(jù)截止電壓Vcut-off的電位電平進行調(diào)節(jié)。

當截止電壓Vcut-off的電位電平為0V時，與所選存儲單元相鄰的存儲單元通過截止電壓Vcut-off被關(guān)斷，并且在相鄰存儲單元上中斷了存儲器串的溝道，由此引起了局部升壓現(xiàn)象。在這種情況下，可能會由通過施加到所選存儲單元的截止電壓Vcut-off與程序電壓Vpgm之間的高的電位差生成的電場而引起帶對帶隧穿(BTBT)現(xiàn)象。由此，可能引起程序干擾現(xiàn)象。為了避免這種現(xiàn)象，截止電壓Vcut-off的電位電平可升高。在程序操作中，當執(zhí)行程序操作的存儲單元的數(shù)量增加時，BTBT現(xiàn)象加劇。因此，程序干擾現(xiàn)象可以用以下方式減輕：當所選頁面的程序操作在程序序列中較早地執(zhí)行時，截止電壓Vcut-off的電位電平被設(shè)置為低，并且當所選頁面的程序操作較晚地執(zhí)行時，截止電壓Vcut-off的電位電平被設(shè)置為高。即，截止電壓Vcut-off的電位電平可被設(shè)置為當所選頁面的地址增大時增加。

5)施加程序電壓(S150)

電壓發(fā)生器150在控制邏輯140的控制下生成程序電壓Vpgm。地址解碼器120向所選字線WLm施加由電壓發(fā)生器150生成的程序電壓Vpgm。

對于根據(jù)本公開的實施方式的對半導(dǎo)體存儲裝置進行操作的方法，雖然已經(jīng)描述了按照從與源極選擇晶體管SST相鄰的存儲單元MC0朝向漏極選擇晶體管DST的 順序?qū)Υ鎯卧M行編程的正常程序操作，但是也可以使用反向程序操作，其中所述存儲單元按照與上述順序相反的反向順序被編程。優(yōu)選地，按照與上述程序操作方法相同的方式，截止電壓Vcut-off可以被設(shè)置為在較晚地執(zhí)行所選頁面的程序操作時增加。

圖7是示出根據(jù)本公開的實施方式的存儲器串的示例表示的截面圖。

圖8是示出圖7所示的存儲器串的示例表示的電路圖。

圖7和圖8，可以U形溝道結(jié)構(gòu)形成存儲器串。U形溝道的兩端分別與位線BL和源極線SL聯(lián)接。U形溝道的、在管道柵極PG中形成的一部分被操作為管道晶體管PT。

存儲器串包括沿著U形溝道堆疊在管道柵極PG上的多個字線層WL0至WLp以及WLp+1至WLn。在U形溝道的、與位線BL聯(lián)接的一端上形成漏極選擇線DSL。在U形溝道的、與源極線SL聯(lián)接的一端上形成源極選擇線SSL。U形溝道的表面可以形成為被存儲層ONO包圍。

上述U形溝道可以按照這樣的方式形成，在制造過程中，U形塞孔(plug hole)通過對多個交替堆疊的材料層進行蝕刻形成并且填充有溝道材料。以此方式，U形溝道可以形成為使得其每個上端的寬度CD1比它的每個下端的寬度CD2更大。因此，在程序操作中，根據(jù)所選存儲單元的位置，溝道的局部升壓電平可以得到改變。

可以將聯(lián)接在源極線SL與管道晶體管PT之間的存儲單元定義為第一存儲單元，并且可以將聯(lián)接在管道晶體管PT與位線BL之間的存儲單元定義為第二存儲單元。

將參考圖1、圖2和圖5至圖8來描述根據(jù)與本公開的圖7和圖8相關(guān)的實施方式的半導(dǎo)體存儲設(shè)備的操作。

根據(jù)本公開的實施方式的半導(dǎo)體存儲裝置可以對多個存儲單元連續(xù)進行編程，并且將描述這樣一個示例，該示例按照從與源極選擇晶體管SST相鄰的存儲單元MC0朝向漏極選擇晶體管DST的順序?qū)Υ鎯卧M行說明。

1)程序指令輸入(S110)

當由控制邏輯140接收到針對半導(dǎo)體存儲裝置的程序操作的命令CMD時，控制邏輯140控制讀/寫電路130以便將從外部輸入的被編程的數(shù)據(jù)DATA臨時存儲在讀/寫電路130的多個頁面緩沖器PB1至PBm中。各個頁面緩沖器PB1至PBm臨時存儲在變成操作中輸入的數(shù)據(jù)DATA并且控制根據(jù)臨時存儲的數(shù)據(jù)來控制位線BL1至 BLm中相應(yīng)的一個的電位。

2)根據(jù)所選頁面地址設(shè)置截止電壓(S120)

控制邏輯140選擇一個頁面來執(zhí)行程序操作，并且根據(jù)所選頁面的地址來設(shè)置截止電壓Vcut-off。這里，可以針對基于管道晶體管PT彼此分開設(shè)置的第一存儲單元MC0至Mcp以及第二存儲單元MCp+1至MCn分別單獨設(shè)置截止電壓Vcut-off。例如，在第一存儲單元MC0至Mcp中，當所選頁面是包括聯(lián)接到第一字線WL0的存儲單元MC0的頁面時，這被設(shè)置為第一基準截止電壓(例如，0V)，并且當所選頁面的地址增加時，截止電壓Vcut-off的電位電壓可以被設(shè)置為通過偏移電壓增加。例如，當所選頁面是包括聯(lián)接到所述第二字線WL1的存儲單元MC1的頁面時，通過將偏移電壓加到基準截止電壓來設(shè)置截止電壓Vcut-off。當所選頁面是包括聯(lián)接到所述第三字線WL2的存儲單元MC2的頁面時，通過將偏移電壓加到在前面所選頁面(該頁面與字線WL1對應(yīng))中設(shè)置的截止電壓Vcut-off來設(shè)置新的截止電壓Vcut-off。

在第二存儲單元MCp+1至MCn中，當所選頁面是包括聯(lián)接到字線WLp+1的存儲單元MCp+1的頁面時，這被設(shè)置為第二基準截止電壓(例如，0V)，并且當所選頁面的地址增加時，截止電壓Vcut-off的電位電壓可以被設(shè)置為通過偏移電壓增加。例如，當所選頁面是包括聯(lián)接到所述第二字線WLp+2的存儲單元MCp+2頁面時，通過將偏移電壓加到基準截止電壓來設(shè)置截止電壓Vcut-off。第二基準截止電壓可以等于第一基準截止電壓或者比第一基準截止電壓更高。

此外，可根據(jù)存儲單元的溝道寬度改變偏移電壓。

例如，U形溝道可以形成為使得其每個上端的寬度CD1比它的每個下端的寬度CD2更大。因此，當針對第一存儲單元連續(xù)執(zhí)行程序操作時(即，從存儲單元MC0到存儲單元Mcp)，利用連續(xù)減小的偏移電壓來設(shè)置截止電壓Vcut-off。另一方面，當針對第二存儲單元連續(xù)執(zhí)行程序操作(即，從存儲單元Mcp+1到存儲單元MCn)時，利用連續(xù)增加的偏移電壓來設(shè)置截止電壓Vcut-off。

如上所述，截止電壓針對第一存儲單元和第二存儲單元分別設(shè)置，其中所述截止電壓可以被設(shè)置為隨著第一存儲單元和第二存儲單元的程序序列的進行而逐漸增加，并且偏移電壓可以變化使得截止電壓Vcut-off隨著存儲單元的溝道寬度的增加而增加。此外，可以針對相應(yīng)的網(wǎng)頁設(shè)置不同的截止電壓Vcut-off。另選地，相鄰頁面可以被分組到單一頁面組，并且可與各個組對應(yīng)地設(shè)置不同的截止電壓Vcut-off。

3)施加通過電壓(S130)

電壓發(fā)生器150在控制邏輯140的控制下生成通過電壓Vpass。地址解碼器120向所選字線WLm和其它字線(其它WL和WLm±1)施加由電壓發(fā)生器150生成的通過電壓。在這種情況下，通過電壓Vpass也可以施加到管道晶體管的PPT。

4)將截止電壓施加到與所選頁面相鄰的頁面的字線(S140)

在截止電壓設(shè)置步驟(S120)，電壓發(fā)生器150在控制邏輯140的控制下，根據(jù)所選頁面生成截止電壓Vcut-off設(shè)置。地址解碼器120向與所述頁面相鄰的頁面的字線WLm±1施加由電壓發(fā)生器150生成的截止電壓Vcut-off。由此，與字線WLm±1聯(lián)接的存儲單元被關(guān)斷。即，與所選存儲單元的兩側(cè)相鄰的存儲單元被關(guān)斷。對于由通過電壓Vpass形成的存儲器串的溝道，與字線WLm±1聯(lián)接的存儲單元被關(guān)斷并且電切斷，由此，通過施加到其它字線(其它WL)的通過電壓Vpass在存儲器串的溝道中引起了局部升壓現(xiàn)象。

這里，根據(jù)施加到相鄰頁面的字線WLm±1的截止電壓Vcut-off的電位電平，存儲單元可能不完全關(guān)斷。即，根據(jù)截止電壓Vcut-off的電位電平，相鄰溝道的局部升壓電平可以被調(diào)節(jié)。當Vcut-off的電位電平增加時，溝道的局部升壓電平降低，由此，由BTBT現(xiàn)象引起的程序干擾現(xiàn)象可得到抑制。

此外，當與所選存儲單元相鄰的存儲單元的溝道寬度減小時，局部升壓電位電平變高。換言之，當所選頁面被布置為更靠近于管道晶體管PT時，局部升壓電位電平被降低。在本公開的該實施方式中，當從存儲單元MC0到存儲單元Mcp連續(xù)執(zhí)行程序操作時，利用連續(xù)減小的偏移電壓來設(shè)置截止電壓Vcut-off。另一方面，當從存儲單元Mcp+1到存儲單元MCn連續(xù)執(zhí)行程序操作時，利用連續(xù)增加的偏移電壓來設(shè)置截止電壓Vcut-off。

如上所述，截止電壓Vcut-off可以被設(shè)置為使得該截止電壓Vcut-off隨著程序序列行進而逐漸地增加。根據(jù)存儲單元的溝道寬度，通過改變偏移電壓使得截止電壓Vcut-off增加，可以使由BTBT現(xiàn)象引起的程序干擾現(xiàn)象可得到抑制。

5)施加程序電壓(S150)

電壓發(fā)生器150在控制邏輯140的控制下生成程序電壓Vpgm。地址解碼器120向所選字線WLm施加由電壓發(fā)生器150生成的程序電壓Vpgm。

圖9是示出包括圖1的半導(dǎo)體存儲裝置的存儲系統(tǒng)的示例表示的框圖。

參考圖9，存儲系統(tǒng)1000包括半導(dǎo)體存儲裝置100和控制器1100。

半導(dǎo)體存儲裝置100可以以與參考圖1描述的半導(dǎo)體存儲裝置相同的方式來配置和操作。在下文中，重復(fù)的說明將被省略。

控制器1100聯(lián)接到主機和半導(dǎo)體存儲裝置100。響應(yīng)于來自主機的請求，控制器1100訪問半導(dǎo)體存儲裝置100。例如，控制器1100被配置為控制半導(dǎo)體存儲裝置100的讀取、寫入、擦除和后臺操作?？刂破?100被配置為提供主機與半導(dǎo)體存儲裝置100之間的接口?？刂破?100被配置為驅(qū)動用于控制半導(dǎo)體存儲裝置100的固件

控制器1100包括RAM(隨機存取存儲器)1110、處理單元1120、主機接口1130、存儲器接口1140和糾錯塊1150。RAM1110被用作處理單元1120的操作存儲器、半導(dǎo)體存儲裝置100與主機之間的高速緩存存儲器以及半導(dǎo)體存儲裝置100與主機之間的緩沖存儲器中的至少一個。處理單元1120控制控制器1100的全部操作。此外，在寫操作期間，控制器1100可以臨時存儲從主機提供的程序數(shù)據(jù)。

主機接口1130包括在主機與控制器1100之間執(zhí)行數(shù)據(jù)交換的協(xié)議。在實施方式的一個示例中，控制器1100被配置為通過各種接口協(xié)議中的至少一個與主機進行通信，所述接口協(xié)議例如是通用串行總線(USB)協(xié)議、多媒體卡(MMC)協(xié)議、外圍組件互連(PCI)協(xié)議、PCI快速(PCI-E)協(xié)議、先進技術(shù)附件(ATA)協(xié)議、串行ATA協(xié)議、并行ATA協(xié)議、小型計算機小接口(SCSI)協(xié)議、增強的小型磁盤接口(ESDI)協(xié)議和集成型驅(qū)動電子設(shè)備(IDE)協(xié)議、專用協(xié)議等。

存儲器接口1140與半導(dǎo)體存儲裝置100接口連接。例如，存儲器接口包括NAND接口或NOR接口。

糾錯塊1150使用糾錯碼(ECC)來檢測和糾正從半導(dǎo)體存儲裝置100中接收到的數(shù)據(jù)中的錯誤。處理單元1120可以根據(jù)來自糾錯塊1150的錯誤檢測結(jié)果來調(diào)節(jié)讀取電壓，并且控制半導(dǎo)體存儲裝置100執(zhí)行重新讀取。在實施方式的一個示例中，糾錯塊可作為控制器1100的元件來提供。

控制器1100和半導(dǎo)體存儲裝置100可以被集成到單一半導(dǎo)體裝置中。在實施方式中的一個示例中，控制器1100和半導(dǎo)體存儲裝置100可以被集成到單一半導(dǎo)體裝置中以形成存儲卡。例如，控制器1100和半導(dǎo)體存儲裝置100可以被集成到單一半導(dǎo)體裝置中并且形成諸如PC卡(PCMCIA，個人計算機存儲卡國際協(xié)會)、緊湊式閃 存卡(CF)，智能媒體卡(SM或SMC)、記憶棒多媒體卡(MMC、RS-MMC或MMC微型)、SD卡(SD、迷你SD、微型SD或SDHC)、通用閃存(UFS)等的存儲卡。

控制器1100和半導(dǎo)體存儲裝置100可以被集成到單一半導(dǎo)體裝置以形成固態(tài)驅(qū)動器(SSD)。SSD包括形成為存儲半導(dǎo)體存儲器中的數(shù)據(jù)的存儲裝置。當使用存儲系統(tǒng)1000作為SSD時，聯(lián)接到存儲系統(tǒng)2000的主機的操作速度可被驚人地提高。

在實施方式中，存儲系統(tǒng)1000可以作為諸如計算機、超移動PC(UMPC)、工作站、上網(wǎng)本、個人數(shù)字助理(PDA)、便攜式計算機、平板電腦、無線電話、移動電話、智能電話、電子書、便攜式多媒體播放器(PMP)、游戲控制臺、導(dǎo)航裝置、黑盒子、數(shù)字照相機、3維電視、數(shù)字音頻記錄器、數(shù)字音頻播放器、數(shù)字圖像記錄器、數(shù)字圖像播放器、數(shù)字視頻記錄器、數(shù)字視頻播放器、能夠在無線環(huán)境中發(fā)送/接收信息的裝置、用于形成家庭網(wǎng)絡(luò)的各種電子設(shè)備中的一個、用于形成計算機網(wǎng)絡(luò)的各種電子設(shè)備中的一個、用于形成遠程信息處理網(wǎng)絡(luò)的各種電子設(shè)備中的一個、RFID裝置、用于形成計算系統(tǒng)的各種元件中的一個等的電子裝置的各種元件中的一個來提供。

在實施方式的示例中，半導(dǎo)體存儲裝置100或存儲系統(tǒng)1000可以各種類型的封裝嵌入。例如，半導(dǎo)體存儲裝置100或存儲系統(tǒng)1000可以以下類型進行封裝，所述類型為層疊封裝(PoP)、球柵陣列(BGA)、芯片級封裝(CSP)、塑料帶引線芯片載體(PLCC)、塑料雙列直插封裝(PDIP)、模具采用疊片封裝、模具晶圓形式、板上芯片(COB)、陶瓷雙列直插封裝(CERDIP)、塑料度量四方扁平封裝(MQFP)，薄型四方扁平封裝(TQFP)、小外形封裝(SOIC)、收縮型小外形封裝(SSOP)、薄型小外形封裝(TSOP)、薄型四方扁平封裝(TQFP)、系統(tǒng)級封裝(SIP)、多芯片封裝(MCP)、晶圓級裝配式封裝(WFP)、晶圓級加工堆棧封裝(WSP)等等。

圖10是示出圖9的存儲系統(tǒng)的應(yīng)用示例的示例表示的框圖。

參考圖10，存儲系統(tǒng)2000包括半導(dǎo)體存儲裝置2100和控制器2200。半導(dǎo)體存儲裝置2100包括多個存儲芯片。半導(dǎo)體存儲芯片被劃分成多個組。

參考圖10，該圖示出了多個組中的每一個通過第一溝道CH1至第k溝道CHk中相應(yīng)的一個與控制器2200通信。每個半導(dǎo)體存儲芯片以與參考圖1描述的半導(dǎo)體存儲裝置100的實施方式相同的方式被配置和操作。

每個組通過一個公共溝道與控制器2200進行通信?？刂破?200具有與參考圖9 描述的控制器1100相同的配置，并且被配置為通過多個溝道CH1至CHk來控制半導(dǎo)體存儲裝置2100的多個存儲芯片。

圖11是示出包括有參考圖10所示的存儲系統(tǒng)的計算系統(tǒng)的示例表示的框圖。

參考圖11，計算系統(tǒng)3000可以包括中央處理單元3100、RAM3200、用戶接口3300、電源3400、系統(tǒng)總線3500以及存儲系統(tǒng)2000。

存儲系統(tǒng)2000通過系統(tǒng)總線3500電聯(lián)接到CPU3100、RAM3200、用戶接口3300和電源3400。通過用戶接口3300提供的或由CPU3100處理的數(shù)據(jù)被存儲在存儲系統(tǒng)2000中。

參考圖11，半導(dǎo)體存儲裝置2100被示出為通過控制器2200聯(lián)接到系統(tǒng)總線3500。但是，半導(dǎo)體存儲裝置2100可以直接聯(lián)接到系統(tǒng)總線3500?？刂破?200的功能可以由CPU3100和RAM3200來執(zhí)行。

參考圖11，示出了參考圖10描述的存儲系統(tǒng)2000作為提供。然而，存儲系統(tǒng)2000可以用參考圖9描述的存儲系統(tǒng)1000代替。作為實施方式，計算系統(tǒng)3000可以包括參考圖10和圖9描述的所有存儲系統(tǒng)1000和2000。

根據(jù)本公開，在半導(dǎo)體存儲裝置的程序操作中，可以通過控制溝道局部升壓電平來減輕程序干擾現(xiàn)象。

雖然出于示出的目的已公開本發(fā)明的實施方式的示例，但是本領(lǐng)域的技術(shù)人員將理解的是，可以進行各種修改、添加和替換。因此，本發(fā)明的范圍必須由所附權(quán)利要求書以及權(quán)利要求書的等價物來限定，而不是由在前描述來限定。

相關(guān)申請的交叉引用

本申請要求在2015年11月23日提交的韓國專利申請第10-2015-0164006號的優(yōu)先權(quán)，通過引用將該韓國專利申請的全部公開內(nèi)容合并到本文中。