專(zhuān)利名稱(chēng)：存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)器，屬于芯片的結(jié)構(gòu)設(shè)計(jì)。
背景技術(shù)：
隨著工藝尺寸的縮小，為減小單元尺寸的芯片面積，采用開(kāi)路位線(xiàn)結(jié)構(gòu)。如圖1所示，I，3，5是存儲(chǔ)陣列，由一根或多根字線(xiàn)wl和位線(xiàn)(BL_0、BL_e)組成，2，4是靈敏放大器陣列，由一個(gè)或多個(gè)靈敏放大器組成。當(dāng)對(duì)存儲(chǔ)陣列3進(jìn)行操作時(shí)，3中的字線(xiàn)WL被激活，其它的字線(xiàn)處于未激活狀態(tài)，與該字線(xiàn)相連的存儲(chǔ)單元的信息通過(guò)與存儲(chǔ)單元相連的位線(xiàn)，如圖1中偶數(shù)位線(xiàn)BL_e和奇數(shù)位線(xiàn)BL_o，傳遞到2，4中的靈敏放大器，通過(guò)該靈敏放大器可以對(duì)存儲(chǔ)單元進(jìn)行讀寫(xiě)操作。輸入到2，4的位線(xiàn)有兩種，一種來(lái)自于要進(jìn)行操作的存儲(chǔ)陣列，用于傳遞存儲(chǔ)單元中的信息，另一種來(lái)自于未被激活的存儲(chǔ)陣列，作為靈敏放大器的比較基準(zhǔn)，因此需要2和4兩個(gè)靈敏放大器陣列來(lái)處理一根字線(xiàn)上的存儲(chǔ)單元的數(shù)據(jù)。而且對(duì)于任何一個(gè)存儲(chǔ)陣列的讀寫(xiě)操作都需要另兩塊相鄰的存儲(chǔ)陣列提供基準(zhǔn)位線(xiàn)。由于開(kāi)路位線(xiàn)結(jié)構(gòu)的特點(diǎn)，即需要相鄰的存儲(chǔ)陣列提供基準(zhǔn)位線(xiàn)，為了讀寫(xiě)邊界的存儲(chǔ)陣列，需要加入額外的存儲(chǔ)陣列提供基準(zhǔn)位線(xiàn)。如圖2所示，其中0，I, 2，3，4，5，6，7為正常的存儲(chǔ)陣列，0 ‘和7’為額外的存儲(chǔ)陣列。100為圖1中的2，4所示靈敏放大器陣列。正常的存儲(chǔ)陣列和額外的存儲(chǔ)陣列具有相同的芯片面積和相同數(shù)目的存儲(chǔ)單元。由于加入的兩個(gè)額外的存儲(chǔ)陣列中的存儲(chǔ)單元不能讀寫(xiě)，則大大降低了晶元面積利用率，同時(shí)提高了產(chǎn)品的成本。

發(fā)明內(nèi)容
本發(fā)明提供一種存儲(chǔ)器，主要解決了現(xiàn)有存儲(chǔ)器中加入的兩個(gè)額外的存儲(chǔ)陣列中的存儲(chǔ)單元不能讀寫(xiě)，從而導(dǎo)致晶元面積利用率低，產(chǎn)品成本高的問(wèn)題。本發(fā)明的具體技術(shù)解決方案如下:該存儲(chǔ)器包括多個(gè)存儲(chǔ)陣列，各存儲(chǔ)陣列之間均設(shè)置有靈敏放大器陣列；兩端部存儲(chǔ)陣列的外側(cè)設(shè)置有基準(zhǔn)電位提供模塊，基準(zhǔn)電位提供模塊與端部存儲(chǔ)陣列之間設(shè)置有靈敏放大器陣列；所述基準(zhǔn)電位提供模塊是選通管，選通管與存儲(chǔ)陣列中的選通管類(lèi)型相同，大小為存儲(chǔ)陣列中的選通管大小的N倍，N為一個(gè)字線(xiàn)上所連接的存儲(chǔ)單元的個(gè)數(shù)。該存儲(chǔ)器包括多個(gè)存儲(chǔ)陣列，各存儲(chǔ)陣列之間均設(shè)置有靈敏放大器陣列；兩端部存儲(chǔ)陣列的外側(cè)設(shè)置有基準(zhǔn)電位提供模塊，基準(zhǔn)電位提供模塊與端部存儲(chǔ)陣列之間設(shè)置有靈敏放大器陣列；所述基準(zhǔn)電位提供模塊是電容，所述電容的一個(gè)極板與位線(xiàn)材質(zhì)相同且面積與存儲(chǔ)單元的位線(xiàn)面積相同，另一個(gè)極板為襯底。本發(fā)明的優(yōu)點(diǎn)在于:該存儲(chǔ)器提聞晶兀面積利用率，極大地減少了芯片的體積和加工成本。


圖1為芯片結(jié)構(gòu)示意圖；圖2為現(xiàn)有技術(shù)芯片原理圖；圖3為本發(fā)明芯片原理圖；圖4為存儲(chǔ)單元連接圖；圖5為基準(zhǔn)電位提供模塊一種實(shí)施例示意圖；圖6為基準(zhǔn)電位提供|旲塊另一種實(shí)施例意具體實(shí)施方式
以下結(jié)合具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳述:請(qǐng)參閱圖1所示，其中1，2，3，4，5，6，7為正常存儲(chǔ)陣列，100為圖1中的2，4所示靈敏放大器陣列，8 ‘和8“為基準(zhǔn)電位提供模塊用于替代提供基準(zhǔn)位線(xiàn)的陣列。在DRAM存儲(chǔ)器中，陣列的讀出原理如圖4所示。圖4中，Ml和Ccell組成存儲(chǔ)單元，Ml為存儲(chǔ)單元選通管，Ccell存儲(chǔ)單元電容，BL為存儲(chǔ)單元的位線(xiàn)，WL為存儲(chǔ)單元的字線(xiàn)，BL_ref 為該存儲(chǔ)單元對(duì)應(yīng)的基準(zhǔn)位線(xiàn)，Cbl為位線(xiàn)上的寄生電容，Cref_bl為基準(zhǔn)位線(xiàn)上的寄生電容，2為讀出放大器。在無(wú)操作時(shí)，存儲(chǔ)單元的位線(xiàn)和存儲(chǔ)單元對(duì)應(yīng)的基準(zhǔn)位線(xiàn)預(yù)充到同一電位，字線(xiàn)為低電平。在讀出時(shí)，字線(xiàn)(WL)為正電壓將存儲(chǔ)單元電容連接到位線(xiàn)(BL)上，在存儲(chǔ)單元電容和位線(xiàn)上的寄生電容中的電荷被重新分配，使得位線(xiàn)上的電壓發(fā)生變化，變化后的存儲(chǔ)單元位線(xiàn)上電壓與基準(zhǔn)位線(xiàn)上的電壓進(jìn)行比較，讀出存儲(chǔ)單元存儲(chǔ)的邏輯值。由于讀出放大器比較的是兩個(gè)電壓，而這兩個(gè)電壓都是由電荷在電容中存儲(chǔ)形成的，因此作為產(chǎn)生基準(zhǔn)電壓的基準(zhǔn)位線(xiàn)，要求其上的電容與存儲(chǔ)單元的位線(xiàn)上的電容相等，同時(shí)電容中的電荷的數(shù)量與漏電流相關(guān)，因此還要求基準(zhǔn)位線(xiàn)上的漏電流和存儲(chǔ)單元的位線(xiàn)上的漏電流相等。而陣列中漏電流來(lái)自組成存儲(chǔ)單元的存儲(chǔ)單元選通管。因此在8 ‘和8 “中，采用圖5中結(jié)構(gòu)產(chǎn)生基準(zhǔn)電壓。Mref的類(lèi)型和存儲(chǔ)單元中的選通管相同，其大小是選通管大小的數(shù)倍，該倍數(shù)等于一個(gè)字線(xiàn)上所連接的存儲(chǔ)單元的個(gè)數(shù)。另外，在某些工藝中，位線(xiàn)上的漏電流非常小，也可以使用簡(jiǎn)單的電容來(lái)替代該結(jié)構(gòu)。該電容的上一個(gè)極板采用與位線(xiàn)相同的材料而另一個(gè)極板采用襯底。上極板的面積與存儲(chǔ)單元的位線(xiàn)面積相同。圖6中Cref的大小與存儲(chǔ)單兀位線(xiàn)寄生電容相等。采用以上結(jié)構(gòu)，基準(zhǔn)電位提供模塊8 ‘和8 “的面積是正常存儲(chǔ)陣列的四分之一。
權(quán)利要求
1.一種存儲(chǔ)器，包括多個(gè)存儲(chǔ)陣列，各存儲(chǔ)陣列之間均設(shè)置有靈敏放大器陣列；其特征在于:所述兩端部存儲(chǔ)陣列的外側(cè)設(shè)置有基準(zhǔn)電位提供模塊，基準(zhǔn)電位提供模塊與端部存儲(chǔ)陣列之間設(shè)置有靈敏放大器陣列；所述基準(zhǔn)電位提供模塊是選通管，選通管與存儲(chǔ)陣列中的選通管類(lèi)型相同，大小為存儲(chǔ)陣列中的選通管大小的N倍，N為一個(gè)字線(xiàn)上所連接的存儲(chǔ)單元的個(gè)數(shù)。
2.一種存儲(chǔ)器，包括多個(gè)存儲(chǔ)陣列，各存儲(chǔ)陣列之間均設(shè)置有靈敏放大器陣列；其特征在于:所述兩端部存儲(chǔ)陣列的外側(cè)設(shè)置有基準(zhǔn)電位提供模塊，基準(zhǔn)電位提供模塊與端部存儲(chǔ)陣列之間設(shè)置有靈敏放大器陣列；所述基準(zhǔn)電位提供模塊是電容，所述電容的一個(gè)極板與位線(xiàn)材質(zhì)相同且面積與存儲(chǔ)單元的位線(xiàn)面積相同，另一個(gè)極板為襯底。
全文摘要
本發(fā)明提供一種存儲(chǔ)器，主要解決了現(xiàn)有存儲(chǔ)器中加入的兩個(gè)額外的存儲(chǔ)陣列中的存儲(chǔ)單元不能讀寫(xiě)，從而導(dǎo)致晶元面積利用率低，產(chǎn)品成本高的問(wèn)題。該存儲(chǔ)器包括多個(gè)存儲(chǔ)陣列，各存儲(chǔ)陣列之間均設(shè)置有靈敏放大器陣列；兩端部存儲(chǔ)陣列的外側(cè)設(shè)置有基準(zhǔn)電位提供模塊，基準(zhǔn)電位提供模塊與端部存儲(chǔ)陣列之間設(shè)置有靈敏放大器陣列；基準(zhǔn)電位提供模塊是選通管或電容，選通管與存儲(chǔ)陣列中的選通管類(lèi)型相同，大小為存儲(chǔ)陣列中的選通管大小的N倍，N為一個(gè)字線(xiàn)上所連接的存儲(chǔ)單元的個(gè)數(shù)。該存儲(chǔ)器提高晶元面積利用率，極大地減少了芯片的體積和加工成本。
文檔編號(hào)G11C7/06GK103187087SQ20131008845
公開(kāi)日2013年7月3日 申請(qǐng)日期2013年3月19日 優(yōu)先權(quán)日2013年3月19日
發(fā)明者亞歷山大, 俞冰 申請(qǐng)人:西安華芯半導(dǎo)體有限公司