本發(fā)明一般是有關(guān)于一種存儲(chǔ)器集成電路，且特別是有關(guān)于一種存儲(chǔ)器集成電路的字線驅(qū)動(dòng)器。

背景技術(shù)：
存儲(chǔ)器集成電路以字線驅(qū)動(dòng)器驅(qū)動(dòng)的字線存取存儲(chǔ)器單元。為了減低芯片的尺寸以及更嚴(yán)格的功率要求的趨勢(shì)，兩個(gè)晶體管(2T)的字線驅(qū)動(dòng)器成為另一種選擇。然而，眾所周知2T字線驅(qū)動(dòng)器的晶體管的柵極介電層承受大的電場(chǎng)應(yīng)力。舉例來說，美國(guó)專利局公開號(hào)2011/0149675設(shè)計(jì)的2T字線驅(qū)動(dòng)器需要負(fù)的輸入偏壓，以在通過2T字線驅(qū)動(dòng)器的p型晶體管放電一字線時(shí)，導(dǎo)通2T字線驅(qū)動(dòng)器的p型晶體管。若設(shè)計(jì)的2T字線驅(qū)動(dòng)器沒有負(fù)的輸入偏壓，2T字線驅(qū)動(dòng)器的p型晶體管將不會(huì)有足夠長(zhǎng)的時(shí)間將字線放電至地。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明一般是有關(guān)于一種存儲(chǔ)器集成電路，且特別是有關(guān)于一種存儲(chǔ)器集成電路的字線驅(qū)動(dòng)器。本發(fā)明的一方面提供一種存儲(chǔ)器電路。該存儲(chǔ)器電路包括一個(gè)字線驅(qū)動(dòng)器及一個(gè)控制電路。該字線驅(qū)動(dòng)器接收一第一電壓參考信號(hào)、一第二電壓參考信號(hào)以及一輸入信號(hào)。該字線驅(qū)動(dòng)器具有一輸出端，該輸出端耦接至一字線。該控制電路，通過施加該輸入信號(hào)至該字線驅(qū)動(dòng)器的輸入端以被設(shè)置為不選擇該字線。舉例來說，在一寫入操作期間，該字線不被選擇以指示不被寫入的字線，而另一字線被選擇以被寫入。如下列討論的內(nèi)容，通過分享同一電壓極性，晶體管(例如字線驅(qū)動(dòng)器的p型晶體管)上的電壓應(yīng)力會(huì)被減少。本發(fā)明的另一方面提供一種操作存儲(chǔ)器的方法說明如下。一字線驅(qū)動(dòng)器接收一第一電壓參考信號(hào)、一第二電壓參考信號(hào)以及一輸入信號(hào)。該字線驅(qū)動(dòng)器具有一輸出端，該輸出端耦接至一字線。且通過施加該輸入信號(hào)至該字線驅(qū)動(dòng)器的輸入端以不選擇該字線。其中該輸入信號(hào)具有至少一選擇值及一不選擇值其中之一，該選擇值及該不選擇值在一寫入操作期間具有一相同電壓極性。本發(fā)明的另一方面提供一種存儲(chǔ)器電路。該存儲(chǔ)器電路包括一個(gè)具有第一p型晶體管及第一n型晶體管的字線驅(qū)動(dòng)器以及一控制電路。該第一p型晶體管，具有一第一電流輸出端用以接收一第一電壓參考信號(hào)。該第一n型晶體管，具有一第二電流輸出端用以接收一第二電壓參考信號(hào)。其中該第一p型晶體管及該第一n型晶體管電耦接在一起作為一第一互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)反流器。該第一互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)反流器具有一第一輸入端用以接收一輸入信號(hào)，該第一互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)反流器具有一第一輸出端耦接至一字線。該字線驅(qū)動(dòng)器被設(shè)置為接收多個(gè)不選擇信號(hào)的任何一個(gè)足以不選擇對(duì)應(yīng)的字線其中之一。該控制電路通過施加該第一電壓參考信號(hào)至該第一p型晶體管的第一電流輸出端以被設(shè)置為不選擇該字線，且該控制電路被設(shè)置為不選擇該字線，通過施加該輸入信號(hào)至該第一互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)反流器的該第一輸入端。該第一電壓參考信號(hào)具有至少一第一參考值及一第二參考值其中之一，該第一參考值大于該第二參考值。該輸入信號(hào)具有至少一選擇值及一不選擇值其中之一，該選擇值及該不選擇值在一寫入操作期間具有與第一參考電值相同的一相同電壓極性。這些方面的不同實(shí)施例討論如下依據(jù)本發(fā)明的一具體實(shí)施例，在該字線不被選擇而另一字線被選擇的一操作期間，該控制電路防止該字線僅通過該字線驅(qū)動(dòng)器的一p型晶體管放電。通過相似尺寸的晶體管，通過p型晶體管放電慢于通過n型晶體管放電。不被選擇的字線通過防止僅通過p型晶體管放電，以使放電較快。依據(jù)本發(fā)明的另一具體實(shí)施例，該輸入信號(hào)具有至少一選擇值(例如用以指示該字線會(huì)被寫入)及一不選擇值(例如用以指示該字線不會(huì)被寫入)其中之一。該選擇值及該不選擇值在一寫入操作期間具有一相同電壓極性。依據(jù)本發(fā)明的另一具體實(shí)施例，該第一電壓參考信號(hào)是從一總體字線接收。該總體字線選擇或不選擇位置互相接近的多條字線。依據(jù)本發(fā)明的另一具體實(shí)施例，該字線不被選擇，是反應(yīng)于該控制電路施加該第一電壓參考信號(hào)至該字線驅(qū)動(dòng)器的該第一p型晶體管的一第一電流輸送端。依據(jù)本發(fā)明的另一具體實(shí)施例，該字線被選擇，是反應(yīng)于該控制電路施加該輸入信號(hào)，該輸入信號(hào)具有一選擇值用以導(dǎo)通該字線驅(qū)動(dòng)器的該第一p型晶體管以及該字線驅(qū)動(dòng)器的該第一n型晶體管。通過控制輸入信號(hào)(如圖1所示的信號(hào)PP)以追蹤NMOS晶體管的閾值電壓，在p型晶體管及n型晶體管皆導(dǎo)通時(shí)，防止過多的漏電。接著，確保NMOS導(dǎo)通狀態(tài)使漏電維持在說明目標(biāo)規(guī)格的高邊界。依據(jù)本發(fā)明的另一具體實(shí)施例，該字線被選擇，是反應(yīng)于該控制電路施加該輸入信號(hào)，該輸入信號(hào)具有一選擇值，該選擇值小于該第一電壓參考信號(hào)，且大于該第二電壓參考信號(hào)。與一般的反流器不同，輸入電壓等于任一反流器接收的參考電壓。依據(jù)本發(fā)明的另一具體實(shí)施例，該字線被選擇以具有一寫入電壓，該寫入電壓小于該第一電壓參考信號(hào)，且大于該第二電壓參考信號(hào)。這起因于反流器的輸入電壓的中間值。依據(jù)本發(fā)明的另一具體實(shí)施例，該字線被充電至一寫入電壓，是反應(yīng)于該字線驅(qū)動(dòng)器接收一第一選擇信號(hào)的一第一選擇值及一第二選擇信號(hào)的一第二選擇值。該字線被選擇以對(duì)耦接至該至少一字線之一或多個(gè)存儲(chǔ)器單元執(zhí)行程序操作。若任何一個(gè)或兩個(gè)選擇信號(hào)具有一不選擇值，則該字線不被選擇。該字線不被選擇以對(duì)未耦接至該字線之一或多個(gè)存儲(chǔ)器單元執(zhí)行程序操作。依據(jù)本發(fā)明的另一具體實(shí)施例，改變?cè)撟志€的一字線電壓的連續(xù)操作被足夠放電該字線的時(shí)間分開。在讀取操作期間，該字線是在穩(wěn)定的電壓電平。當(dāng)PMOS及NMOS皆導(dǎo)通時(shí)，該字線電壓電平由PMOS及NMOS晶體管兩個(gè)的閾值電壓決定，這兩個(gè)閾值電壓根據(jù)溫度及工藝而有所不同。因此，難以定義一個(gè)精確的讀取字線電壓電平。此外，雖然讀取操作的承受應(yīng)力小于寫入操作的承受應(yīng)力，但如果有必要，我們?nèi)钥梢允褂迷谧x取或者擦除操作。本發(fā)明公開了多個(gè)方面的各種具體實(shí)施例。附圖說明圖1為顯示依據(jù)本發(fā)明包含反流器的2T字線驅(qū)動(dòng)器的一例的電路圖，該2T字線驅(qū)動(dòng)器包含n型晶體管及p型晶體管，在一寫入操作期間，反流器的輸入端接收正電壓以對(duì)耦接至反流器輸出端的字線放電。圖2為顯示圖1的2T字線驅(qū)動(dòng)器的節(jié)點(diǎn)的深度截面圖。圖3為顯示圖1的2T字線驅(qū)動(dòng)器的陣列的方塊圖，從2T字線驅(qū)動(dòng)器陣列中的多條線的節(jié)點(diǎn)接收信號(hào)，使信號(hào)選擇特定的2T字線驅(qū)動(dòng)器以驅(qū)動(dòng)字線后續(xù)陣列中特定的字線。圖4為顯示圖1的2T字線驅(qū)動(dòng)器的節(jié)點(diǎn)的讀取偏壓配置的一例的表格。圖5為顯示圖1的2T字線驅(qū)動(dòng)器的節(jié)點(diǎn)的寫入偏壓配置的另一例的表格。圖6為顯示2T字線驅(qū)動(dòng)器的陣列的一例的方塊圖，被選擇的字線正進(jìn)行充電，而相鄰的不被選擇的字線電容性地耦接至被選擇的字線，以通過2T字線驅(qū)動(dòng)器的反流器的n型晶體管或p型晶體管放電。圖7為顯示圖6的2T字線驅(qū)動(dòng)器的三個(gè)陣列的電壓對(duì)時(shí)間圖，被選擇的字線正進(jìn)行充電至寫入電壓，而相鄰的不被選擇的字線電容性地耦接至被選擇的字線，根據(jù)放電的晶體管以不同的速率放電。圖8為顯示2T字線驅(qū)動(dòng)器的陣列的簡(jiǎn)化圖，被選擇的字線正進(jìn)行充電，而相鄰的不被選擇的字線電容性地耦接至被選擇的字線，主要通過2T字線驅(qū)動(dòng)器的反流器的n型晶體管放電。圖9為顯示圖8的2T字線驅(qū)動(dòng)器的三個(gè)陣列的電壓對(duì)時(shí)間圖，被選擇的字線正進(jìn)行充電至寫入電壓，而相鄰的不被選擇的字線電容性地耦接至被選擇的字線，以主要通過2T字線驅(qū)動(dòng)器的反流器的n型晶體管放電。圖10為顯示字線地址信號(hào)及字線電壓的電壓對(duì)時(shí)間圖，其中在多個(gè)字線地址連續(xù)傳送期間皆沒有延遲。圖11為字線地址信號(hào)及字線電壓的電壓對(duì)時(shí)間圖，其中在多個(gè)字線地址連續(xù)傳送期間有延遲。圖12為顯示總體字線驅(qū)動(dòng)器的電路圖。圖13為顯示包含使用上述改進(jìn)的2T字線驅(qū)動(dòng)器的存儲(chǔ)器陣列的集成電路的方塊圖。圖14為顯示包含n型晶體管及p型晶體管的2T字線驅(qū)動(dòng)器的一例的電路圖，該p型晶體管接收負(fù)柵極電壓而導(dǎo)通。圖15為顯示包含n型晶體管及空乏型p型晶體管的2T字線驅(qū)動(dòng)器的一例的電路圖，該p型晶體管接收非正柵極電壓而導(dǎo)通。圖16為顯示具有5個(gè)電壓節(jié)點(diǎn)的2T字線驅(qū)動(dòng)器的深度截面圖。圖17為顯示圖12T字線驅(qū)動(dòng)器的5個(gè)電壓節(jié)點(diǎn)的偏壓配置的一例的表格。圖18為顯示圖22T字線驅(qū)動(dòng)器的5個(gè)電壓節(jié)點(diǎn)的偏壓配置的另一例的表格。圖19為顯示具有一般的負(fù)電壓的2T字線驅(qū)動(dòng)器的偏壓配置的又一例的表格。圖20為顯示2T字線驅(qū)動(dòng)器的陣列的方塊圖，2T字線驅(qū)動(dòng)器陣列中的5個(gè)節(jié)點(diǎn)接收多個(gè)字線的信號(hào)，使信號(hào)選擇特定的2T字線驅(qū)動(dòng)器以驅(qū)動(dòng)字線后續(xù)陣列中特定的字線。圖21為顯示圖7的2T字線驅(qū)動(dòng)器的陣列的方塊圖，顯示地址配置的一例，以根據(jù)兩個(gè)分開的地址線從陣列中...