專利名稱：存儲(chǔ)器及更新存儲(chǔ)器的方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于ー種存儲(chǔ)器及更新存儲(chǔ)器的方法，尤指ー種只要有至少ー記憶區(qū)塊是去能吋，即可根據(jù)更新指令，更新至少ー去能的記憶區(qū)塊的存儲(chǔ)器及更新存儲(chǔ)器的方法。
背景技術(shù)：
在先前技術(shù)中，只要?jiǎng)討B(tài)隨機(jī)存取存儲(chǔ)器的至少ー記憶區(qū)塊是在致能狀態(tài)，則控制動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的控制器就不會(huì)發(fā)出更新指令至動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。請(qǐng)參照?qǐng)D1，圖I為先前技術(shù)說明更新存儲(chǔ)器的示意圖。如圖I所示，當(dāng)控制器持續(xù)傳送讀取指令RO與寫入指令WO至動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的一記憶區(qū)塊時(shí)，控制器是不會(huì)傳送任何更新指令至動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。因此，有時(shí)候控制器會(huì)有一段很長時(shí)間沒有傳送更新指令至動(dòng)態(tài)隨 機(jī)存取存儲(chǔ)器，導(dǎo)致動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器會(huì)有一段很長時(shí)間沒有被更新。然而，因?yàn)橹挥性趧?dòng)態(tài)隨機(jī)存取存儲(chǔ)器的所有記憶區(qū)塊是在閑置(idle)狀態(tài)時(shí)，控制器才會(huì)發(fā)出更新指令至動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，所以在先前技術(shù)中，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的所有記憶區(qū)塊的更新效率并不高。

發(fā)明內(nèi)容
本發(fā)明的一實(shí)施例提供ー種更新存儲(chǔ)器的方法。該方法包含接收一更新指令；偵測多個(gè)記憶區(qū)塊中的一第一記憶區(qū)塊是否致能或?qū)?yīng)于該第一記憶區(qū)塊的第一更新計(jì)數(shù)器的計(jì)數(shù)是否到達(dá)ー預(yù)定值，以產(chǎn)生一第一偵測結(jié)果；根據(jù)該第一偵測結(jié)果，執(zhí)行一第一相對(duì)應(yīng)的動(dòng)作。上述的更新存儲(chǔ)器的方法，其中根據(jù)該第一偵測結(jié)果，執(zhí)行該第一相對(duì)應(yīng)的動(dòng)作包含當(dāng)該第一記憶區(qū)塊是為去能且該第一更新計(jì)數(shù)器的計(jì)數(shù)尚未到達(dá)該預(yù)定值時(shí)，根據(jù)該更新指令，更新該第一記憶區(qū)塊。上述的更新存儲(chǔ)器的方法，其中根據(jù)該第一偵測結(jié)果，執(zhí)行該第一相對(duì)應(yīng)的動(dòng)作更包含接收ー下一更新指令，其中該更新指令與該下一更新指令之間至少間隔ー預(yù)定時(shí)間。上述的更新存儲(chǔ)器的方法，其中根據(jù)該更新指令，更新該第一記憶區(qū)塊包含利用該第一記憶區(qū)塊所對(duì)應(yīng)的ー第一字元解碼器解碼出該第一更新計(jì)數(shù)器的計(jì)數(shù)所對(duì)應(yīng)的字線；及根據(jù)該更新指令，更新該對(duì)應(yīng)的字線所對(duì)應(yīng)的多個(gè)記憶単元，以及該第一更新計(jì)數(shù)器的計(jì)數(shù)加一。上述的更新存儲(chǔ)器的方法，其中根據(jù)該第一偵測結(jié)果，執(zhí)行該第一相對(duì)應(yīng)的動(dòng)作包含當(dāng)該第一記憶區(qū)塊是為致能或該第一更新計(jì)數(shù)器的計(jì)數(shù)到達(dá)該預(yù)定值時(shí)，偵測該多個(gè)記憶區(qū)塊中的一第二記憶區(qū)塊是否致能或?qū)?yīng)于該第二記憶區(qū)塊的第二更新計(jì)數(shù)器的計(jì)數(shù)是否到達(dá)該預(yù)定值，以產(chǎn)生一第二偵測結(jié)果；及根據(jù)該第二偵測結(jié)果，執(zhí)行一第二相對(duì)應(yīng)的動(dòng)作。上述的更新存儲(chǔ)器的方法，，其中根據(jù)該第二偵測結(jié)果，執(zhí)行該第二相對(duì)應(yīng)的動(dòng)作包含當(dāng)該第二記憶區(qū)塊是為去能且該第二更新計(jì)數(shù)器的計(jì)數(shù)尚未到達(dá)該預(yù)定值時(shí)，根據(jù)該更新指令，更新該第二記憶區(qū)塊。上述的更新存儲(chǔ)器的方法，其中根據(jù)該第二偵測結(jié)果，執(zhí)行該第二相對(duì)應(yīng)的動(dòng)作更包含接收ー下一更新指令，其中該更新指令與該下一更新指令之間間隔ー預(yù)定時(shí)間。上述的更新存儲(chǔ)器的方法，其中根據(jù)該第二偵測結(jié)果，執(zhí)行該第二相對(duì)應(yīng)的動(dòng)作包含當(dāng)該第二記憶區(qū)塊是為致能或該第二更新計(jì)數(shù)器的計(jì)數(shù)到達(dá)該預(yù)定值時(shí)，判斷該多個(gè)記憶區(qū)塊中的一第三記憶區(qū)塊是否致能或該多個(gè)更新計(jì)數(shù)器中的一第三更新計(jì)數(shù)器的計(jì)數(shù)是否到達(dá)該預(yù)定值，以產(chǎn)生一第三偵測結(jié)果；及根據(jù)該第三偵測結(jié)果，執(zhí)行一第三相對(duì)應(yīng)的動(dòng)作。上述的更新存儲(chǔ)器的方法，另包含當(dāng)對(duì)應(yīng)于該多個(gè)記憶區(qū)塊中的每一更新計(jì)數(shù)器的計(jì)數(shù)都到達(dá)該預(yù)定值時(shí)，重置對(duì)應(yīng)于該多個(gè)記憶區(qū)塊中的每一更新計(jì)數(shù)器。
上述的更新存儲(chǔ)器的方法，另包含一更新指令解碼器產(chǎn)生該更新指令。本發(fā)明的另ー實(shí)施例提供一種存儲(chǔ)器。該存儲(chǔ)器包含一判斷電路、多個(gè)更新計(jì)數(shù)器及多個(gè)記憶區(qū)塊。該判斷電路用以接收一更新指令；該多個(gè)更新計(jì)數(shù)器耦接于該判斷電路；該多個(gè)記憶區(qū)塊耦接于該多個(gè)更新計(jì)數(shù)器，其中該多個(gè)更新計(jì)數(shù)器中的每一更新計(jì)數(shù)器對(duì)應(yīng)于該多個(gè)記憶區(qū)塊的ー記憶區(qū)塊。該判斷電路另用以偵測該多個(gè)記憶區(qū)塊中的一第一記憶區(qū)塊是否致能或?qū)?yīng)于該第一記憶區(qū)塊的該多個(gè)更新計(jì)數(shù)器中的第一更新計(jì)數(shù)器的計(jì)數(shù)是否到達(dá)ー預(yù)定值，以產(chǎn)生ー偵測結(jié)果。該判斷電路根據(jù)該偵測結(jié)果選擇性地根據(jù)該更新指令更新該多個(gè)記憶區(qū)塊中的一個(gè)記憶區(qū)塊。上述的存儲(chǔ)器，其中當(dāng)該第一記憶區(qū)塊是為去能且該第一更新計(jì)數(shù)器的計(jì)數(shù)尚未到達(dá)該預(yù)定值時(shí)，該第一記憶區(qū)塊根據(jù)該更新指令被更新。上述的存儲(chǔ)器，其中當(dāng)該第一記憶區(qū)塊根據(jù)該更新指令被更新時(shí)，該第一更新計(jì)數(shù)器的計(jì)數(shù)加一。上述的存儲(chǔ)器，更包含多個(gè)字元解碼器，耦接于該多個(gè)更新計(jì)數(shù)器及該多個(gè)記憶區(qū)塊，其中該多個(gè)字元解碼器的每一字元解碼器對(duì)應(yīng)于該多個(gè)更新計(jì)數(shù)器的一更新計(jì)數(shù)器及該多個(gè)記憶區(qū)塊的ー記憶區(qū)塊，該多個(gè)字元解碼器用以解碼出對(duì)應(yīng)的更新計(jì)數(shù)器的計(jì)數(shù)所對(duì)應(yīng)的字線，其中該對(duì)應(yīng)的字線所對(duì)應(yīng)的多個(gè)記憶単元根據(jù)該更新指令被更新。上述的存儲(chǔ)器，其中當(dāng)該第一記憶區(qū)塊是為致能或該第一更新計(jì)數(shù)器的計(jì)數(shù)到達(dá)該預(yù)定值時(shí)，該判斷電路偵測該多個(gè)記憶區(qū)塊中的一第二記憶區(qū)塊是否致能或?qū)?yīng)于該第ニ記憶區(qū)塊的該多個(gè)更新計(jì)數(shù)器中的第二更新計(jì)數(shù)器的計(jì)數(shù)是否到達(dá)該預(yù)定值。上述的存儲(chǔ)器，另包含一更新指令解碼器，用以產(chǎn)生該更新指令。本發(fā)明提供一種存儲(chǔ)器及更新存儲(chǔ)器的方法。該存儲(chǔ)器及該方法利用一判斷電路依序偵測4個(gè)記憶區(qū)塊中被致能的記憶區(qū)塊或4個(gè)更新計(jì)數(shù)器中計(jì)數(shù)到達(dá)ー預(yù)定值的計(jì)數(shù)器，且傳送一更新指令至至少ー去能的記憶區(qū)塊中的一去能的記憶區(qū)塊(對(duì)應(yīng)于該去能的記憶區(qū)塊的更新計(jì)數(shù)器尚未達(dá)到該預(yù)定值)。如此，相較于先前技木，即使多個(gè)記憶區(qū)塊沒有全部都在閑置狀態(tài)，也能接收更新指令以更新閑置的記憶區(qū)塊，使得該存儲(chǔ)器的所有記憶區(qū)塊的更新效率提高，所以可提升該存儲(chǔ)器的使用效率。


圖I為先前技術(shù)說明更新存儲(chǔ)器的示意圖。圖2為本發(fā)明的一實(shí)施例說明ー種存儲(chǔ)器的示意圖。圖3為說明更新指令與接續(xù)更新指令的下一更新指令之間至少間隔預(yù)定時(shí)間的示意圖。圖4A和圖4B為本發(fā)明的另ー實(shí)施例說明ー種更新存儲(chǔ)器的方法的流程圖。其中附圖標(biāo)記200存儲(chǔ)器202判斷電路204更新指令解碼器 B0-B3記憶區(qū)塊 C0-C3更新計(jì)數(shù)器 RC、RCl更新指令RO讀取指令TRFC預(yù)定時(shí)間WO寫入指令WD0-WD3字元解碼器400-430 步驟
具體實(shí)施例方式請(qǐng)參照?qǐng)D2，圖2為本發(fā)明的一實(shí)施例說明ー種存儲(chǔ)器200的示意圖。存儲(chǔ)器200包含一判斷電路202、4個(gè)更新計(jì)數(shù)器C0-C3、4個(gè)字元解碼器WDO WD3及4個(gè)記憶區(qū)塊B0-B3，其中4個(gè)記憶區(qū)塊B0-B3為相同的記憶區(qū)塊，或不同的記憶區(qū)塊。但本發(fā)明并不受限于存儲(chǔ)器200僅包含4個(gè)記憶區(qū)塊B0-B3，亦即存儲(chǔ)器200可包含超過I個(gè)以上的記憶區(qū)塊。另外，存儲(chǔ)器200為ー動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。判斷電路202用以接收一更新指令RC，其中更新指令RC由一更新指令解碼器204所產(chǎn)生；4個(gè)更新計(jì)數(shù)器C0-C3耦接于判斷電路202 ；4個(gè)記憶區(qū)塊B0-B3耦接于4個(gè)字元解碼器WDO WD3和判斷電路202。如圖2所示，4個(gè)更新計(jì)數(shù)器C0-C3中的每一更新計(jì)數(shù)器對(duì)應(yīng)于4個(gè)記憶區(qū)塊B0-B3的ー記憶區(qū)塊，以及4個(gè)字元解碼器WDO WD3中的每一字元解碼器亦對(duì)應(yīng)于4個(gè)記憶區(qū)塊B0-B3的一記憶區(qū)塊。判斷電路202另用以偵測4個(gè)記憶區(qū)塊B0-B3中的一第一記憶區(qū)塊BO是否致能或?qū)?yīng)于第一記憶區(qū)塊BO的4個(gè)更新計(jì)數(shù)器C0-C3中的第一更新計(jì)數(shù)器CO的計(jì)數(shù)是否到達(dá)ー預(yù)定值，其中預(yù)定值和第一記憶區(qū)塊BO內(nèi)的位線數(shù)目有夫。當(dāng)?shù)谝挥洃泤^(qū)塊BO是為去能且第一更新計(jì)數(shù)器CO的計(jì)數(shù)尚未到達(dá)預(yù)定值時(shí)，判斷電路202即可傳送更新指令RC至第ー記憶區(qū)塊B0，且第一記憶區(qū)塊BO所對(duì)應(yīng)的第一字元解碼器WDO可根據(jù)第一更新計(jì)數(shù)器CO的計(jì)數(shù)，解碼出第一更新計(jì)數(shù)器CO的計(jì)數(shù)所對(duì)應(yīng)的字線(例如第一記憶區(qū)塊BO內(nèi)的第N字線，其中N為ー正整數(shù))。因此，第一記憶區(qū)塊BO內(nèi)的第N字線所對(duì)應(yīng)的多個(gè)記憶單元即可根據(jù)更新指令RC被更新。此時(shí)，第一更新計(jì)數(shù)器CO的計(jì)數(shù)會(huì)加一。當(dāng)?shù)谝挥洃泤^(qū)塊BO是為致能或第一更新計(jì)數(shù)器CO的計(jì)數(shù)到達(dá)預(yù)定值時(shí)，判斷電路202偵測4個(gè)記憶區(qū)塊B0-B3中的一第二記憶區(qū)塊B I是否致能或?qū)?yīng)于第二記憶區(qū)塊BI的第二更新計(jì)數(shù)器Cl的計(jì)數(shù)是否到達(dá)預(yù)定值。當(dāng)?shù)诙洃泤^(qū)塊BI是為去能且第二更新計(jì)數(shù)器Cl的計(jì)數(shù)尚未到達(dá)預(yù)定值時(shí)，判斷電路202即可傳送更新指令RC至第二記憶區(qū)塊BI，且第二記憶區(qū)塊BI所對(duì)應(yīng)的第二字元解碼器WDl可根據(jù)第二更新計(jì)數(shù)器Cl的計(jì)數(shù)，解碼出第二更新計(jì)數(shù)器Cl的計(jì)數(shù)所對(duì)應(yīng)的字線(例如第二記憶區(qū)塊BI內(nèi)的第M字線，其中M為一正整數(shù))。因此，第二記憶區(qū)塊BI內(nèi)的第M字線所對(duì)應(yīng)的多個(gè)記憶單元即可根據(jù)更新指令RC被更新。此時(shí)，第二更新計(jì)數(shù)器Cl的計(jì)數(shù)會(huì)加一。另外，當(dāng)?shù)诙洃泤^(qū)塊BI是為致能或第二更新計(jì)數(shù)器Cl的計(jì)數(shù)到達(dá)預(yù)定值時(shí)，判斷電路202偵測4個(gè)記憶區(qū)塊B0-B3中的一第三記憶區(qū)塊B2是否致能或?qū)?yīng)于第三記憶區(qū)塊B2的第三更新計(jì)數(shù)器C2的計(jì)數(shù)是否到達(dá)預(yù)定值。當(dāng)?shù)谌洃泤^(qū)塊B2是為去能且第三更新計(jì)數(shù)器C2的計(jì)數(shù)尚未到達(dá)預(yù)定值時(shí)，判斷電路202即可傳送更新指令RC至第三記憶區(qū)塊B2，且第三記憶區(qū)塊B2所對(duì)應(yīng)的第三字元解碼器WD2可根據(jù)第三更新計(jì)數(shù)器C2的計(jì)數(shù)，解碼出第三更新計(jì)數(shù)器C2的計(jì)數(shù)所對(duì)應(yīng)的字線(例如第三記憶區(qū)塊B2內(nèi)的第L字線，其中L為ー正整數(shù))。因此，第三記憶區(qū)塊B2內(nèi)的第L字線所對(duì)應(yīng)的多個(gè)記憶單元即可根據(jù)更新指令RC被更新。此時(shí)，第三更新計(jì)數(shù)器C2的計(jì)數(shù)會(huì)加一。另外，當(dāng)?shù)谌洃泤^(qū)塊B2是為致能或第三更新計(jì)數(shù)器C2的計(jì)數(shù)到達(dá)預(yù)定值時(shí)，判斷電路202偵測4個(gè)記憶區(qū)塊B0-B3中的一第四記憶區(qū)塊B3是否致能或?qū)?yīng)于第四記憶區(qū)塊B3的第四更新計(jì)數(shù)器C3的計(jì)數(shù)是否到達(dá)預(yù)定值。當(dāng)?shù)谒挠洃泤^(qū)塊B3是為去能且第四更新計(jì)數(shù)器C3的計(jì)數(shù)尚未到達(dá)預(yù)定值時(shí)，判斷電路202即可傳送更新指令RC至第四記憶區(qū)塊B3，且第四記憶區(qū)塊B3所對(duì)應(yīng)的第四字 元解碼器WD3可根據(jù)第四更新計(jì)數(shù)器C3的計(jì)數(shù)，解碼出第四更新計(jì)數(shù)器C3的計(jì)數(shù)所對(duì)應(yīng)的字線(例如第四記憶區(qū)塊B3內(nèi)的第K字線，其中K為ー正整數(shù))。因此，第四記憶區(qū)塊B3內(nèi)的第K字線所對(duì)應(yīng)的多個(gè)記憶單元即可根據(jù)更新指令RC被更新。此時(shí)，第四更新計(jì)數(shù)器C3的計(jì)數(shù)會(huì)加一。另外，當(dāng)4個(gè)更新計(jì)數(shù)器C0-C3中的每一更新計(jì)數(shù)器的計(jì)數(shù)都到達(dá)預(yù)定值時(shí)，重置4個(gè)更新計(jì)數(shù)器C0-C3中的每一更新計(jì)數(shù)器的計(jì)數(shù)。另外，當(dāng)4個(gè)記憶區(qū)塊B0-B3中的每ー記憶區(qū)塊皆致能吋，更新指令解碼器204不會(huì)產(chǎn)生更新指令RC至存儲(chǔ)器200。另外，在本發(fā)明的另ー實(shí)施例，存儲(chǔ)器200另包含更新指令解碼器204。請(qǐng)參照?qǐng)D3，圖3為說明更新指令RC與接續(xù)更新指令RC的下一更新指令RCl之間至少間隔ー預(yù)定時(shí)間TRFC的示意圖。如圖3所示，相較于先前技術(shù)，本發(fā)明雖然可提高存儲(chǔ)器200的更新效率，但是更新指令RC與下一更新指令RCl之間的時(shí)間間隔仍不小于ー預(yù)定時(shí)間TRFC，亦即更新指令RC與下一更新指令RCl之間的時(shí)間間隔仍須符合ー動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的規(guī)范。如圖3所示，當(dāng)?shù)谝挥洃泤^(qū)塊BO是為致能(例如第一記憶區(qū)塊BO接收讀取指令RO/寫入指令W0)吋，更新指令解碼器204可產(chǎn)生更新指令RC至存儲(chǔ)器200，其中更新指令RC用以更新存儲(chǔ)器200內(nèi)的第二記憶區(qū)塊BI、第三記憶區(qū)塊B2或第四記憶區(qū)塊B3。請(qǐng)參照?qǐng)D2、圖3和圖4A和圖4B，圖4A和圖4B為本發(fā)明的另ー實(shí)施例說明ー種更新存儲(chǔ)器的方法的流程圖。圖4A和圖4B之更新存儲(chǔ)器的方法利用圖2的存儲(chǔ)器200說明，詳細(xì)步驟如下步驟400:開始；步驟402 :更新指令解碼器204產(chǎn)生一更新指令RC ;進(jìn)行步驟404 ；步驟404 :判斷電路202接收更新指令RC ;進(jìn)行步驟406 ；步驟406 :判斷電路202偵測第一記憶區(qū)塊BO是否致能或?qū)?yīng)于第一記憶區(qū)塊BO的第一更新計(jì)數(shù)器CO的計(jì)數(shù)是否到達(dá)預(yù)定值；如果否，進(jìn)行步驟408 ;如果是，進(jìn)行步驟412 ；步驟408 :利用第一記憶區(qū)塊BO所對(duì)應(yīng)的第一字元解碼器WDO解碼出第一更新計(jì)數(shù)器CO的計(jì)數(shù)所對(duì)應(yīng)的字線；進(jìn)行步驟410 ；步驟410 :根據(jù)更新指令RC，更新字線所對(duì)應(yīng)的多個(gè)記憶単元，以及第一更新計(jì)數(shù)器CO的計(jì)數(shù)加一，跳回步驟402 ；步驟412 :判斷電路202偵測第二記憶區(qū)塊BI是否致能或?qū)?yīng)于第二記憶區(qū)塊BI的第二更新計(jì)數(shù)器Cl的計(jì)數(shù)是否到達(dá)預(yù)定值；如果否，進(jìn)行步驟414 ;如果是，進(jìn)行步驟418 ；步驟414 :利用第二記憶區(qū)塊BI所對(duì)應(yīng)的第二字元解碼器WDl解碼出第二更新計(jì)數(shù)器Cl的計(jì)數(shù)所對(duì)應(yīng)的字線；進(jìn)行步驟416 ；步驟416 :根據(jù)更新指令RC，更新字線所對(duì)應(yīng)的多個(gè)記憶単元，以及第二更新計(jì)數(shù)器Cl的計(jì)數(shù)加一，跳回步驟402 ；
步驟418 :判斷電路202偵測第三記憶區(qū)塊B2是否致能或?qū)?yīng)于第三記憶區(qū)塊B2的第三更新計(jì)數(shù)器C2的計(jì)數(shù)是否到達(dá)預(yù)定值；如果否，進(jìn)行步驟420 ;如果是，進(jìn)行步驟424 ；步驟420 :利用第三記憶區(qū)塊B2所對(duì)應(yīng)的第三字元解碼器WD2解碼出第三更新計(jì)數(shù)器C2的計(jì)數(shù)所對(duì)應(yīng)的字線；進(jìn)行步驟422 ；步驟422 :根據(jù)更新指令RC，更新字線所對(duì)應(yīng)的多個(gè)記憶単元，以及第三更新計(jì)數(shù)器C2的計(jì)數(shù)加一，跳回步驟402 ；步驟424 :判斷電路202偵測第四記憶區(qū)塊B3是否致能或?qū)?yīng)于第四記憶區(qū)塊B3的第四更新計(jì)數(shù)器C3的計(jì)數(shù)是否到達(dá)預(yù)定值；如果否，進(jìn)行步驟426 ;如果是，進(jìn)行步驟430 ；步驟426 :利用第四記憶區(qū)塊B3所對(duì)應(yīng)的第四字元解碼器WD3解碼出第四更新計(jì)數(shù)器C3的計(jì)數(shù)所對(duì)應(yīng)的字線；進(jìn)行步驟428 ；步驟428 :根據(jù)更新指令RC，更新字線所對(duì)應(yīng)的多個(gè)記憶単元，以及第四更新計(jì)數(shù)器C3的計(jì)數(shù)加一，跳回步驟402 ；步驟430 :重置4個(gè)更新計(jì)數(shù)器C0-C3中的每一更新計(jì)數(shù)器的計(jì)數(shù)，跳回步驟402。在步驟406中，預(yù)定值和第一記憶區(qū)塊BO內(nèi)的位線數(shù)目有夫。在步驟408中，第ー記憶區(qū)塊BO所對(duì)應(yīng)的第一字元解碼器WDO可根據(jù)第一更新計(jì)數(shù)器CO的計(jì)數(shù)，解碼出第一更新計(jì)數(shù)器CO的計(jì)數(shù)所對(duì)應(yīng)的字線(例如第一記憶區(qū)塊BO內(nèi)的第N字線)。因此，在步驟410中，第N字線所對(duì)應(yīng)的多個(gè)記憶單元即可根據(jù)更新指令RC被更新。在步驟410執(zhí)行之后(跳回步驟402)，更新指令解碼器204產(chǎn)生下一更新指令，其中更新指令RC與下一更新指令之間的時(shí)間間隔不小于ー預(yù)定時(shí)間TRFC(如圖3所示)，亦即更新指令RC與下一更新指令之間的時(shí)間間隔仍必須符合一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的規(guī)范。另外，第二記憶區(qū)塊BI、第三記憶區(qū)塊B2和第四記憶區(qū)塊B3的操作原理皆和第一記憶區(qū)塊BO相同，在此不再贅述。在步驟430中，當(dāng)4個(gè)更新計(jì)數(shù)器C0-C3中的每一更新計(jì)數(shù)器的計(jì)數(shù)都到達(dá)預(yù)定值時(shí)，重置4個(gè)更新計(jì)數(shù)器C0-C3中的每一更新計(jì)數(shù)器的計(jì)數(shù)。另外，當(dāng)4個(gè)記憶區(qū)塊B0-B3中的每ー記憶區(qū)塊皆致能時(shí)，更新指令解碼器204不會(huì)產(chǎn)生更新指令RC至存儲(chǔ)器200。綜上所述，本發(fā)明所提供的存儲(chǔ)器及更新存儲(chǔ)器的方法，利用判斷電路依序偵測4個(gè)記憶區(qū)塊中被致能的記憶區(qū)塊或4個(gè)更新計(jì)數(shù)器中計(jì)數(shù)到達(dá)預(yù)定值的計(jì)數(shù)器，且傳送更新指令至至少ー去能的記憶區(qū)塊中的一去能的記憶區(qū)塊(其相對(duì)應(yīng)更新計(jì)數(shù)器的計(jì)數(shù)尚未到達(dá)預(yù)定值)。如此，相較于先前技術(shù)，即使多個(gè)記憶區(qū)塊沒有全部都在閑置狀態(tài)，也能接收更新指令以更新閑置的記憶區(qū)塊，使得存儲(chǔ)器的所有記憶區(qū)塊的更新效率提高，所以可提升存儲(chǔ)器的使用效率。以上所述僅為本發(fā)明之較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專利范圍所做之均等變化與修飾，皆應(yīng)屬本發(fā)明之涵蓋范圍?！?br> 權(quán)利要求
1.ー種更新存儲(chǔ)器的方法，其特征在于，包含 接收一更新指令； 偵測多個(gè)記憶區(qū)塊中的一第一記憶區(qū)塊是否致能或?qū)?yīng)于該第一記憶區(qū)塊的第一更新計(jì)數(shù)器的計(jì)數(shù)是否到達(dá)ー預(yù)定值，以產(chǎn)生一第一偵測結(jié)果；及 根據(jù)該第一偵測結(jié)果，執(zhí)行一第一相對(duì)應(yīng)的動(dòng)作。
2.如權(quán)利要求I所述的更新存儲(chǔ)器的方法，其特征在于，其中根據(jù)該第一偵測結(jié)果，執(zhí)行該第一相對(duì)應(yīng)的動(dòng)作包含 當(dāng)該第一記憶區(qū)塊是為去能且該第一更新計(jì)數(shù)器的計(jì)數(shù)尚未到達(dá)該預(yù)定值時(shí)，根據(jù)該更新指令，更新該第一記憶區(qū)塊。
3.如權(quán)利要求2所述的更新存儲(chǔ)器的方法，其特征在于，其中根據(jù)該第一偵測結(jié)果，執(zhí) 行該第一相對(duì)應(yīng)的動(dòng)作更包含 接收ー下一更新指令，其中該更新指令與該下一更新指令之間至少間隔ー預(yù)定時(shí)間。
4.如權(quán)利要求2所述的更新存儲(chǔ)器的方法，其特征在于，其中根據(jù)該更新指令，更新該第一記憶區(qū)塊包含 利用該第一記憶區(qū)塊所對(duì)應(yīng)的ー第一字元解碼器解碼出該第一更新計(jì)數(shù)器的計(jì)數(shù)所對(duì)應(yīng)的字線 '及 根據(jù)該更新指令，更新該對(duì)應(yīng)的字線所對(duì)應(yīng)的多個(gè)記憶単元，以及該第一更新計(jì)數(shù)器的計(jì)數(shù)加一。
5.如權(quán)利要求I所述的更新存儲(chǔ)器的方法，其特征在于，其中根據(jù)該第一偵測結(jié)果，執(zhí)行該第一相對(duì)應(yīng)的動(dòng)作包含 當(dāng)該第一記憶區(qū)塊是為致能或該第一更新計(jì)數(shù)器的計(jì)數(shù)到達(dá)該預(yù)定值時(shí)，偵測該多個(gè)記憶區(qū)塊中的一第二記憶區(qū)塊是否致能或?qū)?yīng)于該第二記憶區(qū)塊的第二更新計(jì)數(shù)器的計(jì)數(shù)是否到達(dá)該預(yù)定值，以產(chǎn)生一第二偵測結(jié)果 '及 根據(jù)該第二偵測結(jié)果，執(zhí)行一第二相對(duì)應(yīng)的動(dòng)作。
6.如權(quán)利要求5所述的更新存儲(chǔ)器的方法，其特征在于，其中根據(jù)該第二偵測結(jié)果，執(zhí)行該第二相對(duì)應(yīng)的動(dòng)作包含 當(dāng)該第二記憶區(qū)塊是為去能且該第二更新計(jì)數(shù)器的計(jì)數(shù)尚未到達(dá)該預(yù)定值時(shí)，根據(jù)該更新指令，更新該第二記憶區(qū)塊。
7.如權(quán)利要求6所述的更新存儲(chǔ)器的方法，其特征在于，其中根據(jù)該第二偵測結(jié)果，執(zhí)行該第二相對(duì)應(yīng)的動(dòng)作更包含 接收ー下一更新指令，其中該更新指令與該下一更新指令之間間隔ー預(yù)定時(shí)間。
8.如權(quán)利要求5所述的更新存儲(chǔ)器的方法，其特征在于，其中根據(jù)該第二偵測結(jié)果，執(zhí)行該第二相對(duì)應(yīng)的動(dòng)作包含 當(dāng)該第二記憶區(qū)塊是為致能或該第二更新計(jì)數(shù)器的計(jì)數(shù)到達(dá)該預(yù)定值時(shí)，判斷該多個(gè)記憶區(qū)塊中的一第三記憶區(qū)塊是否致能或該多個(gè)更新計(jì)數(shù)器中的一第三更新計(jì)數(shù)器的計(jì)數(shù)是否到達(dá)該預(yù)定值，以產(chǎn)生一第三偵測結(jié)果 '及 根據(jù)該第三偵測結(jié)果，執(zhí)行一第三相對(duì)應(yīng)的動(dòng)作。
9.如權(quán)利要求I所述的更新存儲(chǔ)器的方法，其特征在于，另包含 當(dāng)對(duì)應(yīng)于該多個(gè)記憶區(qū)塊中的每一更新計(jì)數(shù)器的計(jì)數(shù)都到達(dá)該預(yù)定值時(shí)，重置對(duì)應(yīng)于該多個(gè)記憶區(qū)塊中的每一更新計(jì)數(shù)器。
10.如請(qǐng)求項(xiàng)I所述的方法，另包含 一更新指令解碼器產(chǎn)生該更新指令。
11.一種存儲(chǔ)器，其特征在于，包含 一判斷電路，用以接收一更新指令； 多個(gè)更新計(jì)數(shù)器，耦接于該判斷電路； 多個(gè)記憶區(qū)塊，耦接于該多個(gè)更新計(jì)數(shù)器，其中該多個(gè)更新計(jì)數(shù)器中的每一更新計(jì)數(shù)器對(duì)應(yīng)于該多個(gè)記憶區(qū)塊的ー記憶區(qū)塊； 其中該判斷電路另用以偵測該多個(gè)記憶區(qū)塊中的一第一記憶區(qū)塊是否致能或?qū)?yīng)于該第一記憶區(qū)塊的該多個(gè)更新計(jì)數(shù)器中的第一更新計(jì)數(shù)器的計(jì)數(shù)是否到達(dá)ー預(yù)定值，以產(chǎn)生ー偵測結(jié)果；及根據(jù)該偵測結(jié)果選擇性地根據(jù)該更新指令更新該多個(gè)記憶區(qū)塊中的ー個(gè)記憶區(qū)塊。
12.如權(quán)利要求11所述的存儲(chǔ)器，其特征在于，其中當(dāng)該第一記憶區(qū)塊是為去能且該第一更新計(jì)數(shù)器的計(jì)數(shù)尚未到達(dá)該預(yù)定值時(shí)，該第一記憶區(qū)塊根據(jù)該更新指令被更新。
13.如權(quán)利要求12所述的存儲(chǔ)器，其特征在于，其中當(dāng)該第一記憶區(qū)塊根據(jù)該更新指令被更新時(shí)，該第一更新計(jì)數(shù)器的計(jì)數(shù)加一。
14.如權(quán)利要求12所述的存儲(chǔ)器，其特征在于，更包含 多個(gè)字元解碼器，耦接于該多個(gè)更新計(jì)數(shù)器及該多個(gè)記憶區(qū)塊，其中該多個(gè)字元解碼器的每一字元解碼器對(duì)應(yīng)于該多個(gè)更新計(jì)數(shù)器的一更新計(jì)數(shù)器及該多個(gè)記憶區(qū)塊的ー記憶區(qū)塊，該多個(gè)字元解碼器用以解碼出對(duì)應(yīng)的更新計(jì)數(shù)器的計(jì)數(shù)所對(duì)應(yīng)的字線， 其中該對(duì)應(yīng)的字線所對(duì)應(yīng)的多個(gè)記憶単元根據(jù)該更新指令被更新。
15.如權(quán)利要求11所述的存儲(chǔ)器，其特征在于，其中當(dāng)該第一記憶區(qū)塊是為致能或該第一更新計(jì)數(shù)器的計(jì)數(shù)到達(dá)該預(yù)定值時(shí)，該判斷電路偵測該多個(gè)記憶區(qū)塊中的一第二記憶區(qū)塊是否致能或?qū)?yīng)于該第二記憶區(qū)塊的該多個(gè)更新計(jì)數(shù)器中的第二更新計(jì)數(shù)器的計(jì)數(shù)是否到達(dá)該預(yù)定值。
16.如權(quán)利要求11所述的存儲(chǔ)器，其特征在于，另包含 一更新指令解碼器，用以產(chǎn)生該更新指令。
全文摘要
存儲(chǔ)器及更新存儲(chǔ)器的方法包含一判斷電路、多個(gè)更新計(jì)數(shù)器及多個(gè)記憶區(qū)塊。該判斷電路接收一更新指令；該多個(gè)更新計(jì)數(shù)器耦接于該判斷電路；該多個(gè)更新計(jì)數(shù)器中的每一更新計(jì)數(shù)器對(duì)應(yīng)于該多個(gè)記憶區(qū)塊的一記憶區(qū)塊。該判斷電路偵測該多個(gè)記憶區(qū)塊中的一第一記憶區(qū)塊是否致能或?qū)?yīng)于該第一記憶區(qū)塊的該多個(gè)更新計(jì)數(shù)器中的第一更新計(jì)數(shù)器的計(jì)數(shù)是否到達(dá)一預(yù)定值。然后，該判斷電路根據(jù)一偵測結(jié)果選擇性地更新該多個(gè)記憶區(qū)塊中的一個(gè)記憶區(qū)塊。如此即使該多個(gè)記憶區(qū)塊沒有全部都在閑置狀態(tài)，也能接收一更新指令更新一閑置的記憶區(qū)塊。
文檔編號(hào)G11C11/4063GK102708917SQ20121017239
公開日2012年10月3日 申請(qǐng)日期2012年5月25日 優(yōu)先權(quán)日2012年3月26日
發(fā)明者夏濬, 洪森富 申請(qǐng)人:鈺創(chuàng)科技股份有限公司