專利名稱：存儲單元以及使用此存儲單元的存儲器陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及ー種存儲單元(memory cell)以及使用此存儲單元的存儲器陣列(memory array),特別有關(guān)ー種存儲單元以及存儲器陣列的結(jié)構(gòu)。
背景技術(shù)：
公知技術(shù)中的DRAM格包含一位元線、一字元線、一開關(guān)元件元件(通常為一晶體管)以及ー電容。當電容被充電或放電時，其動作跟數(shù)據(jù)的儲存有關(guān)(儲存邏輯值0或I)。開關(guān)元件元件通過一字元線被開啟(導通)或關(guān)閉(不導通)。當開關(guān)元件元件被開啟吋，位元線用以傳輸自存儲單元電容讀取的數(shù)據(jù)，或者寫入數(shù)據(jù)至存儲單元電容。隨著半導體エ藝的發(fā)展，半導體元件的尺寸也越來越小。因此，DRAM格的尺寸也 變得更小，連帶的明顯減少了位元線之間的距離。結(jié)果，相鄰的位元線可能會有耦合效應(yīng)(coupling effect)的問題,并因此對彼此產(chǎn)生噪聲。結(jié)果，在判斷此類元件元件中的位元線傳輸?shù)臄?shù)據(jù)時，可能會發(fā)生錯誤。舉例來說，數(shù)據(jù)0可能被誤判成1，而數(shù)據(jù)I被誤判成O0

發(fā)明內(nèi)容
本發(fā)明的ー個目的是提供一種可避免位元線彼此干擾的存儲器陣列，以及此存儲器陣列使用的存儲單元。本發(fā)明的一實施例公開了一存儲單元，包含一第一開關(guān)元件元件、一第二開關(guān)元件以及ー電容。第一開關(guān)元件包含ー控制端，耦接至一選擇線，其中該第一開關(guān)元件由該選擇線控制以開啟或關(guān)閉；一第一端，耦接至平行于該選擇線的一位元線；以及一第二端。第二開關(guān)元件包含一第一端，耦接在該第一開關(guān)元件的該第二端；ー控制端，耦接在垂直該位元線以及該選擇線的一字元線，其中該第二開關(guān)元件被該字元線控制以導通或關(guān)閉；以及ー第二端。電容具有一第一端以及ー第二端，第一端I禹接在該第二開關(guān)兀件的該第二端，第二端耦接在ー預定電壓位準，其中該位元線用以自該電容讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)至該電容。本發(fā)明另一存儲器陣列包含多數(shù)存儲單元，其中每一存儲單元包含一第一開關(guān)元件、一第二開關(guān)元件以及ー電容。第一開關(guān)元件，包含ー控制端，耦接至一行行選擇線，其中該第一開關(guān)元件由該行行選擇線控制以開啟或關(guān)閉；一第一端，耦接至平行在該行選擇線的一位元線；以及一第二端。第二開關(guān)元件包含一第一端，耦接在該第一開關(guān)元件的該第二端；ー控制端，耦接在垂直該位元線以及該行選擇線的一字元線，其中該第二開關(guān)元件被該字元線控制以導通或關(guān)閉；以及一第二端。電容具有一第一端以及ー第二端，該第一端耦接在該第二開關(guān)元件的該第二端，該第二端耦接在ー預定電壓位準，其中該位元線用以自該電容讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)至該電容。根據(jù)前述的實施例，根據(jù)本發(fā)明的存儲單元因為具有三維的結(jié)構(gòu)，因此可以減少電路的面積。此外，兩鄰近位元線之間的噪聲耦合效應(yīng)可降到最低。而且，根據(jù)本發(fā)明的存儲單元可使用在折迭式位元線(folded bit line)。


圖I為根據(jù)本發(fā)明的一示范性實施例的存儲單元的電路圖；圖2至圖5為圖I所示的電路圖的示范性半導體結(jié)構(gòu)以及示范性制造步驟；以及圖6為根據(jù)本發(fā)明的一示范性實施例的存儲器陣列的電路圖。其中，附圖標記說明如下1,2 溝槽100存儲單元600存儲器陣列Trl第一開關(guān)元件Tr2第二開關(guān)元件C 電容WL、WL1、WL2 字元線BL、BL1、BL2、BL3、BL4 位元線SL、SLe、SLo 選擇線oddl, odd2, odd3, odd4 奇數(shù)存儲單兀evenl, even2, even3, even4 偶數(shù)存儲單兀P1、P2、P3、P4 硅柱
具體實施例方式在說明書及前面的權(quán)利要求當中使用了某些詞匯來指稱特定的元件。所屬領(lǐng)域中具有通常知識者應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。本說明書及前面的權(quán)利要求并不以名稱的差異來作為區(qū)分元件的方式，而是以元件在功能上的差異來作為區(qū)分的準則。在通篇說明書及前面的權(quán)利要求當中所提及的「包含」是ー開放式的用語，故應(yīng)解釋成「包含但不限定干」。請參照圖1，其繪示了根據(jù)本發(fā)明的一示范性實施例的存儲單元100的電路圖。如圖I所示，存儲單元100包含一第一開關(guān)元件Tr1、一第二開關(guān)元件Tr2以及ー電容C。電容C耦接在一位元線BL以及ー預定電壓位準之間。第一開關(guān)元件Tr1具有耦接在一選擇線SL的ー控制端。第一開關(guān)元件Tr1根據(jù)選擇線SL上的電位而開啟或關(guān)閉。第一開關(guān)元件Tr1的弟一端稱接在位兀線BL。第二開關(guān)元件Tr2包含耦接在一字元線WL的ー控制端，且根據(jù)字元線WL上的電位而開啟或關(guān)閉。第二開關(guān)元件Tr2的第一端耦接在第一開關(guān)元件Tr1的一第二端(在此實施例中，其為直接連接)。電容C包含一第一端以及ー第二端，第一端耦接在第二開關(guān)元件Tr2的一第二端，第二端耦接在ー預定電壓位準。電容C用以儲存數(shù)據(jù)，當?shù)谝婚_關(guān)元件Tr1以及第二開關(guān)元件Tr2均開啟時，數(shù)據(jù)通過位元線BL自電容C被讀取或被寫入至電容C。請留意，圖I所示的電路具有ー個重要的物理特征位元線BL和選擇線SL平行。而且，字元線WL垂直在位元線BL和選擇線SL。 公知的DRAM存儲單元僅具有第二開關(guān)元件Tr2以及電容C。當?shù)诙_關(guān)元件Tr2開啟時，位元線BL電連至電容C且可傳送數(shù)據(jù)至電容C或自電容C讀取數(shù)據(jù)。然而，若如本發(fā)明所示更具有第一開關(guān)元件Tr1,即使第二開關(guān)元件Tr2處在開啟的狀態(tài)，只要第一開關(guān)元件Tr1是關(guān)閉的，位元線BL便處在無作動狀態(tài)故無法傳輸數(shù)據(jù)。也就是說，為了使位元線BL和電容C之間產(chǎn)生連結(jié)，第一開關(guān)元件Tr1必須被開啟。此外，N型金氧半導體類的晶體管可作為開關(guān)元件。在此例中，第一開關(guān)元件Tr1以及第二開關(guān)元件Tr2的第一端為汲極端，第一開關(guān)元件Tr1以及第二開關(guān)元件Tr2的控制端為閘極端，且第一開關(guān)元件Tr1以及第二開關(guān)元件Tr2的第二端為源極端。請留意此例并非用以限定本發(fā)明的范圍。舉例來說，其它元件例如P型金氧半導體或是雙極面結(jié)型晶體管(bipolar junction transistor, BJT)等,均可做為第一開關(guān)元件Tr1以及第二開關(guān)元件 Tr2。圖2至圖5為圖I所示的電路圖的示范性半導體結(jié)構(gòu)以及示范性制造步驟。請留 意圖2至圖5中所述的半導體結(jié)構(gòu)以及制程僅用以舉例，并非限定圖I中的存儲單元僅可根據(jù)圖2至圖5中所述的半導體結(jié)構(gòu)以及制程來制造。底下將描述制造半導體結(jié)構(gòu)的ー示范性制程。請留意以下圖2至圖5的制程著重在描述如何制造位元線BL、選擇線SL以及字元線WL。制造其它元件的制程，例如晶體管等，由于為熟知此項技藝者所知悉，故在此不再贅述。在圖2中，形成了位元線BL,其包含了以下步驟位元線微影(lithography)、位元線蝕刻、布植，退火(annealing)以及隔離蝕刻。舉例來說，在形成位元線BL的期間，會在一半導體基材(未繪示)的整個表面形成氧化物膜以及氮化物膜。然后，在開關(guān)元件的形成區(qū)域均勻的對氮化物膜進行圖案化。接著，以圖案化的氮化物膜作為光罩(mask)，來進行蝕刻以形成硅線。接著，硅柱被施行側(cè)面氧化并形成ー氮化物膜，然后對全表面進行回蝕，以形成側(cè)壁。然后，砷或磷類的物質(zhì)被布植到硅線并加以的根部并加以退火以形成潛擴散層，來作為位元線BL。在圖3中，形成了選擇線SL，其可包含以下步驟氧化物填入、凹處制程(recessing),閘極氧化物生成、金屬線生成、干蝕刻、再次的氧化物填入、以及化學研磨。舉例來說，在選擇線SL形成期間，氮化物膜通過氧化物蝕刻以及氮化物蝕刻而被移除。且施以氧化物填入以及回蝕以定義選擇線SL的底部高度。然后，形成了閘隔離膜以與門電極并被施予回蝕，以對位在硅柱的低側(cè)表面的第一開關(guān)元件Tr1形成選擇線SL，選擇線SL和位元線BL的方向一致。請留意，在選擇線SL和位元線BL之間可提供隔離材料，以防止兩元件彼此接觸。在圖4中，形成了字元線WL，其可包含字元線顯影、字元線蝕刻、閘氧化物形成、以及金屬線形成。舉例來說，在字元線形成期間，使用一字元線顯影以及蝕刻過程以形成硅柱。然后形成閘極氧化物，并在整個晶圓上施行金屬線產(chǎn)生且回蝕以移除頂端和底端的金屬線。并形成側(cè)壁上的字元線。然后，砷或磷類的物質(zhì)被布植，以在硅柱的上側(cè)表面形成至第二開關(guān)元件Tr2的字元線WL，此字元線WL垂直在元線BL。圖4中的硅柱P1、P2、P3和P4通過圖3中所示的結(jié)構(gòu)而產(chǎn)生。因此由虛線所表示的溝槽2會位于硅柱Pl和P2之間，以及硅柱P3和P4之間。若由圖4結(jié)構(gòu)中的左側(cè)看入，則溝槽2的形狀看起來會如同位于基材上的溝槽I的形狀。在圖5中，形成了電容C，一中間層氧化物膜形成在硅柱的頂端，然后硅柱上的氮化物層被移除。然后，砷或磷類的物質(zhì)被布植以形成N+擴散層。接著，形成了作為電容連接的電容觸孔以及電容C。
通過圖2至圖5簡示的步驟，形成了字元線WL、位元線BL以及選擇線SL。請留意許多詳細或替代步驟在此未說明，因為熟知此項技藝者當可了解其它半導體結(jié)構(gòu)或制造方法當可用在圖I所示的電路，不受限在圖2至圖5所示的內(nèi)容。請參照圖6，其為根據(jù)本發(fā)明的一示范性實施例的存儲器陣列600的電路圖。請參照圖6,存儲器陣列600包含多數(shù)存儲單元Odd1-Odd4,以及ever^-ever^。如同圖I中所示的存儲單元，存儲單元Odd1-Odd4,以及ever^-ever^中的姆ー個都包含了一第一開關(guān)元件Tr1、一第二開關(guān)元件Tr2以及ー電容C。請留意根據(jù)本發(fā)明的發(fā)明數(shù)組具有一個特征在位元線和字元線的姆一交會處具有一存儲單元。在一實施例中，存儲單元Odd1-Odd4,以及evenfever^可被分成奇數(shù)存儲單元(Odd1, odd2, odd3, odd4)以及偶數(shù)存儲單元(everveven2, even3, even4)。請留意行選擇線SLt^SLej即為圖I中的行選擇線SL,但在此實施例中被命名為行選擇線并被區(qū)分成奇數(shù)行選擇線SL。以及偶數(shù)行選擇線SLe。行選擇線SLpSLe分別用以控制奇數(shù)存儲單元Odd1, odd2, odd3, odd4以及偶數(shù)存儲單元ever^, even2, even3,even4中的第一開關(guān)元件Trltj奇數(shù)存儲單元Odd1, odd2, odd3, odd4由行選擇線SL。以及字元線WL^ WL2所控制。此外,偶數(shù)存儲單元ever^, even2, even3, even4由行選擇線SLej以及字元線WL1, WL2所控制。在一實施例中，當奇數(shù)存儲單元Odd1, odd2, odd3, odd4的位元線BLpBL3傳輸數(shù)據(jù)時，偶數(shù)存儲單元evenp even2, even3, even4中的第一開關(guān)元件Tr1由行選擇線SLe所控制而關(guān)閉，使得偶數(shù)存儲單元evenp even2, even3, even4中的位元線BL2、BL4停止傳輸數(shù)據(jù)并保持不作動。同樣的，當偶數(shù)存儲單元evenp even2, even3, even4中的位元線BL2、BL4傳輸數(shù)據(jù)時(也就是ー感測狀態(tài)時)，奇數(shù)存儲單元Odd1, odd2, odd3, odd4中的第一開關(guān)元件Tri由行選擇線SL。所控制而關(guān)閉，使得位元線BL1, BL3停止傳輸數(shù)據(jù)并保持不作動。通過這樣的動作，不傳送數(shù)據(jù)的位元線可隔離傳送數(shù)據(jù)的位元線。因為兩作動的位元線之間有隔離元件的存在，傳送數(shù)據(jù)的兩條或多條位元線可避免彼此干擾的問題。根據(jù)前述的實施例，根據(jù)本發(fā)明的存儲器陣列可簡示如下其中該些存儲單元可被分類成第一群組的存儲單元以及第ニ群祖的存儲單元，且該存儲器陣列的該些位元線的排列方式使得相鄰的位元線不會來自相同的群組。通過這樣的排列，存儲器陣列的動作可被設(shè)計成當兩群組其中之一的存儲單元的該些位元線傳送數(shù)據(jù)時，其它群組的存儲單元的該些位元線不傳送數(shù)據(jù)。通過此方法，可將兩位元線間的噪聲耦合效應(yīng)降到最低。須注意的是，圖6中的結(jié)構(gòu)并非用以限定本發(fā)明的范圍。舉例來說，存儲器陣列中的存儲單元可被分類成兩個以上的群組。此外，存儲器陣列的動作亦不限制在前述的動作。根據(jù)前述的實施例，根據(jù)本發(fā)明的存儲單元因為具有3D結(jié)構(gòu)，因此可以減少電路的面積。此外，兩鄰近位元線之間的噪聲耦合效應(yīng)可降到最低。而且，根據(jù)本發(fā)明的存儲單元可使用在折迭式位元線。以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一存儲單元，其特征在于，包含 第一開關(guān)元件，包含 控制端，耦接至選擇線，該第一開關(guān)元件由該選擇線控制以開啟或關(guān)閉； 第一端，耦接至平行在該選擇線的位元線；以及 第二端； 第二開關(guān)元件，包含 第一端，耦接在該第一開關(guān)元件的該第二端； 控制端，耦接在垂直該位元線以及該選擇線的字元線，該第二開關(guān)元件被該字元線控制以導通或關(guān)閉；以及 第二端；以及電容，具有第一端以及第二端，該第一端耦接在該第二開關(guān)元件的該第二端， 該第二端耦接在預定電壓位準，該位元線用以自該電容讀取數(shù)據(jù)或?qū)懭霐?shù) 據(jù)至該電容。
2.根據(jù)權(quán)利要求I所述的存儲單元，其特征在于，該第一開關(guān)元件的該第二端為直接連接至該第二開關(guān)元件的該第一端。
3.根據(jù)權(quán)利要求I所述的存儲單元，其特征在于，該第一開關(guān)元件以及該第二開關(guān)元件為N型金氧半導體晶體管，該第一開關(guān)元件以及該第二開關(guān)元件的該些第一端為汲極端，該第一開關(guān)元件以及該第二開關(guān)元件的該些控制端為閘極端，且該第一開關(guān)元件以及該第二開關(guān)元件的該些第二端為源極端。
4.根據(jù)權(quán)利要求I所述的存儲單元，其特征在于，該第一開關(guān)元件以及該第二開關(guān)元件為P型金氧半導體晶體管，該第一開關(guān)元件以及該第二開關(guān)元件的該些第一端為源極端，該第一開關(guān)元件以及該第二開關(guān)元件的該些控制端為閘極端，且該第一開關(guān)元件以及該第二開關(guān)元件的該些第二端為汲極端。
5.一存儲器陣列，包含 多個存儲単元，每一存儲單元包含 第一開關(guān)元件，包含 控制端，耦接至行選擇線，該第一開關(guān)元件由該行行選擇線控制以開啟或關(guān)閉； 第一端，耦接至平行在該行選擇線的位元線；以及 第二端；第二開關(guān)元件，包含 第一端，耦接在該第一開關(guān)元件的該第二端； 控制端，耦接在垂直該位元線以及該行選擇線的字元線，該第二開關(guān)元件被該字元線控制以導通或關(guān)閉；以及第二端；以及 電容，具有第一端以及第ニ端，該第一端耦接在該第二開關(guān)元件的該第二端，該第二端耦接在預定電壓位準，該位元線用以自該電容讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)至該電容。
6.根據(jù)權(quán)利要求5所述的存儲器陣列，其特征在于，該些存儲單元可被分類成多個群組的存儲單元，且該存儲器陣列的該些位元線的排列方式使得相鄰的位元線不會來自相同的群組，且當其中一群組的存儲單元的該些位元線傳送數(shù)據(jù)時，其它群組的存儲單元的該些位元線不傳送數(shù)據(jù)。
7.根據(jù)權(quán)利要求5所述的存儲器陣列，其特征在于，該第一開關(guān)元件元件的該第二端為直接連接至該第二開關(guān)元件元件的該第一端。
8.根據(jù)權(quán)利要求5所述的存儲器陣列，其特征在于，該第一開關(guān)元件元件以及該第二開關(guān)元件元件為N型金氧半導體晶體管，其中該第一開關(guān)元件元件以及該第二開關(guān)元件元件的該些第一端為汲極端，該第一開關(guān)元件元件以及該第二開關(guān)元件元件的該些控制端為閘極端，且該第一開關(guān)元件元件以及該第二開關(guān)元件元件的該些第二端為源極端。
9.根據(jù)權(quán)利要求5所述的存儲器陣列，其特征在于，該第一開關(guān)元件元件以及該第二開關(guān)元件元件為P型金氧半導體晶體管，其中該第一開關(guān)元件元件以及該第二開關(guān)元件元件的該些第一端為源極端，該第一開關(guān)元件元件以及該第二開關(guān)元件元件的該些控制端為閘極端，且該第一開關(guān)元件元件以及該第二開關(guān)元件元件的該些第二端為汲極端。
10.根據(jù)權(quán)利要求5所述的存儲器陣列，其特征在于，該些位元線以及該些字元線的每一交會處都有存儲單元。
全文摘要
本發(fā)明公開了一存儲單元，包含第一開關(guān)元件、第二開關(guān)元件以及電容。第一開關(guān)元件包含控制端，耦接至選擇線，該第一開關(guān)元件由該選擇線控制；第一端，耦接至平行在該選擇線的位元線。第二開關(guān)元件包含第一端，耦接在該第一開關(guān)元件的第二端；控制端，耦接在垂直該位元線以及該選擇線的字元線，該第二開關(guān)元件被該字元線控制。電容具有一第一端以及一第二端，第一端耦接在該第二開關(guān)元件的該第二端，第二端耦接在一預定電壓位準，該位元線用以自該電容讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)至該電容。本發(fā)明提供一種可避免位元線彼此干擾的存儲器陣列，以及此存儲器陣列使用的存儲單元。
文檔編號G11C11/4094GK102646445SQ20121003726
公開日2012年8月22日 申請日期2012年2月17日 優(yōu)先權(quán)日2011年2月17日
發(fā)明者丁達剛 申請人:南亞科技股份有限公司