專利名稱：用于刷新半導(dǎo)體存儲器裝置的技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體來說涉及半導(dǎo)體存儲器裝置，且更特定來說涉及用于刷新半導(dǎo)體存儲器裝置的技術(shù)。
背景技術(shù)：
半導(dǎo)體行業(yè)已經(jīng)歷了已準(zhǔn)許半導(dǎo)體存儲器裝置的密度及/或復(fù)雜性增加的技術(shù) 進(jìn)步。此外，所述技術(shù)進(jìn)步已允許各種類型的半導(dǎo)體存儲器裝置的功率消耗及封裝大小減小。持續(xù)的趨勢是采用及/或制作使用改進(jìn)性能、減小泄漏電流且增強(qiáng)總體縮放的技術(shù)、材料及裝置的高級半導(dǎo)體存儲器裝置。絕緣體上硅(SOI)襯底及塊體襯底為可用來制作此些半導(dǎo)體存儲器裝置的材料的實(shí)例。舉例來說，此些半導(dǎo)體存儲器裝置可包含部分耗盡(PD)型裝置、完全耗盡(FD)型裝置、多柵極裝置(例如，雙柵極、三柵極或環(huán)繞柵極)及鰭型FET
>j-U ρ α裝直。半導(dǎo)體存儲器裝置可包含具有存儲器晶體管的存儲器單元，所述存儲器晶體管具有其中可存儲電荷的電浮動主體區(qū)。當(dāng)過剩多數(shù)電荷載流子存儲于所述電浮動主體區(qū)中時，存儲器單元可存儲邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))。當(dāng)使電浮動主體區(qū)耗盡多數(shù)電荷載流子時，存儲器單元可存儲邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。此外，半導(dǎo)體存儲器裝置可制作于絕緣體上硅(SOI)襯底或塊體襯底(例如，實(shí)現(xiàn)主體隔離)上。舉例來說，可將半導(dǎo)體存儲器裝置制作為三維(3-D)裝置(例如，多柵極裝置、鰭型FET裝置及垂直柱裝置)。在一種常規(guī)技術(shù)中，可通過將偏置信號施加到存儲器晶體管的源極/漏極區(qū)及柵極來讀取半導(dǎo)體存儲器裝置的存儲器單元。如此，常規(guī)讀取技術(shù)可涉及響應(yīng)于源極/漏極區(qū)及柵極偏置信號的施加來感測由存儲器單元的電浮動主體區(qū)提供/在所述電浮動主體區(qū)中產(chǎn)生的電流的量以確定所述存儲器單元的數(shù)據(jù)狀態(tài)。舉例來說，存儲器單元可具有對應(yīng)于兩個或兩個以上不同邏輯狀態(tài)的兩個或兩個以上不同電流狀態(tài)(例如，對應(yīng)于兩個不同邏輯狀態(tài)的兩個不同電流條件/狀態(tài)二進(jìn)制“O”數(shù)據(jù)狀態(tài)及二進(jìn)制“I”數(shù)據(jù)狀態(tài))。在另一常規(guī)技術(shù)中，可通過將偏置信號施加到存儲器晶體管的源極/漏極區(qū)及柵極來向半導(dǎo)體存儲器裝置的存儲器單元寫入。如此，常規(guī)寫入技術(shù)可導(dǎo)致存儲器單元的電浮動主體區(qū)中的多數(shù)電荷載流子的增加/減少，多數(shù)電荷載流子的增加/減少又確定存儲器單元的數(shù)據(jù)狀態(tài)。多數(shù)電荷載流子的此過剩可由溝道碰撞電離、帶間隧穿(柵極誘發(fā)的漏極泄漏“GIDL”)或直接注入而產(chǎn)生?？?例如)使用背柵脈沖經(jīng)由漏極區(qū)空穴移除、源極區(qū)空穴移除或漏極與源極區(qū)空穴移除來移除多數(shù)電荷載流子。通常，常規(guī)讀取及/或?qū)懭氩僮骺蓪?dǎo)致相對大的功率消耗及相對大的電壓電位擺幅，相對大的電壓電位擺幅可能導(dǎo)致對半導(dǎo)體存儲器裝置中的未選存儲器單元的干擾。此夕卜，在讀取與寫入操作期間在正與負(fù)柵極偏置之間的脈沖可減少存儲器單元的電浮動主體區(qū)中的多數(shù)電荷載流子的凈數(shù)量，此減少又可導(dǎo)致存儲器單元的數(shù)據(jù)狀態(tài)的不準(zhǔn)確確定。此外，在將具有低于存儲器晶體管的閾值電壓電位的電壓電位的偏置信號施加到存儲器晶體管的柵極的情況下，可消除在柵極下方的少數(shù)電荷載流子的溝道。然而，少數(shù)電荷載流子中的一些載流子可保持“陷獲”在界面缺陷中。所陷獲的少數(shù)電荷載流子中的一些載流子可與可能由于所施加的偏置信號而被吸引到柵極的多數(shù)電荷載流子組合。因此，可減少電浮動主體區(qū)中的多數(shù)電荷載流子的凈數(shù)量。此現(xiàn)象(其通常表征為電荷抽運(yùn))是成問題的，因?yàn)榭蓽p少存儲器單元的電浮動主體區(qū)中的多數(shù)電荷載流子的凈數(shù)量，此減少又可導(dǎo)致存儲器單元的數(shù)據(jù)狀態(tài)的不準(zhǔn)確確定。鑒于前文，可理解可存在與用于操作半導(dǎo)體存儲器裝置的常規(guī)技術(shù)相關(guān)聯(lián)的顯著問題及缺點(diǎn)
發(fā)明內(nèi)容

本發(fā)明揭示用于刷新半導(dǎo)體存儲器裝置的技術(shù)。在一個特定示范性實(shí)施例中，可將所述技術(shù)實(shí)現(xiàn)為一種用于刷新半導(dǎo)體存儲器裝置的方法，所述方法可包括將多個電壓電位施加到存儲器單元陣列中的存儲器單元。將多個電壓電位施加到所述存儲器單元可包括經(jīng)由所述陣列的相應(yīng)源極線將第一電壓電位施加到所述存儲器單元的第一區(qū)。將多個電壓電位施加到所述存儲器單元還可包括經(jīng)由所述陣列的相應(yīng)局部位線及相應(yīng)選擇晶體管將第二電壓電位施加到所述存儲器單元的第二區(qū)。將多個電壓電位施加到所述存儲器單元可進(jìn)一步包括將第三電壓電位施加到所述陣列的相應(yīng)字線，其中所述字線可與所述存儲器單元的主體區(qū)間隔開且電容性地耦合到所述主體區(qū)，所述主體區(qū)可為電浮動的且安置于所述第一區(qū)與所述第二區(qū)之間。將多個電壓電位施加到所述存儲器單元可進(jìn)一步包括經(jīng)由所述陣列的相應(yīng)載流子注入線將第四電壓電位施加到所述存儲器單元的第三區(qū)。根據(jù)此特定示范性實(shí)施例的其它方面，所述相應(yīng)局部位線可耦合到多路復(fù)用器。根據(jù)此特定示范性實(shí)施例的另外方面，所述多路復(fù)用器可耦合到全局位線。根據(jù)此特定示范性實(shí)施例的額外方面，所述多路復(fù)用器可包括耦合到所述相應(yīng)局部位線的至少一個屏蔽晶體管。根據(jù)此特定示范性實(shí)施例的又一方面，所述多路復(fù)用器可進(jìn)一步包括耦合到所述相應(yīng)局部位線的至少一個保持晶體管。根據(jù)此特定示范性實(shí)施例的其它方面，所述相應(yīng)選擇晶體管可耦合到所述至少一個屏蔽晶體管及所述至少一個保持晶體管。根據(jù)此特定示范性實(shí)施例的另外方面，將多個電壓電位施加到所述存儲器單元可進(jìn)一步包括在所述半導(dǎo)體存儲器裝置的所述刷新期間經(jīng)由所述相應(yīng)源極線使施加到所述第一區(qū)的所述第一電壓電位維持在恒定電平。根據(jù)此特定示范性實(shí)施例的額外方面，將多個電壓電位施加到所述存儲器單元可進(jìn)一步包括將選擇控制信號施加到所述相應(yīng)選擇晶體管以激活所述相應(yīng)選擇晶體管。根據(jù)此特定示范性實(shí)施例的又一方面，將多個電壓電位施加到所述存儲器單元可進(jìn)一步包括經(jīng)由所述經(jīng)激活的相應(yīng)選擇晶體管從在保持操作期間施加到所述相應(yīng)源極線的所述第二電壓電位增加施加到所述相應(yīng)源極線的所述第二電壓電位。根據(jù)此特定示范性實(shí)施例的其它方面，將多個電壓電位施加到所述存儲器單元可進(jìn)一步包括從在保持操作期間施加到所述相應(yīng)載流子注入線的所述第四電壓電位增加施加到所述相應(yīng)載流子注入線的所述第四電壓電位。根據(jù)此特定示范性實(shí)施例的另外方面，將多個電壓電位施加到所述存儲器單元可進(jìn)一步包括將解耦控制信號施加到所述相應(yīng)選擇晶體管以去激活所述相應(yīng)選擇晶體管。根據(jù)此特定示范性實(shí)施例的額外方面，在所述相應(yīng)選擇晶體管被去激活之后，所述相應(yīng)局部位線可為電浮動的。根據(jù)此特定示范性實(shí)施例的又一方面，將多個電壓電位施加到所述存儲器單元可進(jìn)一步包括從在保持操作期間施加到所述相應(yīng)字線的所述第三電壓電位增加施加到所述相應(yīng)字線的所述第三電壓電位以便執(zhí)行讀取操作。根據(jù)此特定示范性實(shí)施例的其它方面，所述第三電壓電位的所述增加可激活所述·存儲器單元以減小施加到所述相應(yīng)局部位線的所述第二電壓電位。根據(jù)此特定示范性實(shí)施例的另外方面，將多個電壓電位施加到所述存儲器單元可進(jìn)一步包括從在寫入邏輯低操作期間施加到所述相應(yīng)字線的所述第三電壓電位減小施加到所述相應(yīng)字線的所述第三電壓電位以執(zhí)行寫入邏輯高操作。根據(jù)此特定示范性實(shí)施例的額外方面，在所述寫入邏輯高操作期間施加到所述相應(yīng)字線的所述第三電壓電位可高于在保持操作期間施加到所述相應(yīng)字線的所述第三電壓電位。根據(jù)此特定示范性實(shí)施例的又一方面，將多個電壓電位施加到所述存儲器單元可進(jìn)一步包括將耦合控制信號施加到所述相應(yīng)選擇晶體管以激活所述相應(yīng)選擇晶體管以便執(zhí)行寫入邏輯高操作的結(jié)束。根據(jù)此特定示范性實(shí)施例的其它方面，將多個電壓電位施加到所述存儲器單元可進(jìn)一步包括將施加到所述相應(yīng)局部位線的所述第二電壓電位放電以正向偏置所述第二區(qū)與所述第三區(qū)之間的結(jié)。根據(jù)此特定示范性實(shí)施例的另外方面，將多個電壓電位施加到所述存儲器單元可進(jìn)一步包括從在寫入邏輯高操作期間施加到所述相應(yīng)載流子注入線的所述第四電壓電位減小施加到所述相應(yīng)載流子注入線的所述第四電壓電位以執(zhí)行保持操作。根據(jù)此特定示范性實(shí)施例的額外方面，將多個電壓電位施加到所述存儲器單元可進(jìn)一步包括從在寫入邏輯高操作期間施加到所述相應(yīng)局部位線的所述第二電壓電位減小施加到所述相應(yīng)局部位線的所述第二電壓電位以執(zhí)行保持操作?，F(xiàn)在將參考附圖中所展示的本發(fā)明示范性實(shí)施例來更詳細(xì)地描述本發(fā)明。盡管下文參考示范性實(shí)施例來描述本發(fā)明，但應(yīng)理解，本發(fā)明并不限于此。閱讀本文中的教示的所屬領(lǐng)域的技術(shù)人員將會認(rèn)識到額外實(shí)施方案、修改及實(shí)施例以及其它使用領(lǐng)域，這些額外實(shí)施方案、修改及實(shí)施例以及其它使用領(lǐng)域均在本文中所描述的本發(fā)明范圍內(nèi)且本發(fā)明關(guān)于這些額外實(shí)施方案、修改及實(shí)施例以及其它使用領(lǐng)域可具有顯著實(shí)用性。


為了促進(jìn)對本發(fā)明的更全面理解，現(xiàn)在參考附圖，在附圖中相似的元件用相似的編號指代。這些圖式不應(yīng)被視為限制本發(fā)明，而是打算僅為示范性。圖I展示根據(jù)本發(fā)明的實(shí)施例的包含存儲器單元陣列、數(shù)據(jù)寫入與感測電路以及存儲器單元選擇與控制電路的半導(dǎo)體存儲器裝置的框圖。圖2展示根據(jù)本發(fā)明的實(shí)施例的具有多個存儲器單元的存儲器單元陣列的至少一部分的不意圖。圖3展示根據(jù)本發(fā)明的實(shí)施例的圖2中所展示的存儲器單元陣列的橫截面視圖。圖4展示根據(jù)本發(fā)明的另一實(shí)施例的具有經(jīng)由分級位線配置耦合到多個感測放大器電路的多個存儲器單元的存儲器單元陣列的至少一部分的示意圖。圖5展示根據(jù)本發(fā)明的實(shí)施例的分級位線配置的多路復(fù)用器的示意圖。圖6展示根據(jù)本發(fā)明的實(shí)施例的分級位線配置的源極線驅(qū)動器的示意圖。 圖7展示根據(jù)本發(fā)明的實(shí)施例的用于執(zhí)行刷新操作的控制信號電壓波形。
具體實(shí)施例方式參考圖1，其展示根據(jù)本發(fā)明的實(shí)施例的包括存儲器單元陣列20、數(shù)據(jù)寫入與感測電路36及存儲器單元選擇與控制電路38的半導(dǎo)體存儲器裝置10的框圖。存儲器單元陣列20可包括多個存儲器單元12，每一存儲器單元經(jīng)由字線(WL) 28及載流子注入線(EP)34耦合到存儲器單元選擇與控制電路38且經(jīng)由位線(CN) 30及源極線(EN)32耦合到數(shù)據(jù)寫入與感測電路36?？闪私?，位線(CN)30及源極線(EN) 32是用來在兩個信號線之間進(jìn)行區(qū)分的標(biāo)示且其可互換使用。數(shù)據(jù)寫入與感測電路36可從選定存儲器單元12讀取數(shù)據(jù)且可將數(shù)據(jù)寫入到選定存儲器單元12。在示范性實(shí)施例中，數(shù)據(jù)寫入與感測電路36可包含多個數(shù)據(jù)感測放大器電路。每一數(shù)據(jù)感測放大器電路可接收至少一個位線(CN) 30及電流或電壓參考信號。舉例來說，每一數(shù)據(jù)感測放大器電路可為交叉耦合型感測放大器以感測存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)。數(shù)據(jù)寫入與感測電路36可包含可將數(shù)據(jù)感測放大器電路耦合到至少一個位線(CN) 30的至少一個多路復(fù)用器。在示范性實(shí)施例中，所述多路復(fù)用器可將多個位線(CN) 30耦合到數(shù)據(jù)感測放大器電路。每一數(shù)據(jù)感測放大器電路可采用電壓及/或電流感測電路及/或技術(shù)。在示范性實(shí)施例中，每一數(shù)據(jù)感測放大器電路可采用電流感測電路及/或技術(shù)。舉例來說，電流感測放大器可將來自選定存儲器單元12的電流與參考電流(例如，一個或一個以上參考單元的電流)進(jìn)行比較。根據(jù)所述比較，可確定選定存儲器單元12是存儲邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))還是邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。所屬領(lǐng)域的技術(shù)人員可了解，可采用各種類型或形式的數(shù)據(jù)寫入與感測電路36 (包含使用電壓或電流感測技術(shù)來感測存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)的一個或一個以上感測放大器)來讀取存儲于存儲器單元12中的數(shù)據(jù)。存儲器單元選擇與控制電路38可通過在一個或一個以上字線(WL) 28及/或載流子注入線(EP) 34上施加控制信號來選擇及/或啟用一個或一個以上預(yù)定存儲器單元12以促進(jìn)從所述預(yù)定存儲器單元讀取數(shù)據(jù)。存儲器單元選擇與控制電路38可根據(jù)地址信號(舉例來說，行地址信號)來產(chǎn)生此些控制信號。此外，存儲器單元選擇與控制電路38可包含字線解碼器及/或驅(qū)動器。舉例來說，存儲器單元選擇與控制電路38可包含一種或一種以上不同控制/選擇技術(shù)(及所述技術(shù)的電路)以選擇及/或啟用一個或一個以上預(yù)定存儲器單元12。明顯地，所有此些控制/選擇技術(shù)及所述技術(shù)的電路(無論是現(xiàn)在已知還是稍后開發(fā)的)均打算歸屬于本發(fā)明的范圍。在示范性實(shí)施例中，半導(dǎo)體存儲器裝置10可實(shí)施兩步寫入操作，借此可通過首先執(zhí)行“清零”或邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))寫入操作將一行存儲器單元12中的所有存儲器單元12寫入到預(yù)定數(shù)據(jù)狀態(tài)，借此所述行存儲器單元12中的所有存儲器單元12被寫入到邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。此后，可將所述行存儲器單元12中的選定存儲器單元12選擇性地寫入到預(yù)定數(shù)據(jù)狀態(tài)(例如，邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))。半導(dǎo)體存儲器裝置10還可實(shí)施單步寫入操作，借此可在不首先實(shí)施“清零”操作的情況下將一行存儲器單元12中的選定存儲器單元12選擇性地寫入到邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))或邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。半導(dǎo)體存儲器裝置10可采用本文中所描述的示范性寫入、準(zhǔn)備、保持、刷新及/或讀取技術(shù)中的任一者。存儲器單元12可包括N型、P型及/或兩種類型的晶體管。在存儲器單元陣列20 外圍的電路(舉例來說，感測放大器或比較器、行及列地址解碼器以及線驅(qū)動器(本文中未圖解說明))也可包含P型及/或N型晶體管。不管在存儲器單元陣列20中的存儲器單元12中是采用P型晶體管還是N型晶體管，本文中均將進(jìn)一步描述用于從存儲器單元12讀取的適合電壓電位(舉例來說，正或負(fù)電壓電位)。參考圖2，其展示根據(jù)本發(fā)明的實(shí)施例的具有多個存儲器單元12的存儲器單元陣列20。存儲器單元12中的每一者可包括彼此耦合的第一雙極晶體管14a及第二雙極晶體管14b。舉例來說,第一雙極晶體管14a及/或第二雙極晶體管14b可為NPN雙極晶體管或PNP雙極晶體管。如圖2中所圖解說明，第一雙極晶體管14a可為NPN雙極晶體管且第二雙極晶體管14b可為PNP雙極晶體管。在另一示范性實(shí)施例中，第一存儲器晶體管14a可為PNP雙極晶體管且第二存儲器晶體管14b可為NPN雙極晶體管。在另一示范性實(shí)施例中，存儲器單元12中的每一者可包括第一場效應(yīng)晶體管(FET) 14a及第二雙極晶體管14b。舉例來說，第一場效應(yīng)晶體管(FET) 14a可為金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)或結(jié)場效應(yīng)晶體管(JFET)。存儲器單元12可耦合到相應(yīng)字線(WL) 28、相應(yīng)位線(CN) 30、相應(yīng)源極線(EN) 32及/或相應(yīng)載流子注入線(EP) 34。可通過將適合控制信號施加到選定字線(WL) 28、選定位線(CN) 30、選定源極線(EN) 32及/或選定載流子注入線(EP) 34來將數(shù)據(jù)寫入到選定存儲器單元12或從選定存儲器單元12讀取數(shù)據(jù)。在示范性實(shí)施例中，字線(WL) 28可平行于載流子注入線(EP)34水平延伸。在另一示范性實(shí)施例中，位線(CN) 30可平行于源極線(EN) 32垂直延伸。在示范性實(shí)施例中，一個或一個以上相應(yīng)位線(CN)30可耦合到數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路。舉例來說，可經(jīng)由選定字線(WL) 28、選定位線(CN) 30、選定源極線(EN) 32及/或選定載流子注入線(EP) 34將一個或一個以上控制信號施加到一個或一個以上選定存儲器單元12。可由一個或一個以上選定存儲器單元12產(chǎn)生電壓電位及/或電流且經(jīng)由對應(yīng)位線(CN) 30將其輸出到數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路。此外，可通過經(jīng)由一個或一個以上對應(yīng)位線(CN) 30施加一個或一個以上控制信號將數(shù)據(jù)狀態(tài)寫入到一個或一個以上選定存儲器單元12。經(jīng)由對應(yīng)位線(CN)30施加的一個或一個以上控制信號可控制存儲器單元12的第二雙極晶體管14b以便將所要數(shù)據(jù)狀態(tài)寫入到存儲器單元12。在經(jīng)由位線(CN) 30從存儲器單元12讀取數(shù)據(jù)狀態(tài)及/或?qū)?shù)據(jù)狀態(tài)寫入到存儲器單元12的情況下，則位線(CN) 30可耦合到數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路同時源極線(EN)32可經(jīng)由數(shù)據(jù)寫入與感測電路36的電壓/電流源(例如，電壓/電流驅(qū)動器)單獨(dú)地控制。在示范性實(shí)施例中，數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路與數(shù)據(jù)寫入與感測電路36的電壓/電流源可配置于存儲器單元陣列20的相對側(cè)上。在另一示范性實(shí)施例中，數(shù)據(jù)寫入與感測電路36可包含配置于存儲器單元陣列20的相對側(cè)上的多個數(shù)據(jù)感測放大器電路。在源極線(EN)32耦合到數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路的情況下，由一個或一個以上選定存儲器單元12產(chǎn)生的電壓電位及/或電流可經(jīng)由對應(yīng)源極線(EN) 32輸出到數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路。此外，可通過經(jīng)由一個或一 個以上對應(yīng)位線(CN) 30施加一個或一個以上控制信號將數(shù)據(jù)狀態(tài)寫入到一個或一個以上選定存儲器單元12。經(jīng)由對應(yīng)位線(CN) 30施加的一個或一個以上控制信號可控制存儲器單元12的第二雙極晶體管14b以便將所要數(shù)據(jù)狀態(tài)寫入到存儲器單元12。舉例來說，位線(CN) 30及源極線(EN) 32可耦合到數(shù)據(jù)寫入與感測電路36的配置于存儲器單元陣列20的相對側(cè)上的全異分支電路(例如，驅(qū)動器及/或感測放大器)。在示范性實(shí)施例中，位線(CN) 30可耦合到數(shù)據(jù)寫入與感測電路36的一驅(qū)動器及/或一感測放大器電路，而源極線(EN) 32可耦合到數(shù)據(jù)寫入與感測電路36的一驅(qū)動器及/或一感測放大器電路。此外，耦合到位線(CN) 30的驅(qū)動器及/或數(shù)據(jù)感測放大器電路與耦合到源極線(EN) 32的驅(qū)動器及/或數(shù)據(jù)感測放大器電路可配置于存儲器單元陣列20的相對側(cè)上。通過經(jīng)由源極線(EN) 32讀取數(shù)據(jù)狀態(tài)并經(jīng)由位線(CN) 30寫入數(shù)據(jù)狀態(tài)，可減小存儲器單元12的電阻，因?yàn)樵礃O線(EN) 32及位線(CN) 30是從存儲器單元陣列20的相對側(cè)進(jìn)行驅(qū)動的。參考圖3，其展示根據(jù)本發(fā)明的實(shí)施例的圖I中所展示的存儲器單元12的橫截面視圖。如上文所論述，存儲器單元12可包括兩個雙極晶體管。在示范性實(shí)施例中，第一雙極晶體管14a可為NPN雙極晶體管且第二雙極晶體管14b可為PNP雙極晶體管。在示范性實(shí)施例中，第一雙極晶體管14a與第二雙極晶體管14b可共享一個或一個以上共同區(qū)。第一 NPN雙極晶體管14a可包括N+射極區(qū)120、P_基極區(qū)122及N+集電極區(qū)124。第二 PNP雙極晶體管14b可包括P-集電極區(qū)122、N+基極區(qū)124及P+射極區(qū)126。N+區(qū)120、P-區(qū)122、N+區(qū)124及/或P+區(qū)126可以順序相連關(guān)系安置于柱形或鰭形配置內(nèi)，所述柱形或鰭形配置可垂直或正交于由N-阱區(qū)128及/或P-襯底130界定的平面延伸。在示范性實(shí)施例中，P-區(qū)122可為存儲器單元12的經(jīng)配置以積累/存儲電荷的電浮動主體區(qū)，所述電浮動主體區(qū)可與字線(WL) 28間隔開且電容性地耦合到字線(WL) 28。第一雙極晶體管14a的N+射極區(qū)120可耦合到由金屬層形成的源極線(EN) 32。此外，第一雙極晶體管14a的P-基極區(qū)122及/或第二雙極晶體管14b的P-集電極區(qū)122可電容性地耦合到由金屬層形成的字線(WL) 28。在另一示范性實(shí)施例中，存儲器單元12的N+區(qū)124可耦合到由金屬層形成的位線(CN) 30。位線(CN) 30可沿圓周環(huán)繞存儲器單元12的N+區(qū)124。在另一示范性實(shí)施例中，位線(CN) 30可在N+區(qū)124的一個或一個以上側(cè)區(qū)(例如，一個側(cè)區(qū)或兩個側(cè)區(qū))上耦合到N+區(qū)124。位線(CN) 30可減少對存儲器單元12的干擾。特定來說，位線(CN) 30可由金屬層形成且因此可減少對存儲器單元12的空穴干擾。位線(CN) 30可平行于耦合到多個存儲器單元12 (例如，一列存儲器單元12)的源極線(EN)32水平延伸。舉例來說，位線(CN) 30與源極線(EN) 32可布置于不同平面中且經(jīng)配置以彼此平行。源極線(EN) 32可提供用于尋址或存取存儲器單元12的替代構(gòu)件?？山?jīng)由位線(CN) 30或源極線(EN) 32或者位線(CN) 30與源極線(EN) 32的組合來尋址或存取存儲器單元12。參考圖4，其展示根據(jù)本發(fā)明的另一實(shí)施例的具有經(jīng)由分級位線配置耦合到多個感測放大器電路402的多個存儲器單元12的存儲器單元陣列20的至少一部分的示意圖。存儲器單元陣列20的存儲器單元12中的每一者可經(jīng)由分級位線配置耦合到數(shù)據(jù)感測放大器電路402。所述分級位線配置可包含直接耦合到相應(yīng)存儲器單元12的局部位線(LCN) 404 (例如，位線(CN) 30)。每一局部位線(LCN) 404可經(jīng)由多路復(fù)用器(MUX) 408耦合到全局位線(GCN)406。所述分級位線配置可減小位線電容及電阻且可在對存儲器單元12的各種操作期間導(dǎo)致較少的信號衰減。此外，位線電容的減小可導(dǎo)致選定列的存儲器單元12上的較低功率消耗。此外，所述分級位線配置可減少對未選存儲器單元12的干擾量，因 為僅鄰近于選定局部位線(LCN)404的未選局部位線(LCN)404可能經(jīng)歷干擾。另外，可通過僅向鄰近于選定局部位線(LCN)404的未選局部位線(LCN)404施加屏蔽控制信號而減少功率消耗。所述分級位線配置可包含耦合到相應(yīng)多路復(fù)用器(MUX)408的多個局部位線(LCN) 404。在示范性實(shí)施例中，4個局部位線(LCN) 404可耦合到相應(yīng)多路復(fù)用器(MUX) 408。所屬領(lǐng)域的技術(shù)人員可了解，耦合到相應(yīng)多路復(fù)用器(MUX)408的局部位線(LCN)404的數(shù)目可變化。舉例來說，8個局部位線(LCN)404、16個局部位線(LCN)404、32個局部位線(LCN)404、64個局部位線(LCN)404等可耦合到相應(yīng)多路復(fù)用器(MUX)408。所述分級位線配置可包含耦合到多個多路復(fù)用器(MUX)408的全局位線(GCN)4060在示范性實(shí)施例中，全局位線(GCN)406可耦合到4個多路復(fù)用器(MUX)408。所屬領(lǐng)域的技術(shù)人員可了解，耦合到全局位線(GCN)406的多路復(fù)用器(MUX)408的數(shù)目可變化。舉例來說，8個多路復(fù)用器(MUX) 408、16個多路復(fù)用器(MUX) 408、32個多路復(fù)用器(MUX)408、64個多路復(fù)用器(MUX)408等可耦合到全局位線(GCN)406。每一全局位線(GCN)406可經(jīng)由多個多路復(fù)用器(MUX)408耦合到多個局部位線(LCN)404。在示范性實(shí)施例中，每一全局位線(GCN)406可經(jīng)由4個多路復(fù)用器(MUX)408耦合到16個局部位線(LCN)404。每一存儲器單元12可由相應(yīng)源極線驅(qū)動器412偏置。每一源極線驅(qū)動器412可經(jīng)由多個局部源極線(LEN)410耦合到多個存儲器單元12。在示范性實(shí)施例中，每一源極線驅(qū)動器412可耦合到4個存儲器單元12。所屬領(lǐng)域的技術(shù)人員可了解，耦合到源極線驅(qū)動器412的存儲器單元12的數(shù)目可變化。舉例來說，8個局部源極線(LEN)410、16個局部源極線(LEN) 410、32個局部源極線(LEN) 410、64個局部源極線(LEN) 410等可耦合到源極線驅(qū)動器412。在示范性實(shí)施例中，耦合到源極線驅(qū)動器412的存儲器單元12的數(shù)目可等于耦合到多路復(fù)用器(MUX) 408的存儲器單元12的數(shù)目。參考圖5，其展示根據(jù)本發(fā)明的實(shí)施例的分級位線配置的多路復(fù)用器508的示意圖。如圖5中所展示，全局位線(GCN)506可經(jīng)由多路復(fù)用器508耦合到多個局部位線(LCN) 504。在示范性實(shí)施例中，多路復(fù)用器508可包含耦合到多個局部位線(LCN) 504及全局位線(GCN) 506的多個選擇晶體管(SEL)514。舉例來說，每一選擇晶體管514可為N型或P型雙極結(jié)晶體管或者N溝道或P溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。多個選擇晶體管(SEL)514中的每一者可經(jīng)偏置以將局部位線(LCN) 504選擇性地耦合到全局位線(GCN)506。在示范性實(shí)施例中，選擇晶體管(SEL〈0>)504可經(jīng)偏置以將局部位線(LCN<0>) 504耦合到全局位線(GCN) 506，而選擇晶體管(SEL〈1>、SEL〈2>及SEL〈3>)可經(jīng)偏置以將局部位線(LCN〈1>、LCN<2>及LCN〈3>) 504與全局位線(GCN) 506解耦。多路復(fù)用器508還可包含多個偏置晶體管對516。舉例來說，每一偏置晶體管對516可包含N型或P型雙極結(jié)晶體管及/或N溝道或P溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。每一偏置晶體管對516可耦合到全局保持線(GHL) 510及/或全局屏蔽線(GML) 512。每一偏置晶體管對516可包含保持晶體管(HD) 518及屏蔽晶體管(MSK) 520。在 示范性實(shí)施例中，每一保持晶體管(HD) 518可耦合到全局保持線(GHL) 510且每一屏蔽晶體管(MSK) 520可耦合到全局屏蔽線(GML) 512?？山?jīng)由局部位線(LCN) 504將控制信號施加到保持晶體管(HD) 518的柵極以偏置保持晶體管(HD) 518以便在保持操作期間將保持電壓電位施加到存儲器單元12。舉例來說，當(dāng)將控制信號施加到保持晶體管(HD)518的柵極時，所述控制信號可致使多個保持晶體管(HD〈0>、HD〈1>、HD〈2>及HD〈3>)518呈現(xiàn)“接通”狀態(tài)。隨后，多個保持晶體管(HD〈0>、HD〈1>、HD〈2>及HD〈3>)518可經(jīng)由局部位線(LCN〈0>、LCN〈1>、LCN〈2及LCN〈3>)504將保持電壓電位輸出到對應(yīng)的多個存儲器單元12。此外，可經(jīng)由局部位線(LCN) 504將控制信號施加到屏蔽晶體管(MSK) 520的柵極以偏置屏蔽晶體管(MSK)520以便在讀取及/或?qū)懭氩僮髌陂g將屏蔽電壓電位施加到存儲器單元12。舉例來說，當(dāng)將控制信號施加到屏蔽晶體管(MSK) 520的柵極時，所述控制信號可致使與未選存儲器單元12相關(guān)聯(lián)的多個屏蔽晶體管(MSK〈0>、MSK〈1>、MSK<2>及/或MSK〈3>)520呈現(xiàn)“接通”狀態(tài)。隨后，多個屏蔽晶體管(MSK〈0>、MSK〈1>、MSK〈2>&/*MSK〈3>)518可經(jīng)由與未選存儲器單元12相關(guān)聯(lián)的局部位線(LCN〈0>、LCN〈1>、LCN〈2>及/或LCN〈3>) 504將屏蔽電壓電位輸出到對應(yīng)的多個未選存儲器單元12。參考圖6，其展示根據(jù)本發(fā)明的實(shí)施例的分級位線配置的源極線驅(qū)動器608的示意圖。源極線驅(qū)動器608可包含多個偏置晶體管對616。舉例來說，每一偏置晶體管對616可包含N型或P型雙極結(jié)晶體管及/或N溝道或P溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。每一偏置晶體管對616可耦合到全局保持線(GHL)610及/或全局屏蔽線(GML)612。每一偏置晶體管對616可包含保持晶體管(HD)618及屏蔽晶體管(MSK)620。在示范性實(shí)施例中，每一保持晶體管(HD) 618可耦合到全局保持線(GHL) 610且每一屏蔽晶體管(MSK) 620可耦合到全局屏蔽線(GML) 612。可經(jīng)由局部源極線(LEN) 604將控制信號施加到保持晶體管(HD)618的柵極以偏置保持晶體管(HD)618以便在保持操作期間將保持電壓電位施加到存儲器單元12。舉例來說，當(dāng)將控制信號施加到保持晶體管(HD) 618的柵極時，所述控制信號可致使多個保持晶體管(HD〈0>、HD〈1>、HD〈2>及HD〈3>)618呈現(xiàn)“接通”狀態(tài)。隨后，多個保持晶體管(HD〈0>、HD〈1>、HD〈2>及HD〈3>)618可經(jīng)由局部源極線(LEN〈0>、LEN〈1>、LEN〈2>及LEN〈3>)604將保持電壓電位輸出到對應(yīng)的多個存儲器單元12。此外，可經(jīng)由局部源極線(LEN)604將控制信號施加到屏蔽晶體管(MSK)620的柵極以偏置屏蔽晶體管(MSK)620以便在讀取及/或?qū)懭氩僮髌陂g將屏蔽電壓電位施加到存儲器單元12。舉例來說，當(dāng)將控制信號施加到屏蔽晶體管(MSK)620的柵極時，所述控制信號可致使與未選存儲器單元12相關(guān)聯(lián)的多個屏蔽晶體管(MSK〈0>、MSK〈1>、MSK<2>及/或MSK〈3>)620呈現(xiàn)“接通”狀態(tài)。隨后，多個屏蔽晶體管(MSK〈0>、MSK〈1>、MSK〈2>&/*MSK<3 618可經(jīng)由與未選存儲器單元12相關(guān)聯(lián)的局部源極線(LEN〈0>、LEN〈1>、LEN〈2>及/或LEN〈3>)604將屏蔽電壓電位輸出到對應(yīng)的多個未選存儲器單元12。參考圖7，其展示根據(jù)本發(fā)明的實(shí)施例的用于執(zhí)行刷新操作的控制信號電壓波形。舉例來說，所述刷新操作可包含一個或一個以上步驟。所述刷新操作可由于可不執(zhí)行讀取操作(例如，不激活數(shù)據(jù)感測放大器電路)而減少功率消耗量。此外，刷新操作可通過同時刷新耦合到選定局部位線(LCN) 30且耦合到選定字線(WL) 28的所有存儲器單元12而減少功率消耗量。此外，刷新操作可由于施加到源極線(EN) 32的電壓電位可在整個刷新操作期間保持恒定而減少功率消耗量。此外，通過使施加到源極線(EN) 32的電壓電位在整個刷新操作期間維持恒定，可減少對存儲器單元12的干擾量。所述刷新操作可包含經(jīng)配置以執(zhí)行一個或一個以上步驟的控制信號。在執(zhí)行刷新操作之前，所述控制信號可經(jīng)配置以執(zhí)行保持操作以便維持存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài))或邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài)))。特定 來說，所述控制信號可經(jīng)配置以執(zhí)行保持操作以便最大化存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的保留時間。此外，用于保持操作的控制信號可經(jīng)配置以消除或減少存儲器單元12內(nèi)的活動或場(例如，結(jié)之間的可能導(dǎo)致電荷泄漏的電場)。在示范性實(shí)施例中，在保持操作期間，可將負(fù)電壓電位施加到可電容性地耦合到存儲器單元12的P-區(qū)122的字線(WL) 28，同時可使施加到其它區(qū)(例如，N+區(qū)120、N+區(qū)124及/或P+區(qū)126)的電壓電位維持在0V。舉例來說，施加到字線(WL) 28 (例如，電容性地耦合到存儲器單元12的P-區(qū)122)的負(fù)電壓電位可為-1.8V。在保持操作期間，可反向偏置N+區(qū)124與P-區(qū)122之間的結(jié)及N+區(qū)120與P-區(qū)122之間的結(jié)以便保留存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài))或邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài)))。在示范性實(shí)施例中，刷新操作的第一步驟可包含用以執(zhí)行開始操作的準(zhǔn)備的控制信號，其中可將所述控制信號施加到存儲器單元12以便針對一個或一個以上后續(xù)步驟來準(zhǔn)備存儲器單元12。舉例來說，可將預(yù)充電控制信號施加到一個或一個以上選定局部位線(LCN) 30以達(dá)到預(yù)定電壓電位?？山?jīng)由多路復(fù)用器(MUX) 408將預(yù)充電控制信號施加到一個或一個以上選定局部位線(LCN) 30?？蓪⑦x擇控制信號施加到一個或一個以上選擇晶體管(SEL) 514以激活一個或一個以上選擇晶體管(SEL)514。所述選擇控制信號可使一個或一個以上選擇晶體管(SEL)514變?yōu)椤敖油ā睜顟B(tài)以便將所述預(yù)充電控制信號耦合到一個或一個以上對應(yīng)局部位線(LCN) 30。在示范性實(shí)施例中，所述預(yù)充電控制信號可將一個或一個以上局部位線(LCN) 30預(yù)充電到O. 7V。刷新操作的第二步驟可包含用以施加到一個或一個以上存儲器單元12以執(zhí)行開始操作的準(zhǔn)備的控制信號，其中可將所述控制信號施加到存儲器單元12?？山?jīng)由載流子注入線(EP) 34將控制信號施加到存儲器單元12的P+區(qū)126。所述控制信號可經(jīng)由載流子注入線(EP) 34將預(yù)定電壓電位施加到存儲器單元12的P+區(qū)126。在示范性實(shí)施例中，所述控制信號可經(jīng)由載流子注入線(EP) 34將大約I. OV到I. 2V施加到存儲器單元12的P+區(qū)126。施加到存儲器單元12的P+區(qū)126的控制信號將不致使第二雙極晶體管14b變?yōu)椤敖油ā睜顟B(tài)。在示范性實(shí)施例中，刷新操作的第二步驟可與刷新操作的第一步驟同時執(zhí)行。在另一示范性實(shí)施例中，刷新操作的第二步驟可在刷新操作的第一步驟之后執(zhí)行。刷新操作的第三步驟可包含用以執(zhí)行開始操作的準(zhǔn)備的控制信號，其中可將所述控制信號施加到存儲器單元12。舉例來說，在將一個或一個以上局部位線(LCN)30預(yù)充電到預(yù)定電壓電位之后，可將解耦控制信號施加到一個或一個以上選擇晶體管(SEL)514且其使一個或一個以上選擇晶體管(SEL) 514變?yōu)椤瓣P(guān)斷”狀態(tài)。在另一示范性實(shí)施例中，在將一個或一個以上局部位線(LCN) 30預(yù)充電到預(yù)定電壓電位之后，可從一個或一個以上選擇晶體管(SEL)514撤回選擇控制信號以便使一個或一個以上選擇晶體管(SEL)514變?yōu)椤瓣P(guān)斷”狀態(tài)。一個或一個以上變?yōu)椤瓣P(guān)斷”的選擇晶體管(SEL) 514可將一個或一個以上局部位線(LCN) 30與預(yù)充電控制信號解耦。在示范性實(shí)施例中，一個或一個以上局部位線(LCN) 30可為電浮動的。
刷新操作的第四步驟可包含經(jīng)配置以執(zhí)行讀取操作的控制信號。所述讀取操作可包含經(jīng)配置以對存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12執(zhí)行一個或一個以上寫入操作的控制信號。舉例來說，可對存儲器單元陣列20的一個或一個以上選定存儲器單元12及一個或一個以上選定行執(zhí)行讀取操作。舉例來說，施加到字線(WL) 28 (例如，電容性地耦合到P-區(qū)122)的電壓電位的增加可比施加到局部位線(LCN)30及/或源極線(EN)32的電壓電位高預(yù)定電壓電位。所述預(yù)定電壓電位可為第一雙極晶體管14a及/或第二雙極晶體管14b的閾值電壓電位或正向偏置電壓電位。舉例來說，所述預(yù)定電壓電位可為大約O. 7V。在示范性實(shí)施例中，可將施加到字線(WL) 28 (例如，電容性地耦合到P-區(qū)122)的電壓電位從-1.8V提升到0V。在邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))存儲于存儲器單元12中的情況下，可使第一雙極晶體管14a變?yōu)椤敖油ā睜顟B(tài)。舉例來說，可正向偏置N+區(qū)120與P-區(qū)122之間的結(jié)且可反向偏置P-區(qū)122與N+區(qū)124之間的結(jié)，且可使第一雙極晶體管14a變?yōu)椤敖油ā睜顟B(tài)。當(dāng)?shù)谝浑p極晶體管14a變?yōu)椤敖油ā睜顟B(tài)時，可將N+區(qū)124 (例如，電浮動)放電到大約O. 2V以便使第二雙極晶體管14b變?yōu)椤敖油ā睜顟B(tài)。通過使第二雙極晶體管14b變?yōu)椤敖油ā睜顟B(tài)，可將多數(shù)電荷載流子注入到P-區(qū)122中以便刷新存儲于存儲器單元12中的邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))。在邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))存儲于存儲器單元12中的情況下，第一雙極晶體管14a可保持處于“關(guān)斷”狀態(tài)。舉例來說，N+區(qū)120與P-區(qū)122之間的結(jié)可不被正向偏置或可被弱正向偏置且P-區(qū)122與N+區(qū)124之間的結(jié)可或可不被正向偏置或者可被弱正向偏置，使得第一雙極晶體管14a可保持處于“關(guān)斷”狀態(tài)。當(dāng)?shù)谝浑p極晶體管14a保持處于“關(guān)斷”狀態(tài)時，N+區(qū)124(例如，電浮動)可不被放電且可保持于預(yù)定電壓電位(例如，預(yù)充電電壓電位)。當(dāng)N+區(qū)未被放電時，第二雙極晶體管14b可保持處于“關(guān)斷”狀態(tài)。當(dāng)?shù)诙p極晶體管14b保持處于“關(guān)斷”狀態(tài)時，多數(shù)電荷載流子可不注入到P-區(qū)122中以便不刷新存儲于存儲器單元12中的邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。在示范性實(shí)施例中，當(dāng)P-區(qū)122中未積累電荷或積累少量的電荷以指示邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))時，P-區(qū)122與N+區(qū)124之間的結(jié)未被正向偏置且N+區(qū)124可不被放電(例如，維持經(jīng)預(yù)充電的電壓電位)。第二雙極晶體管14b可在N+區(qū)124未被放電時保持處于“關(guān)斷”狀態(tài)且邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))可維持在存儲器單元12中。然而，當(dāng)P-區(qū)122中積累較大量的電荷以指示邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))存儲于存儲器單元12中時，P-區(qū)122與N+區(qū)124之間的結(jié)可經(jīng)弱正向偏置以耗盡存儲于P-區(qū)122中的多余電荷或?qū)⑵浞烹娨跃S持存儲器單元12中的邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。刷新操作的第五步驟可包含經(jīng)配置以對可能已使N+區(qū)124處的電壓電位放電(例如，到大約O. 2V)的存儲器單元12執(zhí)行寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))操作的控制信號。寫入邏輯高操作可包含經(jīng)配置以將邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))寫入到一個或一個以上選定存儲器單元12的控制信號。舉例來說，可將預(yù)定電壓電位施加到字線(WL) 28 (例如，電容性地耦合到P-區(qū)122)。在示范性實(shí)施例中，可將施加到字線(WL) 28 (例如，電容性地耦合到P-區(qū)122)的電壓電位從OV降低到-I. OV。在此偏置下，由于可在步驟四中變?yōu)椤敖油ā睜顟B(tài)的第二雙極晶體管14b，多數(shù)電荷載流子可繼續(xù)注入到P-區(qū)122中。甚至在通過字線(WL) 28 (例如，電容性地耦合到P-區(qū)122)施加的電壓電位從OV切換到-I. OV時，多數(shù)電荷載流子也可繼續(xù)注入到P-區(qū)122中。 舉例來說，N+區(qū)124與P+區(qū)126之間的結(jié)可變得被正向偏置且多數(shù)電荷載流子(例如，空穴)可注入到P-區(qū)122中。P-區(qū)122可積累/存儲可表示高于N+區(qū)120處的電壓電位的預(yù)定電壓電位的電荷載流子量。在示范性實(shí)施例中，所述預(yù)定電壓電位可為高于N+區(qū)120處的電壓電位的O. 7V。在邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))存儲于存儲器單元12中的情況下，第二雙極晶體管14b可保持處于“關(guān)斷”狀態(tài)且多數(shù)電荷載流子可不注入到P-區(qū)122中。當(dāng)通過字線(WL) 28 (例如，電容性地耦合到P-區(qū)122)施加的電壓電位從OV切換到-I. OV時，第二雙極晶體管14b可保持處于“關(guān)斷”狀態(tài)且多數(shù)電荷載流子可不注入到P-區(qū)122中。當(dāng)多數(shù)電荷載流子未注入到P-區(qū)122中時，可在存儲器單元12中維持邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。刷新操作的第六步驟可包含用以終止寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))操作的控制信號。舉例來說，可將耦合控制信號施加到一個或一個以上選擇晶體管(SEL)514且其使一個或一個以上選擇晶體管(SEL) 514變?yōu)椤敖油ā睜顟B(tài)。一個或一個以上變?yōu)椤敖油ā钡倪x擇晶體管(SEL) 514可將預(yù)定電壓電位耦合到一個或一個以上局部位線(LCN) 30以便使第二雙極晶體管14b變?yōu)椤瓣P(guān)斷”狀態(tài)且結(jié)束選定存儲器單元12中的寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))?？芍辽俨糠值鼗陂撝惦妷弘娢粊泶_定施加到一個或一個以上局部位線(LCN) 30以結(jié)束寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))操作的預(yù)定電壓電位，低于所述閾值電壓電位，穿過N+區(qū)124與P+區(qū)126之間的結(jié)注入的多數(shù)電荷載流子即可為微不足道的。舉例來說，施加到一個或一個以上局部位線(LCN) 30的預(yù)定電壓電位可為大約O. 7V。如上文所論述，可將施加到字線(WL) 28 (例如，電容性地耦合到P-區(qū)122)的電壓電位從OV降低到-I. OV且可將施加到局部位線(LCN) 30的電壓電位放電到大約O. 2V，同時可使經(jīng)由載流子注入線(EP) 34施加到P+區(qū)126的電壓電位維持在I. 0V。在此偏置下，P-區(qū)122與N+區(qū)124之間的結(jié)可變得被正向偏置使得可將邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))寫入到P-區(qū)122 (例如，從P+區(qū)126到P-區(qū)122中的電荷注入)。刷新操作的第七步驟還可包含經(jīng)配置以執(zhí)行結(jié)束操作的準(zhǔn)備的控制信號。在刷新操作的第七步驟期間，施加到存儲器單元12的電壓電位可調(diào)整存儲于存儲器單元12中的電荷量(例如，數(shù)據(jù)狀態(tài)的指示)。在示范性實(shí)施例中，可將經(jīng)由載流子注入線(EP)34施加到P+區(qū)126的電壓電位降低到0V?？稍趯懭脒壿嫺?例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))操作期間充電到高于N+區(qū)124處的電壓電位的大約O. 7V的P-區(qū)122可通過施加到字線(WL) 28 (例如，電容性地耦合到P-區(qū)122)的電壓電位低耦合到大約0V。施加到字線(WL) 28 (例如，電容性地耦合到P-區(qū)122)的電壓電位可降低到-I. 8V且可確定存儲于存儲器單元12的P-區(qū)122中的電荷量(例如,數(shù)據(jù)狀態(tài)的指示)。此外,經(jīng)由位線(CN) 30施加到N+區(qū)124的電壓電位可降低到OV以返回到保持操作以便保留數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))或邏輯高( 二進(jìn)制“ I ”數(shù)據(jù)狀態(tài)))。此時，應(yīng)注意，提供用于刷新如上文所描述的根據(jù)本發(fā)明的半導(dǎo)體存儲器裝置的技術(shù)通常涉及處理輸入數(shù)據(jù)及在某一程度上產(chǎn)生輸出數(shù)據(jù)?？梢杂布蜍浖韺?shí)施此輸入數(shù)據(jù)處理及輸出數(shù)據(jù)產(chǎn)生。舉例來說，可在半導(dǎo)體存儲器裝置或用于實(shí)施與刷新如上文所描述的根據(jù)本發(fā)明的半導(dǎo)體存儲器裝置相關(guān)聯(lián)的功能的類似或相關(guān)電路中采用特定電子組件。或者，根據(jù)指令操作的一個或一個以上處理器可實(shí)施與刷新如上文所描述的根據(jù)本發(fā)明的半導(dǎo)體存儲器裝置相關(guān)聯(lián)的功能。如果情況如此，那么以下在本發(fā)明的范圍內(nèi)此些指令可存儲于一個或一個以上處理器可讀媒體(例如，磁盤或其它存儲媒體)上或者經(jīng)由包含于一個或一個以上載波中的一個或一個以上信號發(fā)射到一個或一個以上處理器。本發(fā)明在范圍上并不受本文中所描述的特定實(shí)施例限制。確實(shí)，根據(jù)前文描述及附圖，除本文中所描述的那些實(shí)施例以外，所屬領(lǐng)域的技術(shù)人員還將明了本發(fā)明的其它各種實(shí)施例及對本發(fā)明的修改。因此，此些其它實(shí)施例及修改打算歸屬于本發(fā)明的范圍。此夕卜，雖然本文中已出于特定目的在特定環(huán)境中的特定實(shí)施方案的背景下描述了本發(fā)明，但所屬領(lǐng)域的技術(shù)人員將認(rèn)識到其使用性并不限于此且可出于任何數(shù)目的目的在任何數(shù)目的環(huán)境中來有益地實(shí)施本發(fā)明。因此，應(yīng)依照本文中所描述的本發(fā)明的完全廣度及精神來解釋上文所闡述的權(quán)利要求書。
權(quán)利要求
1.一種用于刷新半導(dǎo)體存儲器裝置的方法，其包括以下步驟 將多個電壓電位施加到存儲器單元陣列中的存儲器單元，其中將多個電壓電位施加到所述存儲器單元包括 經(jīng)由所述陣列的相應(yīng)源極線將第一電壓電位施加到所述存儲器單元的第一區(qū)； 經(jīng)由所述陣列的相應(yīng)局部位線及相應(yīng)選擇晶體管將第二電壓電位施加到所述存儲器單元的第二區(qū)； 將第三電壓電位施加到所述陣列的相應(yīng)字線，其中所述字線與所述存儲器單元的主體區(qū)間隔開且電容性地耦合到所述主體區(qū)，所述主體區(qū)為電浮動的且安置于所述第一區(qū)與所述第二區(qū)之間 '及 經(jīng)由所述陣列的相應(yīng)載流子注入線將第四電壓電位施加到所述存儲器單元的第三區(qū)。
2.根據(jù)權(quán)利要求I所述的方法，其中所述相應(yīng)局部位線耦合到多路復(fù)用器。
3.根據(jù)權(quán)利要求2所述的方法，其中所述多路復(fù)用器耦合到全局位線。
4.根據(jù)權(quán)利要求2所述的方法，其中所述多路復(fù)用器包括耦合到所述相應(yīng)局部位線的至少一個屏蔽晶體管。
5.根據(jù)權(quán)利要求4所述的方法，其中所述多路復(fù)用器進(jìn)一步包括耦合到所述相應(yīng)局部位線的至少一個保持晶體管。
6.根據(jù)權(quán)利要求5所述的方法，其中所述相應(yīng)選擇晶體管耦合到所述至少一個屏蔽晶體管及所述至少一個保持晶體管。
7.根據(jù)權(quán)利要求I所述的方法，其進(jìn)一步包括在所述半導(dǎo)體存儲器裝置的所述刷新期間經(jīng)由所述相應(yīng)源極線使施加到所述第一區(qū)的所述第一電壓電位維持在恒定電平。
8.根據(jù)權(quán)利要求I所述的方法，其進(jìn)一步包括將選擇控制信號施加到所述相應(yīng)選擇晶體管以激活所述相應(yīng)選擇晶體管。
9.根據(jù)權(quán)利要求8所述的方法，其進(jìn)一步包括經(jīng)由所述經(jīng)激活的相應(yīng)選擇晶體管從在保持操作期間施加到所述相應(yīng)源極線的所述第二電壓電位增加施加到所述相應(yīng)源極線的所述第二電壓電位。
10.根據(jù)權(quán)利要求I所述的方法，其進(jìn)一步包括從在保持操作期間施加到所述相應(yīng)載流子注入線的所述第四電壓電位增加施加到所述相應(yīng)載流子注入線的所述第四電壓電位。
11.根據(jù)權(quán)利要求I所述的方法，其進(jìn)一步包括將解耦控制信號施加到所述相應(yīng)選擇晶體管以去激活所述相應(yīng)選擇晶體管。
12.根據(jù)權(quán)利要求11所述的方法，在所述相應(yīng)選擇晶體管被去激活之后，所述相應(yīng)局部位線為電浮動的。
13.根據(jù)權(quán)利要求I所述的方法，其進(jìn)一步包括從在保持操作期間施加到所述相應(yīng)字線的所述第三電壓電位增加施加到所述相應(yīng)字線的所述第三電壓電位以便執(zhí)行讀取操作。
14.根據(jù)權(quán)利要求13所述的方法，其中所述第三電壓電位的所述增加激活所述存儲器單元以減小施加到所述相應(yīng)局部位線的所述第二電壓電位。
15.根據(jù)權(quán)利要求I所述的方法，其進(jìn)一步包括從在寫入邏輯低操作期間施加到所述相應(yīng)字線的所述第三電壓電位減小施加到所述相應(yīng)字線的所述第三電壓電位以執(zhí)行寫入邏輯高操作。
16.根據(jù)權(quán)利要求15所述的方法，其中在所述寫入邏輯高操作期間施加到所述相應(yīng)字線的所述第三電壓電位高于在保持操作期間施加到所述相應(yīng)字線的所述第三電壓電位。
17.根據(jù)權(quán)利要求I所述的方法，其進(jìn)一步包括將耦合控制信號施加到所述相應(yīng)選擇晶體管以激活所述相應(yīng)選擇晶體管以便執(zhí)行寫入邏輯高操作的結(jié)束。
18.根據(jù)權(quán)利要求17所述的方法，其進(jìn)一步包括將施加到所述相應(yīng)局部位線的所述第二電壓電位放電以正向偏置所述第二區(qū)與所述第三區(qū)之間的結(jié)。
19.根據(jù)權(quán)利要求I所述的方法，其進(jìn)一步包括從在寫入邏輯高操作期間施加到所述相應(yīng)載流子注入線的所述第四電壓電位減小施加到所述相應(yīng)載流子注入線的所述第四電壓電位以執(zhí)行保持操作。
20.根據(jù)權(quán)利要求I所述的方法，其進(jìn)一步包括從在寫入邏輯高操作期間施加到所述相應(yīng)局部位線的所述第二電壓電位減小施加到所述相應(yīng)局部位線的所述第二電壓電位以執(zhí)行保持操作。
全文摘要
本發(fā)明揭示用于刷新半導(dǎo)體存儲器裝置的技術(shù)。在一個特定示范性實(shí)施例中，可將所述技術(shù)實(shí)現(xiàn)為一種用于刷新半導(dǎo)體存儲器裝置的方法，所述方法可包含將多個電壓電位施加到存儲器單元陣列中的存儲器單元。將多個電壓電位施加到所述存儲器單元可包含經(jīng)由所述陣列的相應(yīng)源極線將第一電壓電位施加到所述存儲器單元的第一區(qū)。將多個電壓電位施加到所述存儲器單元還可包含經(jīng)由所述陣列的相應(yīng)局部位線及相應(yīng)選擇晶體管將第二電壓電位施加到所述存儲器單元的第二區(qū)。將多個電壓電位施加到所述存儲器單元可進(jìn)一步包含將第三電壓電位施加到所述陣列的相應(yīng)字線，其中所述字線可與所述存儲器單元的主體區(qū)間隔開且電容性地耦合到所述主體區(qū)，所述主體區(qū)可為電浮動的且安置于所述第一區(qū)與所述第二區(qū)之間。將多個電壓電位施加到所述存儲器單元可進(jìn)一步包含經(jīng)由所述陣列的相應(yīng)載流子注入線將第四電壓電位施加到所述存儲器單元的第三區(qū)。
文檔編號G11C11/406GK102884582SQ201180022749
公開日2013年1月16日 申請日期2011年5月3日 優(yōu)先權(quán)日2010年5月6日
發(fā)明者埃里克·卡曼 申請人:美光科技公司