專利名稱：一種脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路的制作方法
一種脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路技術(shù)領(lǐng)域
本發(fā)明屬于集成電路領(lǐng)域，具體涉及一種脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路，可用于對(duì)基于阻變存儲(chǔ)器的電子突觸進(jìn)行STDP權(quán)值調(diào)整操作，實(shí)現(xiàn)以電路的方式模擬人腦神經(jīng)網(wǎng)絡(luò)的記憶和自我學(xué)習(xí)功能。技術(shù)背景
自計(jì)算機(jī)誕生以來，人類就憧憬著有朝一日，計(jì)算機(jī)能像人類大腦一樣，具有自我學(xué)習(xí)能力，能自己處理問題，成為真正具有人工智能的電腦。傳統(tǒng)計(jì)算機(jī)采用的是馮諾依曼體系結(jié)構(gòu)，擅長于數(shù)學(xué)和邏輯方面的計(jì)算處理，而缺乏自我學(xué)習(xí)、自我適應(yīng)能力，在諸如聯(lián)想記憶和形象思維等問題的處理往往感到力不從心。與此不同，人腦則能夠自我學(xué)習(xí)、自我適應(yīng)，擅長于處理這些聯(lián)想記憶和形象思維的問題。
現(xiàn)代神經(jīng)生物學(xué)研究發(fā)現(xiàn)，人腦之所以強(qiáng)大，在于其有近千億個(gè)神經(jīng)元和10多萬億神經(jīng)突觸，信號(hào)可以傳向四面八方。大腦神經(jīng)元可同時(shí)工作，并行處理。而其中，突觸是人類學(xué)習(xí)和記憶的基礎(chǔ)。如圖1所示，為兩個(gè)神經(jīng)元的連接示意圖。前一個(gè)神經(jīng)元通過軸突的末梢與后一個(gè)神經(jīng)元的樹突連接，兩神經(jīng)元相接觸的部位叫做突觸。突觸是神經(jīng)元之間信息傳遞的部位，也是神經(jīng)網(wǎng)絡(luò)中信息存儲(chǔ)的部位。在光學(xué)顯微鏡下觀察，可以看到一個(gè)神經(jīng)元的軸突末梢經(jīng)過多次分支，最后每一小支的末端膨大呈杯狀或球狀，叫做突觸小體。 這些突觸小體可以與多個(gè)神經(jīng)元的細(xì)胞體或樹突相接觸，形成突觸。突觸由突觸前膜、突觸間隙和突觸后膜三部分構(gòu)成。神經(jīng)元之間通過突觸相互通訊，每個(gè)突觸都具有一定的傳遞效率，也稱為聯(lián)系強(qiáng)度，突觸傳遞效率高，則前級(jí)神經(jīng)元軸突上的信號(hào)容易傳遞給后級(jí)神經(jīng)元，反之，則不容易傳遞，因此，不同的傳遞效率意味著神經(jīng)網(wǎng)絡(luò)不同的狀態(tài)，神經(jīng)網(wǎng)絡(luò)正是利用這些不同的狀態(tài)來存儲(chǔ)信息，實(shí)現(xiàn)記憶功能。同時(shí)，神經(jīng)元之間突觸的傳遞效率可以被神經(jīng)活動(dòng)動(dòng)態(tài)調(diào)節(jié)，這種突觸傳遞效率變化的特性稱為突觸可塑性，主要包括長時(shí)程增強(qiáng) (LTP, Long Term Potentiation)禾口長時(shí)程抑制(LTD, Long Term Depression)。如果前一神經(jīng)元的興奮能夠激起后一神經(jīng)元的興奮，就發(fā)生LTP過程，LTP使突觸傳遞信息的效率增強(qiáng)，兩神經(jīng)元之間的連接更緊密，突觸前膜與突觸后膜之間的電導(dǎo)更大；反之，如果前一神經(jīng)元的興奮不能夠激起后一神經(jīng)元的興奮，就發(fā)生LTD過程，LTD使突觸傳遞信息的效率減小，突觸前膜與突觸后膜之間的電導(dǎo)變小。突觸可塑性實(shí)現(xiàn)了神經(jīng)網(wǎng)絡(luò)的自我學(xué)習(xí)功能。神經(jīng)網(wǎng)絡(luò)電路正是通過電路的方式模擬人腦神經(jīng)網(wǎng)絡(luò)來實(shí)現(xiàn)類似于人腦的記憶和自我學(xué)習(xí)功能，而本電路設(shè)計(jì)的脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路則是用于模擬實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)電路中神經(jīng)元間突觸的可塑性。
由于本電路是基于脈沖時(shí)序活動(dòng)依賴可塑性規(guī)則(STDP，Spike Timing Dependent Plasticity)來實(shí)現(xiàn)對(duì)突觸可塑性的模擬，因此，在介紹脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路之前，先對(duì)STDP規(guī)則做一說明。脈沖時(shí)序活動(dòng)依賴可塑性規(guī)則是一種被廣泛接受的神經(jīng)網(wǎng)絡(luò)學(xué)習(xí)規(guī)則，用于描述突觸可塑性規(guī)則。根據(jù)脈沖時(shí)序活動(dòng)依賴可塑性規(guī)則，神經(jīng)網(wǎng)絡(luò)中神經(jīng)元間的聯(lián)系強(qiáng)度(相當(dāng)于人腦中的突觸傳遞效率)是可以變化的，即具有權(quán)值可塑性，聯(lián)系強(qiáng)度的變化通過兩種效應(yīng)來實(shí)現(xiàn)，一種是長時(shí)程增強(qiáng)效應(yīng)(LTP，Long Term Potentiation)，另一種是長時(shí)程抑制效應(yīng)(LTD，Long Term D印ression)。兩個(gè)神經(jīng)元之間的聯(lián)系強(qiáng)度是發(fā)生長時(shí)程增強(qiáng)效應(yīng)還是發(fā)生長時(shí)程抑制效應(yīng)，取決于前后兩個(gè)神經(jīng)元之間的沖動(dòng)的發(fā)放順序，若前神經(jīng)元比后神經(jīng)元更早發(fā)放，發(fā)生長時(shí)程增強(qiáng)效應(yīng)，兩神經(jīng)間的聯(lián)系強(qiáng)度增強(qiáng)；若后神經(jīng)元比前神經(jīng)元更早發(fā)放，則發(fā)生長時(shí)程抑制效應(yīng)，兩神經(jīng)元間的聯(lián)系強(qiáng)度減弱。同時(shí)，聯(lián)系強(qiáng)度的變化量又決定于兩神經(jīng)元發(fā)放時(shí)間差，即相鄰兩神經(jīng)元間發(fā)放的同時(shí)性，兩神經(jīng)元發(fā)放的時(shí)間差越小，聯(lián)系強(qiáng)度變化量越大，反之，當(dāng)兩神經(jīng)元發(fā)放的時(shí)間差很大時(shí)，其間的聯(lián)系強(qiáng)度幾乎不受影響，將聯(lián)系強(qiáng)度變化量可以忽略的時(shí)間差值定義為STDP時(shí)間窗口。圖2示出了 STDP脈沖活動(dòng)時(shí)序依賴可塑性規(guī)則曲線。目前，基于STDP學(xué)習(xí)規(guī)則的權(quán)值調(diào)整電路結(jié)構(gòu)大多都是針對(duì)用MOS電路模擬突觸來設(shè)計(jì)的，這種電路結(jié)構(gòu)復(fù)雜，集成度低。近年來，有人提出了一種新型的電子突觸結(jié)構(gòu)，即用阻變存儲(chǔ)器來模擬突觸，這種突觸結(jié)構(gòu)簡單，是一種類似于電容的MIM層疊結(jié)構(gòu)，便于大規(guī)模集成，而且功耗低，但是，目前專門針對(duì)阻變存儲(chǔ)器模擬突觸的基于STDP學(xué)習(xí)規(guī)則的具體權(quán)值調(diào)整電路還較少。本發(fā)明提出的脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路可以用于對(duì)阻變存儲(chǔ)器模擬的電子突觸進(jìn)行STDP權(quán)值調(diào)整操作，整體電路結(jié)構(gòu)簡單，可以很方便地實(shí)現(xiàn)權(quán)值調(diào)離
iF. ο

發(fā)明內(nèi)容
本發(fā)明是為了解決對(duì)具有類似于阻變存儲(chǔ)器性質(zhì)的電子突觸進(jìn)行基于STDP學(xué)習(xí)規(guī)則的權(quán)值調(diào)整，提出的一種脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路。本發(fā)明的技術(shù)方案是一種脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路，如圖3所示，該電路由脈沖時(shí)序轉(zhuǎn)換邏輯和控制開關(guān)組成。脈沖時(shí)序活動(dòng)轉(zhuǎn)換邏輯接收突觸前神經(jīng)元輸出信號(hào)(PRE) 和突觸后神經(jīng)元輸出信號(hào)(POST)，處理之后產(chǎn)生長時(shí)程增強(qiáng)信號(hào)(LTP)、長時(shí)程抑制信號(hào) (LTD)或傳輸控制信號(hào)(TR)，這三個(gè)信號(hào)輸出給控制開關(guān)；控制開關(guān)接有對(duì)阻變突觸的寫操作電壓(Vw)和讀操作電壓(V,)，在TR和LTP、LTD信號(hào)的控制下產(chǎn)生傳遞信息輸出(OUT) 或輸出適當(dāng)?shù)碾妷旱絍wl和Vw2，Vwl和Vw2分別為加到阻變突觸兩端的電壓。脈沖時(shí)序轉(zhuǎn)換邏輯包括輸入脈沖狀態(tài)寄存器、脈沖發(fā)生電路、復(fù)位邏輯和輸出邏輯，如圖4所示。輸入脈沖狀態(tài)寄存器包括兩個(gè)輸入端和與其相連的狀態(tài)寄存器，用于接收時(shí)序活動(dòng)性轉(zhuǎn)換的兩個(gè)脈沖信號(hào)(PRE和POST)，寄存器由可復(fù)位的D觸發(fā)器實(shí)現(xiàn)，初始時(shí)寄存器輸出為0，當(dāng)接收到輸入脈沖時(shí)輸出變?yōu)?，復(fù)位端接收到高電平時(shí)復(fù)位為0 ；脈沖發(fā)生電路由一個(gè)微分電路組成(如圖5B所示)，在輸入脈沖狀態(tài)寄存器接收到一對(duì)脈沖中的第一個(gè)脈沖時(shí)，產(chǎn)生一個(gè)單脈沖，脈沖寬度可通過電阻R、電容C值進(jìn)行調(diào)整(如圖5B)；復(fù)位邏輯用于監(jiān)視電路狀態(tài)，由三個(gè)與非門⑴6 U8)和一個(gè)反相器(U9)組成，在兩種情況下輸出高電平，對(duì)輸入脈沖狀態(tài)寄存器進(jìn)行復(fù)位操作第一種情況，在脈沖發(fā)生電路輸出的一個(gè)脈沖時(shí)間內(nèi)輸入脈沖狀態(tài)寄存器兩個(gè)輸入端都接收到脈沖時(shí)，即圖4中A、B同時(shí)為高電平時(shí)，第二種情況，在脈沖發(fā)生電路輸出的一個(gè)脈沖結(jié)束時(shí)輸入脈沖狀態(tài)寄存器輸入端未接收到第二個(gè)脈沖，即圖4中D為高電平而C為低電平時(shí)；輸出邏輯由一個(gè)SR鎖存器和附加的邏輯門(Ul U5)組成，SR鎖存器鎖存輸入脈沖時(shí)序關(guān)系，根據(jù)脈沖發(fā)生電路的狀態(tài)決定輸出LTP信號(hào)還是LTD信號(hào)，并按照輸入脈沖時(shí)序活動(dòng)性關(guān)系決定LTP/LTD信號(hào)的持續(xù)時(shí)間。當(dāng)PRE先接收到信號(hào)時(shí)，A為高電平，F(xiàn)為低電平，SR鎖存器進(jìn)行置位操作，I為高電平、H為低電平，通過或非門Ul和U2允許LTP輸出，而禁止LTD輸出，相反，如果POST 先接收到信號(hào)，B為高電平，G為低電平，SR鎖存器進(jìn)行復(fù)位操作，I為低電平、H為高電平， 通過或非門Ul和U2允許LTD輸出，而禁止LTP輸出；同或門U3接收脈沖發(fā)生電路輸入端 (C)和輸出端⑶的信號(hào)，C端的低電平觸發(fā)D端的低電平脈沖，此時(shí)C、D狀態(tài)相同，同或門輸出高電平，LTP、LTD都輸出低電平，直到輸入脈沖狀態(tài)寄存器接收到第二個(gè)脈沖時(shí)，復(fù)位邏輯工作，使A、B復(fù)位為低電平，C恢復(fù)為高電平，此時(shí)若脈沖發(fā)生電路輸出的單脈沖時(shí)間還未結(jié)束(即D仍為低電平)，則同或門輸出E為低電平，LTP和LTD中被SR鎖存器允許輸出的一端輸出高電平，若單脈沖時(shí)間已結(jié)束(即D已恢復(fù)為高電平)，則同或門仍輸出高電平，LTP和LTD仍輸出低電平?？刂崎_關(guān)如圖6所示，包括6個(gè)MOS管構(gòu)成的開關(guān)，這六個(gè) MOS開關(guān)每兩個(gè)一組，控制3個(gè)開關(guān)通道，這3組開關(guān)分別由脈沖時(shí)序轉(zhuǎn)換邏輯輸出的LTP/ LTD信號(hào)和TR信號(hào)控制，用于在不同的輸入組合下進(jìn)行不同的操作，其中，Ml和M2 —組，由 LTP信號(hào)控制，將寫操作電壓Vw正向從Vwl和Vw2輸出，M3和M4 —組，由LTD信號(hào)控制，將寫操作電壓Vw反向從Vwl和Vw2輸出，M5和M6 —組，由TR信號(hào)控制，將讀操作電壓\通過阻變突觸從OUT輸出。
輸入脈沖狀態(tài)寄存器實(shí)現(xiàn)對(duì)兩輸入脈沖(PRE和POST)狀態(tài)進(jìn)行檢測和存儲(chǔ)，其輸出連接到脈沖時(shí)序活動(dòng)轉(zhuǎn)換邏輯中的其他部分；脈沖發(fā)生電路根據(jù)輸入脈沖狀態(tài)寄存器的狀態(tài)，在一定條件下輸出一個(gè)單脈沖，該輸出同時(shí)連接到輸出邏輯和復(fù)位邏輯上；輸出邏輯根據(jù)輸入脈沖狀態(tài)寄存器和脈沖發(fā)生電路的狀態(tài)，輸出LTP信號(hào)和LTD信號(hào)；復(fù)位邏輯接收輸入脈沖狀態(tài)寄存器和脈沖發(fā)生電路的輸出，根據(jù)其狀態(tài)決定是否輸出復(fù)位信號(hào)，對(duì)輸入脈沖狀態(tài)寄存器進(jìn)行復(fù)位。脈沖時(shí)序活動(dòng)轉(zhuǎn)換邏輯的輸出TR、LTP和LTD連接到控制開關(guān)， 在LTP輸出期間，Vw正向從Vwl和Vw2輸出，在LTD輸出期間，Vw反向從Vwl和Vw2輸出，在TR 輸出期間，Vr通過阻變突觸從OUT輸出。
上述脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路，可以根據(jù)兩個(gè)輸入脈沖之間的時(shí)間關(guān)系，產(chǎn)生特定的輸出狀態(tài)。在一個(gè)STDP時(shí)間窗口內(nèi)，兩輸入端PRE和POST，當(dāng)PRE端接收到的脈沖早于POST端接收到的脈沖時(shí)，輸出邏輯輸出LTP信號(hào)，與此同時(shí)，LTD信號(hào)保持為零；當(dāng)PRE 端接收到的脈沖晚于POST端接收到的脈沖時(shí)，輸出邏輯輸出LTD信號(hào)，與此同時(shí)，LTP信號(hào)保持為零。當(dāng)在一個(gè)STDP時(shí)間窗口內(nèi)，PRE輸入端和POST輸入端中只有一個(gè)輸入端接收到脈沖時(shí)，LTP信號(hào)和LTD信號(hào)都保持為零。所述輸出LTP信號(hào)和LTD信號(hào)的時(shí)間長度取決于PRE輸入端和POST輸入端接收到的脈沖信號(hào)時(shí)間差，兩輸入脈沖時(shí)間差越小，輸出LTP/ LTD信號(hào)的持續(xù)時(shí)間越長。
本發(fā)明提供了一種可以用于對(duì)阻變存儲(chǔ)器模擬的電子突觸進(jìn)行STDP權(quán)值調(diào)整操作的電路，實(shí)現(xiàn)以電路的方式模擬人腦神經(jīng)網(wǎng)絡(luò)的記憶和自我學(xué)習(xí)功能。


圖1(a)為兩個(gè)神經(jīng)元的連接示意圖，(b)為突觸的結(jié)構(gòu)示意圖。
圖2為STDP學(xué)習(xí)規(guī)則曲線。
圖3A為本發(fā)明中用于實(shí)現(xiàn)STDP學(xué)習(xí)機(jī)制的一種脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路結(jié)構(gòu)框圖。
圖;3B為圖3A所示脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路的封裝電路圖。圖4為本發(fā)明中脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路中的脈沖時(shí)序活動(dòng)轉(zhuǎn)換邏輯電路結(jié)構(gòu)示意圖。圖5A為脈沖時(shí)序活動(dòng)轉(zhuǎn)換邏輯電路中D觸發(fā)器的邏輯結(jié)構(gòu)圖。圖5B為脈沖時(shí)序活動(dòng)轉(zhuǎn)換邏輯電路中脈沖發(fā)生電路的電路結(jié)構(gòu)示意圖。圖6為脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路中的控制開關(guān)電路連接圖。圖7為本發(fā)明所示脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路在神經(jīng)網(wǎng)絡(luò)應(yīng)用中與阻變存儲(chǔ)器突觸及前后神經(jīng)元之間的連接示意圖。圖8為本發(fā)明中脈沖發(fā)生電路的仿真波形圖。圖9為本發(fā)明中脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路的仿真波形圖。
具體實(shí)施例方式下面結(jié)合附圖和具體的實(shí)例，對(duì)本發(fā)明的具體實(shí)施方式
做進(jìn)一步的詳細(xì)描述。如圖3A所示，為脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路的結(jié)構(gòu)框圖，圖:3B所示為該電路的整體封裝結(jié)構(gòu)示意圖。該脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路中PRE和POST為兩個(gè)輸入端，用于接收要進(jìn)行脈沖時(shí)序活動(dòng)性轉(zhuǎn)換的兩個(gè)脈沖信號(hào)(用做突觸權(quán)值調(diào)整電路時(shí)為突觸前神經(jīng)元和突觸后神經(jīng)元發(fā)放的脈沖信號(hào))；VW和t向脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路提供操作電壓(用做突觸權(quán)值調(diào)整電路時(shí)用來做阻變存儲(chǔ)器的寫操作電壓和信號(hào)傳遞時(shí)對(duì)權(quán)值的讀操作電壓)。如圖3A所示，脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路由脈沖時(shí)序活動(dòng)轉(zhuǎn)換邏輯和控制開關(guān)兩部分構(gòu)成，脈沖時(shí)序活動(dòng)轉(zhuǎn)換邏輯接收PRE脈沖(可以為突觸前神經(jīng)元刺激信號(hào))，通過TR 控制信號(hào)將其傳遞出去，并根據(jù)POST端(可以為突觸后神經(jīng)元)的響應(yīng)，按照脈沖活動(dòng)時(shí)序依賴可塑性(STDP)學(xué)習(xí)規(guī)則，輸出長時(shí)程增強(qiáng)(LTP)信號(hào)或長時(shí)程抑制(LTD)信號(hào)。脈沖時(shí)序活動(dòng)轉(zhuǎn)換邏輯產(chǎn)生的TR、LTP、LTD信號(hào)輸出到控制開關(guān)，用于控制外電路的操作(如對(duì)電子突觸上的阻變存儲(chǔ)單元進(jìn)行讀寫操作)。圖2示出了 STDP學(xué)習(xí)規(guī)則曲線。在突觸權(quán)值調(diào)整應(yīng)用中，根據(jù)STDP學(xué)習(xí)規(guī)則， 突觸權(quán)值的調(diào)整是由突觸前神經(jīng)元和突觸后神經(jīng)元發(fā)放脈沖的時(shí)間關(guān)系來決定的。由圖2 可以看出，當(dāng)突觸前神經(jīng)元發(fā)放的脈沖早于突觸后神經(jīng)元發(fā)放的脈沖，即At = tti-tJ=> 0時(shí)，突觸權(quán)值增大，此時(shí)發(fā)生長時(shí)程增強(qiáng)效應(yīng)(LTP)；當(dāng)突觸前神經(jīng)元發(fā)放的脈沖晚于突觸后神經(jīng)元發(fā)放的脈沖，即At = tti-tJ=< 0時(shí)，突觸權(quán)值減小，此時(shí)發(fā)生長時(shí)程抑制效應(yīng) (LTD)。另外，圖2還顯示了當(dāng)I At|越小時(shí)，突觸權(quán)值調(diào)整越大，而當(dāng)I At|很大時(shí)，突觸權(quán)值調(diào)整幾乎為0，這就定義了一個(gè)時(shí)間窗口，稱為STDP時(shí)間窗口，當(dāng)突觸一端接收到一個(gè)脈沖后，突觸另一端只有在STDP時(shí)間窗口內(nèi)接收到另一個(gè)脈沖，突觸權(quán)值才會(huì)發(fā)生改變。脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路可以實(shí)現(xiàn)STDP學(xué)習(xí)規(guī)則的相關(guān)操作。圖4所示為脈沖時(shí)序活動(dòng)轉(zhuǎn)換邏輯的具體結(jié)構(gòu)。PRE端口和POST端口分別接收突觸前神經(jīng)元和突觸后神經(jīng)元發(fā)出的信號(hào)，并將狀態(tài)鎖存入兩個(gè)D觸發(fā)器。若PRE先接收到信號(hào)，TR信號(hào)變?yōu)楦唠娖揭栽试S突觸前神經(jīng)元發(fā)送的信號(hào)傳遞到突觸后神經(jīng)元，并同時(shí)檢測突觸后神經(jīng)元的反應(yīng) (POST)。PRE和POST中任意一個(gè)信號(hào)都將觸發(fā)脈沖發(fā)生電路產(chǎn)生一個(gè)脈沖，這個(gè)脈沖就定義了一個(gè)STDP時(shí)間窗口，在該時(shí)間窗口內(nèi)等待另一個(gè)信號(hào)的到來，根據(jù)兩個(gè)信號(hào)之間的時(shí)間差和兩個(gè)信號(hào)到來的先后關(guān)系，輸出具有一定時(shí)間長度的LTP信號(hào)或LTD信號(hào)，該信號(hào)滿足STDP學(xué)習(xí)規(guī)則。圖5A和圖5B分別為脈沖時(shí)序活動(dòng)轉(zhuǎn)換邏輯中可復(fù)位D觸發(fā)器和脈沖發(fā)生電路的結(jié)構(gòu)圖。在圖5B中，STDP時(shí)間窗口長度由電阻R和電容C的值決定，其關(guān)系為
tw ^ 0. 7RC(1)
其中，tw為STDP時(shí)間窗口長度。
圖6所示為為控制開關(guān)的具體電路結(jié)構(gòu)。LTP信號(hào)、LTD信號(hào)和TR信號(hào)分別通過三組由MOS管組成的開關(guān)將不同的電壓加到電子突觸兩端。LTP信號(hào)通過Ml和M2將寫電壓Vw正向加到電子突觸上，增大電子突觸中阻變存儲(chǔ)單元的電導(dǎo)，提高突觸權(quán)值，實(shí)現(xiàn)LTP 效應(yīng)；LTD信號(hào)通過M3和M4將寫電壓Vw反向加到電子突觸上，減小電子突觸中阻變存儲(chǔ)單元的電導(dǎo)，降低突觸權(quán)值，實(shí)現(xiàn)LTD效應(yīng)；TR信號(hào)通過M5和M6將讀電壓\加到電子突觸前端，并將電子突觸后端的電壓輸出到突觸后神經(jīng)元的輸入端，實(shí)現(xiàn)信息傳遞過程。根據(jù)阻變存儲(chǔ)器的特性，LTP信號(hào)和LTD信號(hào)所加的時(shí)間越長，電導(dǎo)變化越大，通過控制LTP脈沖和 LTD脈沖的寬度，實(shí)現(xiàn)對(duì)電導(dǎo)變化量的控制。
圖7是脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路用于突觸權(quán)值調(diào)整時(shí)與神經(jīng)元和突觸的連接圖。 突觸前神經(jīng)元的輸出連接到脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路的PRE輸入端，突觸后神經(jīng)元的輸出連接到脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路的POST輸入端。當(dāng)突觸前神經(jīng)元興奮時(shí)，其產(chǎn)生的興奮信號(hào)從軸突(OUTl)傳送到脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路，脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路接收到信號(hào)后通過內(nèi)部的TR信號(hào)將該信號(hào)通過突觸傳遞給突觸后神經(jīng)元的樹突或胞體(IN2)，若突觸后神經(jīng)元接受刺激后產(chǎn)生興奮，將從軸突(OUD)輸出信號(hào)到脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路，脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路根據(jù)兩神經(jīng)元輸出信號(hào)到達(dá)的時(shí)間差，從Vwl和Vw2輸出相應(yīng)寬度的正向脈沖加到阻變突觸上，使突觸電導(dǎo)增大，兩神經(jīng)元間的權(quán)值(聯(lián)系強(qiáng)度)增強(qiáng)。另一種情況下，若突觸后神經(jīng)元產(chǎn)生的興奮不是由圖中的突觸前神經(jīng)元刺激產(chǎn)生，而是由其它神經(jīng)元刺激產(chǎn)生，這種情況下，突觸后神經(jīng)元產(chǎn)生的興奮將早于圖中突觸前神經(jīng)元產(chǎn)生的興奮，脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路根據(jù)其到達(dá)時(shí)間，從Vwl和Vw2輸出相應(yīng)寬度的反向脈沖加到阻變突觸上，使突觸電導(dǎo)減小，兩神經(jīng)元間的權(quán)值(聯(lián)系強(qiáng)度)減弱。
圖8和圖9示出了電路的仿真結(jié)果。
圖8所示為脈沖發(fā)生電路的輸出波形。該脈沖發(fā)生電路輸入輸出均為低電平有效，當(dāng)輸入Trig信號(hào)輸入一個(gè)下降沿時(shí)即觸發(fā)一個(gè)輸出脈沖，脈沖寬度由式1示出。在此實(shí)施例中，輸出脈沖寬度為11. ^ms。
圖9為脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路的整體仿真結(jié)果。圖中OUTl和0UT2分別為突觸前神經(jīng)元和突觸后神經(jīng)元的輸出脈沖，LTP、LTD和TR分別為長時(shí)增強(qiáng)、長時(shí)抑制和信息傳遞控制信號(hào)，VR為阻變突觸兩端的電壓，VOUT為突觸后神經(jīng)元輸入端波形。
根據(jù)STDP學(xué)習(xí)規(guī)則，脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路在同一個(gè)STDP時(shí)間窗口中對(duì)一對(duì)脈沖進(jìn)行檢測，并根據(jù)脈沖對(duì)的時(shí)間差輸出不同的LTP和LTD信號(hào)。圖9中，在時(shí)間IOms 處，脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路接收到一對(duì)脈沖，這對(duì)脈沖中，來自突觸前神經(jīng)元的脈沖早于來自突觸后神經(jīng)元的脈沖，兩脈沖時(shí)間差為lms，即At = 1ms，此時(shí)，LTP輸出10. ^ms的權(quán)值調(diào)整脈沖，突觸兩端的電壓差(VR)為+600mV ；在時(shí)間30ms處，脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路接收到第二對(duì)脈沖，這對(duì)脈沖中，來自突觸前神經(jīng)元的脈沖早于來自突觸后神經(jīng)元的脈沖， 兩脈沖時(shí)間差為10ms，即At = 10ms，此時(shí)，LTP輸出1. 249ms的權(quán)值調(diào)整脈沖，突觸兩端的電壓差(VR)為+600mV ；在時(shí)間50ms處，脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路接收到第三對(duì)脈沖，這對(duì)脈沖中，來自突觸后神經(jīng)元的脈沖早于來自突觸前神經(jīng)元的脈沖，兩脈沖時(shí)間差為1ms，即 At = -1ms，此時(shí)，LTD輸出10. 29ms的權(quán)值調(diào)整脈沖，突觸兩端的電壓差(VR)為-600mV ； 在時(shí)間70ms處，脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路接收到第四對(duì)脈沖，這對(duì)脈沖中，來自突觸后神經(jīng)元的脈沖早于來自突觸前神經(jīng)元的脈沖，兩脈沖時(shí)間差為10ms，S卩At = -10ms，此時(shí)， LTD輸出1. 25ms的權(quán)值調(diào)整脈沖，突觸兩端的電壓差(VR)為_600mV ；在時(shí)間90ms處，脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路只接收到一個(gè)脈沖，在這個(gè)脈沖到來后的一個(gè)STDP時(shí)間窗口內(nèi)沒有接收到第二個(gè)脈沖，此時(shí)，LTP和LTD都未輸出權(quán)值調(diào)整脈沖。從圖中還可以看出，在接收到PRE信號(hào)之后，接收到POST信號(hào)之前，TR輸出傳輸控制信號(hào)，將V,加到突觸上并輸出給突觸后神經(jīng)元，此時(shí)，突觸兩端的電壓差(VR)為50mV。
從仿真結(jié)果可以看出，脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路可以根據(jù)一個(gè)STDP時(shí)間窗口內(nèi) OUTl和0UT2的輸出順序決定輸出LTP信號(hào)還是LTD信號(hào)當(dāng)OUTl輸出的脈沖比0UT2輸出的脈沖早，輸出LTP信號(hào)，使突觸產(chǎn)生長時(shí)增強(qiáng)，如圖中IOms處和30ms處的兩對(duì)脈沖；當(dāng) OUTl輸出的脈沖比0UT2輸出的脈沖晚，輸出LTD信號(hào)，使突觸產(chǎn)生長時(shí)抑制，如圖中50ms 處和70ms處的兩對(duì)脈沖。同時(shí)，脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路可以根據(jù)一個(gè)STDP時(shí)間窗口內(nèi)一對(duì)脈沖間的時(shí)間差，調(diào)整輸出LTP和LTD信號(hào)的持續(xù)時(shí)間，如圖中At= 士 Ims時(shí)輸出的 LTP/LTD脈沖長度大于Δ t = 士 IOms時(shí)輸出的LTP/LTD脈沖長度。
最后應(yīng)說明的是本發(fā)明不僅適用于電子突觸權(quán)值調(diào)整電路，也可以用于其他具有類似STDP功能的應(yīng)用中。本發(fā)明提出了具體方案和仿真驗(yàn)證，因此只要不脫離本發(fā)明中的實(shí)施思想，都屬于本發(fā)明的權(quán)利要求范圍以內(nèi)。
權(quán)利要求
1.一種脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路，其特征在于；該電路由脈沖時(shí)序轉(zhuǎn)換邏輯和控制開關(guān)組成，脈沖時(shí)序活動(dòng)轉(zhuǎn)換邏輯接收突觸前神經(jīng)元輸出信號(hào)(PRE)和突觸后神經(jīng)元輸出信號(hào)(POST)，處理之后產(chǎn)生長時(shí)程增強(qiáng)信號(hào)(LTP)、長時(shí)程抑制信號(hào)(LTD)或傳輸控制信號(hào) (TR)，這三個(gè)信號(hào)輸出給控制開關(guān)；控制開關(guān)接有對(duì)阻變突觸的寫操作電壓(Vw)和讀操作電壓(V》，在TR和LTP、LTD信號(hào)的控制下產(chǎn)生傳遞信息輸出(OUT)或輸出適當(dāng)?shù)碾妷旱?Vwl和Vw2，Vwl和Vw2分別為加到阻變突觸兩端的電壓。
2.根據(jù)權(quán)利要求1所述的脈沖時(shí)序轉(zhuǎn)換邏輯，其特征在于；該電路包括輸入脈沖狀態(tài)寄存器、脈沖發(fā)生電路、復(fù)位邏輯和輸出邏輯，所述輸入脈沖狀態(tài)寄存器包括兩個(gè)輸入端和與其相連的狀態(tài)寄存器，用于接收時(shí)序活動(dòng)性轉(zhuǎn)換的兩個(gè)脈沖信號(hào)(PRE和POST)，狀態(tài)寄存器由可復(fù)位的D觸發(fā)器實(shí)現(xiàn)；所述脈沖發(fā)生電路由一個(gè)微分電路組成，在輸入脈沖狀態(tài)寄存器接收到一對(duì)脈沖中的第一個(gè)脈沖時(shí)，產(chǎn)生一個(gè)單脈沖，脈沖寬度可通過其中的電阻 (R)、電容(C)值進(jìn)行調(diào)整；所述復(fù)位邏輯由三個(gè)與非門⑴6 U8)和一個(gè)反相器(U9)組成，用于監(jiān)視電路狀態(tài)；所述輸出邏輯由一個(gè)SR鎖存器和附加的邏輯門(Ul U5)構(gòu)成，輸出邏輯根據(jù)輸入脈沖狀態(tài)寄存器的狀態(tài)和脈沖發(fā)生電路的輸出狀態(tài)決定輸出LTP信號(hào)還是LTD信號(hào)，并根據(jù)輸入脈沖時(shí)序活動(dòng)性關(guān)系決定LTP/LTD信號(hào)的持續(xù)時(shí)間。
3.根據(jù)權(quán)利要求2所述的脈沖時(shí)序轉(zhuǎn)換邏輯，其特征在于，該電路中復(fù)位邏輯用于監(jiān)視電路狀態(tài)，在下面兩種情況下對(duì)輸入脈沖狀態(tài)寄存器進(jìn)行復(fù)位操作第一種情況，在脈沖發(fā)生電路輸出的一個(gè)脈沖時(shí)間內(nèi)，輸入脈沖狀態(tài)寄存器兩個(gè)輸入端都接收到脈沖時(shí)；第二種情況，在脈沖發(fā)生電路輸出的一個(gè)脈沖結(jié)束時(shí)，只有一個(gè)輸入脈沖狀態(tài)寄存器輸入端接收到脈沖時(shí)。
4.根據(jù)權(quán)利要求1所述的脈沖時(shí)序活動(dòng)性轉(zhuǎn)換電路，其特征在于；該電路中控制開關(guān)由6個(gè)MOS管構(gòu)成，這6個(gè)MOS開關(guān)每兩個(gè)一組，控制3個(gè)開關(guān)通道，這3組開關(guān)分別由脈沖時(shí)序轉(zhuǎn)換邏輯輸出的LTP/LTD信號(hào)和TR信號(hào)控制，用于在不同的輸入組合狀態(tài)下進(jìn)行不同的操作。
5.根據(jù)權(quán)利要求4所述的控制開關(guān)，其特征在于；控制開關(guān)中的6個(gè)MOS開關(guān)，其中；Ml 和M2 —組，由LTP信號(hào)控制，將寫操作電壓Vw正向從Vwl和Vw2輸出；M3和M4 —組，由LTD 信號(hào)控制，將寫操作電壓Vw反向從Vwl和Vw2輸出；M5和M6 —組，由TR信號(hào)控制，將讀操作電壓\通過阻變突觸從OUT輸出。
全文摘要
本發(fā)明的電路涉及集成電路和生物學(xué)中神精網(wǎng)絡(luò)中神精元間聯(lián)糸原理，電路由脈沖時(shí)序活動(dòng)轉(zhuǎn)換邏輯和控制開關(guān)組成，轉(zhuǎn)換邏輯接收信號(hào)(PRE)、信號(hào)(POST)，處理之后產(chǎn)生增強(qiáng)信號(hào)(LTP)、抑制信號(hào)(LTD)或傳輸控制信號(hào)(TR)，這三個(gè)信號(hào)輸出給控制開關(guān)；控制開關(guān)接有對(duì)阻變突觸的寫操作電壓(Vw)和讀操作電壓(Vr)，在TR和LTP、LTD信號(hào)的控制下產(chǎn)生傳遞信息輸出(OUT)或輸出適當(dāng)?shù)碾妷旱絍w1和Vw2，Vw1和Vw2分別為加到阻變突觸兩端的電壓。本發(fā)明提供了一種能夠按照STDP規(guī)則將脈沖時(shí)序活動(dòng)關(guān)系轉(zhuǎn)換為相應(yīng)LTP、LTD脈沖輸出的轉(zhuǎn)換電路，實(shí)現(xiàn)STDP模型的功能，可方便地應(yīng)用于神經(jīng)網(wǎng)絡(luò)、電子突觸權(quán)值調(diào)整等電路中。
文檔編號(hào)G11C11/4193GK102496385SQ20111044035
公開日2012年6月13日 申請日期2011年12月26日 優(yōu)先權(quán)日2011年12月26日
發(fā)明者于奇, 劉洋, 吳洪天, 胡紹剛 申請人:電子科技大學(xué)