專利名稱：一種單端位線的低擺幅預充電電路的制作方法
技術領域：
本發(fā)明涉及集成電路技術，尤其涉及一種單端位線的低擺幅預充電電路。
背景技術：
圖1為現有技術的單端位線讀出電路原理圖。圖中PRE信號表示對位線BL進行預充電操作的信號?！?”和“1”表示存儲器內核單元中存儲的數據，其中“0”表示存儲的二進制數據為0，“1”表示存儲的二進制數據為1?！?”和“1”在物理上的實際電壓值分別對應于接地和接電源電壓。在圖1中，假設位線上共連接了 N個內核單元，其中WL表示字線， 而WLX表示第X個內核單元讀出邏輯的字線。Il表示敏感放大器，在單端位線結構中一般由非門充當敏感放大器。現有技術的單端位線電路在讀出數據時，首先要對位線BL進行預充電操作，即在 PRE信號有效的時間里，通過PMOS晶體管Pl對位線BL進行充電，充電結束后位線BL的電平到達電源電壓。其次當字線信號有效時，假設此時有效的字線信號為WLX，第X個內核單元存儲的數據為“ 1 ”，則位線經過NMOS管NXa和NMOS管NXb放電，最后由敏感放大器I 1 檢測位線BL電平變化，輸出數據“1”，從而得到存儲在第X個內核單元中數據結果。反之， 若存儲在內核單元的數據為“0”，位線BL則不會通過NMOS管NXa和NMOS管NXb放電，敏感放大器I 1輸出數據“0”。在整個位線的讀出過程中，位線的電壓擺幅為全擺幅，特別在位線上連接內核單元數目N較大的情況下，整體位線的充電放電速度將會變慢，而且功耗消耗更大。目前，許多降低位線擺幅的技術都是通過額外的片內電壓來實現的。Half-swing Pulse-mode Techniques便是一種利用額外電壓實現脈沖擺幅為全擺幅一半的技術。該技術能夠產生原擺幅一半的脈沖，從而能夠大大降低存儲芯片整體的功耗，但片內如何產生穩(wěn)定的額外電壓確引入了芯片設計的一個問題。另外，當位線擺幅降低的時候，同時也引入了另一個問題，即敏感放大器的設計問題?，F有技術中的單端位線讀出技術中大部分采用反相器實現敏感放大器的功能，因為單端位線相對于差分結構的敏感放大器在單端結構中需要額外的參考電壓才能正常工作，增加了設計的復雜度。對于全擺幅結構，敏感放大器要完成的功能不僅僅是敏感放大，還包括電平轉換的任務。由此普通的反相器則無法繼續(xù)充當敏感放大器。圖2為現有技術另一種單端位線讀出電路原理圖。該設計方案通過在預充電過程中對位線BL電平進行控制從而實現整體的低擺幅技術。如圖2所示的電路工作原理如下 首先，假設位線BL的電平為低電平，此時當PRE信號有效的時候，由PMOS晶體管P2和NMOS 晶體管N2構成的反相器電路開始工作，由于其輸入信號位線BL上的電壓值為0，則PMOS晶體管P2導通，并輸出電壓為高，則NMOS晶體管m處于導通狀態(tài)，從而在PRE信號的控制下， PMOS晶體管Pl開始對位線BL進行充電，當位線BL電壓開始升高的時候，反相器電路的輸出電壓開始下降，從而當位線BL電壓超過一定閾值后，NMOS晶體管N2導通輸出電壓為低， 從而關斷NMOS晶體管Ni，此時位線BL被停止充電。一般情況下P2和N2構成的反相器的閾值電壓為電源電壓的一半，即當輸入電壓超過閾值電壓后反相器才會改變狀態(tài)，即在理想情況下位線BL的電平能夠達到電源電壓的一半，從而實現了半擺幅的操作，但由于反相器的非理想特性，其次還有NMOS晶體管m的使用，位線BL在這里不能夠被充電到電源電壓的一半，通常較低于電源電壓的一半。在實際應用中，當PRE脈沖信號時間過長時，將會導致反相器中P2和N2都處于導通的狀態(tài)，使得反饋控制電路的功耗增加。

發(fā)明內容
本發(fā)明的目的在于提供一種能夠降低單端位線擺幅的預充電電路，從而能夠極大的降低整體功耗。為了實現上述目的，本發(fā)明提供了一種單端位線的低擺幅預充電電路，該電路包括第一至第五N型MOS管m_N5，其中第一 N型MOS管附的源極和第二 N型MOS管N2的漏極連接，第一 N型MOS管附的漏極和第三N型MOS管N3的漏極連接于高電源電位，第一 N型MOS管附的柵極和第五N型MOS管N5的柵極連接控制信號VP，第二 N型MOS管N2的源極和第四N型MOS管N4的柵極連接位線信號RBL，第二 N型MOS管N2的柵極、第三N型 MOS管N3的源極和第四N型MOS管N4漏極連接于控制節(jié)點A，第三N型MOS管N3的柵極接入控制信號READ，第四N型MOS管N4的源極和第五N型MOS管N5的漏極連接，第五N型 MOS管N5的源極連接于低電源電位。本發(fā)明只需單電源供電，不需要片內其他的電壓或基準電壓，通過位線電平檢測的機制控制位線電平的變化，從而實現整體位線的低擺幅控制，能夠有效的降低了整體功
^^ ο


通過以下結合附圖以舉例方式對本發(fā)明的實施方式進行詳細描述后，本發(fā)明的其他特征、特點和優(yōu)點將會更加明顯。圖1為現有技術的單端位線讀出電路原理圖；圖2為現有技術另一種單端位線讀出電路原理圖；圖3為本發(fā)明一實施例的單端位線的低擺幅預充電電路；圖4為本發(fā)明另一實施例的單端位線的低擺幅預充電電路；圖5為本發(fā)明又一實施例的單端位線的低擺幅預充電電路；圖6為本發(fā)明再一實施例的單端位線的低擺幅預充電電路；圖7為本發(fā)明實施例的單端位線的低擺幅預充電電路的工作時序圖。
具體實施例方式圖3為本發(fā)明一實施例的單端位線的低擺幅預充電電路。如圖所示，該電路包括第一至第五N型MOS管m_N5，其中第一 N型MOS管附的源極和第二 N型MOS管N2的漏極連接，第一 N型MOS管m的漏極和第三N型MOS管N3的漏極連接于高電源電位，第一 N型 MOS管附的柵極和第五N型MOS管N5的柵極連接控制信號VP，第二 N型MOS管N2的源極和第四N型MOS管N4的柵極連接位線信號RBL，第二 N型MOS管N2的柵極、第三N型MOS 4管N3的源極和第四N型MOS管N4漏極連接于控制節(jié)點A，第三N型MOS管N3的柵極接入控制信號READ，第四N型MOS管N4的源極和第五N型MOS管N5的漏極連接，第五N型MOS 管N5的源極連接于低電源電位。以下結合圖7所示的預充電電路工作時序圖對圖3所示電路的工作原理進行闡述首先，當控制信號READ有效時，MOS管N3導通，反饋控制節(jié)點A被初始化到VDD-Vth， 即MOS管的閾值。接著，當充電脈沖控制信號VP有效時，MOS管N5和MOS管附導通，由于控制節(jié)點A的電壓為VDD-Vth，所以MOS管N2也處于導通狀態(tài)，在MOS管m和MOS管N2都處于導通狀態(tài)的情況下，開始向位線RBL充電。當位線RBL充電超過一定電壓后，即超過了 MOS管N4的閾值電壓后，MOS管N4將導通，此時的控制節(jié)點A開始通過MOS管N4和MOS管 N5進行放電，當控制節(jié)點A的電壓降低到MOS管的閾值后，MOS管N2處于截止狀態(tài)，整個充電過程將結束。圖4為本發(fā)明另一實施例的單端位線的低擺幅預充電電路。圖4與圖3的區(qū)別在于增加了第六N型MOS管N6，該第六N型MOS管N6的漏極、第一 N型MOS管m的源極和第二 N型MOS管N2的漏極連接于控制節(jié)點B，該第六N型MOS管N6的柵極連接控制信號 EVAL，該第六N型MOS管N6的源極連接于低電源電位。第六N型MOS管N6在控制信號EVAL有效時處于導通狀態(tài)，當整個充電過程結束后將控制節(jié)點B的電荷放盡，以便下次控制信號READ有效后，控制節(jié)點B可以經過第二 N 型MOS管N2向位線RBL充電。圖5為本發(fā)明又一實施例的單端位線的低擺幅預充電電路。圖5與圖3的區(qū)別在于改變了第四N型MOS管N4和第五N型MOS管N5的連接方式，將第四N型MOS管N4的漏極和第五N型MOS管N5的源極連接，將第四N型MOS管N4的源極連接于低電源電位，將第五N型MOS管N5的源極、第二 N型MOS管N2的柵極和第三N型MOS管N3的源極連接于控制節(jié)點A。以下結合圖7所示的工作時序圖對圖5所示電路的工作原理進行闡述首先，當控制信號READ有效時，MOS管N3導通，反饋控制節(jié)點A被初始化到VDD-Vth。接著，充電脈沖控制信號VP有效時，MOS管N5和MOS管附導通，由于控制節(jié)點A的電壓為VDD-Vth，所以 MOS管N2也處于導通狀態(tài)，在MOS管m和MOS管N2都處于導通狀態(tài)的情況下，開始向位線 RBL充電。當位線RBL充電超過一定電壓后，即超過了 MOS管N4的閾值電壓后，MOS管N4 將導通，此時的控制節(jié)點A開始通過MOS管N4和MOS管N5進行放電；當控制節(jié)點A的電壓降低到一定電壓后，MOS管N2處于截止狀態(tài)，整個充電過程將結束。圖6為本發(fā)明再一實施例的單端位線的低擺幅預充電電路。圖6所示的預充電電路與圖5的區(qū)別在于增加了第六N型MOS管N6，該第六N型MOS管N6的漏極、第一 N型MOS 管W的源極和第二 N型MOS管N2的漏極連接于控制節(jié)點B，該第六N型MOS管N6的柵極連接控制信號EVAL，該第六N型MOS管N6的源極連接于低電源電位。MOS管N6在控制信號EVAL有效時處于導通狀態(tài)，它在電路中的作用是在整個充電過程結束后將控制節(jié)點B的電荷放盡，以便下次控制信號READ有效后，控制節(jié)點B可以經過MOS管N2向位線RBL充電。顯而易見，在不偏離本發(fā)明的真實精神和范圍的前提下，在此描述的本發(fā)明可以有許多變化。因此，所有對于本領域技術人員來說顯而易見的改變，都應包括在本權利要求書所涵蓋的范圍之內。本發(fā)明所要求保護的范圍僅由所述的權利要求書進行限定。
權利要求
1.一種單端位線的低擺幅預充電電路，其特征在于包括第一至第五N型MOS管 (m-N5)，其中所述第一 N型MOS管(Ni)的源極和所述第二 N型MOS管(N2)的漏極連接，所述第一 N型MOS管(Ni)的漏極和所述第三N型MOS管(N3)的漏極連接于高電源電位，所述第一 N型MOS管(Ni)的柵極和所述第五N型MOS管(N5)的柵極連接控制信號(VP)，所述第二 N型MOS管(N2)的源極和所述第四N型MOS管(N4)的柵極連接位線信號(RBL)Jf 述第二 N型MOS管(N2)的柵極、所述第三N型MOS管(N3)的源極和第四N型MOS管(N4) 漏極連接于控制節(jié)點A，所述第三N型MOS管(N3)的柵極接入控制信號(READ)，所述第四N 型MOS管(N4)的源極和所述第五N型MOS管(N5)的漏極連接，所述第五N型MOS管(N5) 的源極連接于低電源電位。
2.根據權利要求1所述的低擺幅預充電電路，其特征在于還包括第六N型MOS管 (N6)，所述第六N型MOS管(N6)的漏極、所述第一 N型MOS管(Ni)的源極和所述第二 N 型MOS管(N2)的漏極連接于控制節(jié)點B，所述第六N型MOS管(N6)的柵極接入控制信號 (EVAL)，所述第六N型MOS管(N6)的源極連接于低電源電位。
3.根據權利要求1所述的低擺幅預充電電路，其特征在于所述第四N型MOS管(N4) 的漏極和所述第五N型MOS管(N5)的源極連接，將所述第四N型MOS管(N4)的源極連接于低電源電位，將所述第五N型MOS管(N5)的漏極連接于控制節(jié)點A。
4.根據權利要求3所述的低擺幅預充電電路，其特征在于還包括第六N型MOS管 (N6)，所述第六N型MOS管(N6)的漏極、所述第一 N型MOS管(Ni)的源極和所述第二 N 型MOS管(N2)的漏極連接于控制節(jié)點B，所述第六N型MOS管(N6)的柵極接入控制信號 (EVAL)，所述第六N型MOS管(N6)的源極連接于低電源電位。
全文摘要
本發(fā)明公開了一種單端位線的低擺幅預充電電路，包括第一至第五N型MOS管(N1-N5)，其中MOS管(N1)的源極和MOS管(N2)的漏極連接，MOS管(N1)的漏極和MOS管(N3)的漏極連接于高電源電位，MOS管(N1)的柵極和MOS管(N5)的柵極連接控制信號(VP)，MOS管(N2)的源極和MOS管(N4)的柵極連接位線信號(RBL)，MOS管(N2)的柵極、MOS管(N3)的源極和MOS管(N4)漏極連接于控制節(jié)點A，MOS管(N3)的柵極接入控制信號(READ)，MOS管(N4)的源極和MOS管(N5)的漏極連接，MOS管(N5)的源極連接于低電源電位。本發(fā)明通過位線電平檢測的機制控制位線電平的變化，從而實現整體位線的低擺幅控制，能夠有效的降低了整體功耗。
文檔編號G11C7/12GK102411979SQ20111036692
公開日2012年4月11日 申請日期2011年11月18日 優(yōu)先權日2011年11月18日
發(fā)明者侯朝煥, 洪纓, 王東輝, 閆浩 申請人:中國科學院聲學研究所