專利名稱：半導(dǎo)體存儲器件及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及半導(dǎo)體存儲器件及其操作方法，更具體而言，涉及一種非易失性存儲器件，諸如NAND快閃存儲器件。
背景技術(shù)：
在諸如NAND快閃存儲器件的半導(dǎo)體存儲器件中的存儲器陣列包括存儲器塊，且每個存儲器塊具有連接在公共源極線與位線之間的多個存儲器單元串。下面，將結(jié)合圖1 和圖2來詳細描述現(xiàn)有的NAND快閃存儲器件。圖1是示出用于描述現(xiàn)有的NAND快閃存儲器件的一部分的電路圖，圖2是概要性地示出圖1中的NAND快閃存儲器件的存儲器單元串的截面圖。如圖1所示，NAND快閃存儲器件包括存儲器陣列10，其具有用于存儲數(shù)據(jù)的存儲器單元C [a0 kn]；以及塊開關(guān)電路15，用于將操作電壓傳輸?shù)酱鎯ζ麝嚵?0中的選中的存儲器塊。參見圖1和圖2，存儲器陣列10包括多個存儲器塊。在圖1中只示出了一個存儲器塊。每個存儲器塊具有連接在公共源極線SL與位線BUO:k]之間的多個存儲器單元串 ST
。每個存儲器單元串(例如ST0)包括連接到公共源極線SL的源極選擇晶體管 SST ；連接到位線BLO的漏極選擇晶體管DST ；以及串聯(lián)在源極選擇晶體管SST與漏極選擇晶體管DST之間的存儲器單元C[a0:an]。源極選擇晶體管SST的柵極連接到形成在柵絕緣層27之上的源極選擇線SSL。漏極選擇晶體管DST的柵極連接到形成在柵絕緣層27之上的漏極選擇線DSL。柵絕緣層27形成在半導(dǎo)體襯底21上。存儲器單元C[aO:an]的每個都包括被用作隧道絕緣層的柵絕緣層27、浮置柵極re、電介質(zhì)層四和控制柵極CG。在此，柵絕緣層27形成在半導(dǎo)體襯底21上，浮置柵極TO形成在柵絕緣層27上，電介質(zhì)層四形成在浮置柵極re上，而控制柵極CG形成在電介質(zhì)層四上。可以利用與控制柵極CG相同的導(dǎo)電層來形成源極選擇線SSL，源極選擇線SSL通過電介質(zhì)層四中的接觸孔而電連接至下層，所述下層形成在源極選擇線SSL與柵絕緣層27之間并利用與浮置柵極re相同的層而形成。可以利用與控制柵極CG相同的導(dǎo)電層來形成漏極選擇線DSL，漏極選擇線DSL通過電介質(zhì)層四中的接觸孔而電連接至下層，所述下層形成在漏極選擇線DSL與柵絕緣層27 之間并利用與浮置柵極re相同的層而形成。源極選擇晶體管SST、存儲器單元C[aO:an]以及漏極選擇晶體管DST可以通過形成在半導(dǎo)體襯底21中的雜質(zhì)區(qū)域21S、21C和21D而串聯(lián)連接。雜質(zhì)區(qū)域包括存儲器單元串的源極區(qū)域21S和漏極區(qū)域21D以及單元連接區(qū)域21C。這里，源極區(qū)域21S連接至公共源極線SL，而漏極區(qū)域21D連接至漏極接觸DCT。另外，單元連接區(qū)域21C形成在源極選擇晶體管SST和相鄰的存儲器單元CaO的柵極之間、存儲器單元C[a0:an]中的各個存儲器單元之間以及漏極選擇晶體管DST和相鄰的存儲器單元Can的柵極之間。漏極區(qū)域21D可以經(jīng)由漏極接觸DCT連接至位線BL0。絕緣層23和25形成在需要被電絕緣的圖案之間。存儲器塊中的存儲器單元串ST
公共地連接至公共源極線SL，且被并排地布置。存儲器單元串ST
分別連接至相應(yīng)的位線BUo:k]。源極選擇晶體管SST的柵極公共地連接至一個存儲器塊的源極選擇線SSL。另外，漏極選擇晶體管DST的柵極公共地連接至存儲器塊的漏極選擇線DSL。存儲器單元C [aO: an]的每個的柵極分別連接到相應(yīng)的字線ffU0:n]。連接至存儲器陣列10的源極選擇線SSL、漏極選擇線DSL和字線ffU0:n]被稱作局部線。塊開關(guān)電路15響應(yīng)于塊選擇信號BLKSW而將經(jīng)由全局線ffl)SL、GWL
和GSSL 提供的操作電壓施加至選中的存儲器塊的局部線DSL、ffU0:n]和SSL。塊開關(guān)電路15連接在全局線⑶SL、GWU0:n]以及GSSL與局部線DSLJUO η]以及SSL之間，以便施加操作電壓。另外，塊連接電路15包括響應(yīng)于塊選擇信號BLKSW而被驅(qū)動的傳輸晶體管NS、NW:n] 和ND。塊選擇信號BLKSW響應(yīng)于控制電路的行地址信號而被使能。操作電壓由電壓生成電路而產(chǎn)生，并被提供給全局線⑶SL、GWL [O η]和GSSL?？梢酝ㄟ^減小存儲器單元C[aO:an]的尺寸來實現(xiàn)NAND快閃存儲器件的高集成度。然而，難以按照存儲器單元C[aO:an]的尺寸來減少用于選擇存儲器單元串的漏極選擇晶體管DST和源極選擇晶體管SST的尺寸。因此，也可以通過增加存儲器單元串STO中的存儲器單元C[aO:an]的數(shù)量來實現(xiàn)NAND快閃存儲器件的高集成度。在增加每個存儲器單元串中的存儲器單元的數(shù)量的情況下，可以減少整個存儲器件中的漏極選擇晶體管DST和源極選擇晶體管SST的數(shù)量，但是存儲器塊的尺寸、即每個存儲器塊中的存儲器單元的數(shù)量增加。由于存儲器塊的尺寸受限于NAND快閃存儲器件的控制電路所支持的尺寸，在存儲器單元串中增加存儲器單元的數(shù)量也受到限制。另一方面，增加存儲器單元串的數(shù)量的方法可以用作用于高集成度NAND快閃存儲器件的替代方法。在這種情況下，漏極選擇晶體管 DST和源極選擇晶體管SST的數(shù)量增加。由于難以按照存儲器單元C[aO:an]的尺寸來減小漏極選擇晶體管DST和源極選擇晶體管SST的尺寸，芯片的尺寸會隨著漏極選擇晶體管 DST和源極選擇晶體管SST的數(shù)量的增加而增加。

發(fā)明內(nèi)容
本發(fā)明的示例性實施例提供一種半導(dǎo)體存儲器件及其操作方法，通過將存儲器單元串中的存儲器單元劃分成存儲器單元組并以所述組為單位來選擇性地執(zhí)行擦除操作，可以根據(jù)控制電路所限制的范圍來限制存儲器單元串中的存儲器單元在擦除操作時被擦除的存儲器單元的數(shù)量。本發(fā)明的示例性實施例還提供一種半導(dǎo)體存儲器件及其操作方法，通過在存儲器單元組的邊界處形成虛設(shè)元件、在選中的存儲器單元組的擦除操作期間將擦除操作電壓施加至與選中的存儲器單元組相鄰的虛設(shè)元件的柵極而將與未選中的存儲器單元組相鄰的虛設(shè)元件的柵極浮置，來改善擦除操作中的存儲器單元的可靠性。根據(jù)本發(fā)明的一個實施例的NAND快閃存儲器件包括被配置成具有存儲器單元串的存儲器陣列，所述存儲器單元串包括具有串聯(lián)連接的存儲器單元的第一存儲器單元組；第二存儲器單元組，其在所述第一存儲器單元組被選中以用于擦除操作的情況下不被選中而在所述第一存儲器單元組未被選中的情況下被選中并執(zhí)行擦除操作，并具有串聯(lián)連接的存儲器單元；串聯(lián)連接在所述第一存儲器單元組與所述第二存儲器單元組之間的第一虛設(shè)元件和第二虛設(shè)元件，用于在選中的存儲器單元的編程操作或讀取操作期間將所述第一存儲器單元組連接到所述第二存儲器單元組；以及連接至所述第一存儲器單元組和所述第二存儲器單元組的漏極選擇晶體管和源極選擇晶體管，所述第一存儲器單元組和所述第二存儲器單元組被設(shè)置在所述漏極選擇晶體管與所述源極選擇晶體管之間。在此，在從所述第一存儲器單元組和所述第二存儲器單元組中選中的存儲器單元組的擦除操作期間，第一虛設(shè)元件和第二虛設(shè)元件中與選中的存儲器單元組相鄰的一個被選中。根據(jù)本發(fā)明的一個實施例的操作NAND快閃存儲器件的方法包括提供具有存儲器單元串的存儲器陣列，所述存儲器單元串包括具有串聯(lián)連接的存儲器單元的第一存儲器單元組和第二存儲器單元組，串聯(lián)連接在所述第一存儲器單元組與所述第二存儲器單元組之間的第一虛設(shè)元件和第二虛設(shè)元件，以及連接至所述第一存儲器單元組和所述第二存儲器單元組的漏極選擇晶體管和源極選擇晶體管，所述第一存儲器單元組和所述第二存儲器單元組被設(shè)置在所述漏極選擇晶體管與所述源極選擇晶體管之間；在所述第一存儲器單元組或所述第二存儲器單元組的編程操作或讀取操作期間，通過所述第一虛設(shè)元件和所述第二虛設(shè)元件的操作，將所述第一存儲器單元組電連接至所述第二存儲器單元組；以及在所述存儲器陣列的擦除操作中單獨地執(zhí)行所述第一存儲器單元組的擦除操作和所述第二存儲器單元組的擦除操作，同時地選擇第一虛設(shè)元件和第二虛設(shè)元件中與在選中的存儲器單元組的擦除操作期間選中的存儲器單元組相鄰的一個。通過將存儲器單元串中的存儲器單元劃分成存儲器單元組并以所述組為單位來選擇性地執(zhí)行擦除操作這樣的方法，本發(fā)明的NAND快閃存儲器件將在存儲器塊中擦除的存儲器單元的數(shù)量限制在控制電路所限制的范圍中，由此可以通過增加在存儲器塊中的存儲器單元的數(shù)量來提高快閃存儲器件的集成度。本發(fā)明的NAND快閃存儲器件在存儲器單元組的邊界處設(shè)置虛設(shè)元件、在選中的存儲器單元組的擦除操作期間將擦除操作電壓施加至與選中的存儲器單元組相鄰的虛設(shè)元件并將與未選中的存儲器單元組相鄰的虛設(shè)元件的虛設(shè)線浮置，熱載流子被注入到虛設(shè)元件而非存儲器單元中。由此，可以提高存儲器單元的可靠性。


結(jié)合附圖考慮并參考以下的詳細描述，本發(fā)明的上述和其它特征以及優(yōu)點將變得易于理解，在附圖中圖1是示出用于描述現(xiàn)有的NAND快閃存儲器件的一部分的電路的圖；圖2是概要性地示出圖1中的NAND快閃存儲器件的存儲器單元串的截面圖；圖3是示出根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件的框圖；圖4是示出用于描述根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件中的行譯碼器和存儲塊的配置的電路的圖；圖5是示出用于描述根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件中的行譯碼器和存儲塊的配置的電路的圖6是示出用于描述根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件中的行譯碼器和存儲塊的配置的電路的圖；圖7是概要性地示出根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲器件的存儲器單元串的截面圖；以及圖8是示出隨著存儲器單元串中的存儲器單元的數(shù)量的增加，存儲器塊的尺寸增加的速率的圖。
具體實施例方式以下參照所附的附圖更為詳細地說明本發(fā)明的實施例。盡管參照數(shù)個說明性的實施例對實施例予以描述，但應(yīng)理解的是，本領(lǐng)域技術(shù)人員可以想到眾多的其他修改方案和實施例，它們也將落入本公開內(nèi)容的原理的思想和范圍內(nèi)。圖3是說明根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件的框圖。在圖3中，本發(fā)明的一個實施例的半導(dǎo)體存儲器件包括存儲器陣列110 ；操作電路組130、140和150，用于執(zhí)行存儲器陣列110中的存儲器單元的擦除操作、編程操作或讀取操作；以及控制電路120，用于根據(jù)所輸入的數(shù)據(jù)來控制操作電路組130、140和150以將所選擇的存儲器單元的閾值電壓電平設(shè)置到擦除電平和編程電平中的一個的電平。操作電路組具有電壓供給電路130和140以及頁緩沖器組150。存儲器陣列110包括多個存儲器塊。每個存儲器塊都具有連接到局部字線和位線并且存儲數(shù)據(jù)的存儲器單元。另外，每個存儲器塊具有連接到局部虛設(shè)線并防止存儲器單元在擦除操作中的操作錯誤的虛設(shè)元件?？刂齐娐?20響應(yīng)于命令信號而在內(nèi)部輸出編程操作信號PGM、讀取操作信號 READ或擦除操作信號ERASE，并輸出用于根據(jù)這種操作來控制包括在頁緩沖器組150中的頁緩沖器的控制信號PB SIGNALS。此外，控制電路120在內(nèi)部輸出行地址信號RADD。電壓供給電路130和140根據(jù)控制電路120的信號READ、PGM、ERASE和RADD而將存儲器單元的編程操作、擦除操作或讀取操作所需的操作電壓提供給所選擇的存儲器塊。 電壓供給電路包括電壓發(fā)生器130和行譯碼器140。電壓發(fā)生器130響應(yīng)于操作信號PGM、READ或ERASE而將用于編程、讀取或擦除存儲器單元所需的操作電壓輸出到全局線，其中操作信號PGM、READ或ERASE是控制電路120 的內(nèi)部命令信號。行譯碼器140響應(yīng)于控制電路120的行地址信號RADD而將由電壓發(fā)生器130輸出的操作電壓傳送至存儲器陣列110的存儲器塊中的選中的存儲器塊。頁緩沖器組150包括分別連接到位線BU0:k]的頁緩沖器(未示出)。頁緩沖器組150響應(yīng)于控制電路120的控制信號PB SIGNALS而將對存儲器單元的數(shù)據(jù)進行存儲所需的電壓提供給位線BUO :k]。電壓發(fā)生器130響應(yīng)于控制電路120的編程操作信號PGM、讀取操作信號READ或擦除操作信號ERASE而將存儲器單元的操作所需的操作電壓VpassJeraseJread和Vpgm 輸出到全局線。行譯碼器140響應(yīng)于控制電路120的行地址信號RADD而將操作電壓Vpass、 Verase, Vread和Vpgm提供給存儲器陣列110的存儲器塊中的選中的存儲器塊的局部線。以下將參照圖4至圖6詳細地描述本發(fā)明的半導(dǎo)體存儲器件。
圖4是示出根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件中的行譯碼器和存儲器塊的配置的電路的圖。在圖4中，在本發(fā)明的一個實施例的半導(dǎo)體存儲器件中的存儲器陣列110的每個存儲器塊400包括連接在公共源極線SL與位線BU0:k]之間的多個存儲器單元串 ST
。每個存儲器單元串例如STO具有連接到公共源極線SL的源極選擇晶體管SST、 連接到位線BLO的漏極選擇晶體管DST、串聯(lián)連接在源極選擇晶體管SST與漏極選擇晶體管 DST之間的第一存儲器單元組和第二存儲器單元組Gal和fei2、以及串聯(lián)連接在存儲器單元組Gal與Ga2之間的至少一個虛設(shè)元件BSCa_H或BSCa_L。虛設(shè)元件可以通過防止在擦除操作期間生成的熱載流子被注入到包括在第一存儲器單元組G[al:kl]和第二存儲器單元組G[a2:M]中的存儲器單元的現(xiàn)象來減小半導(dǎo)體存儲器件的操作錯誤的概率。為了減小操作錯誤的概率，本發(fā)明的一個實施例的虛設(shè)元件連接到存儲器單元串STO的存儲器單元組Gal和fei2。虛設(shè)元件可以包括連接到存儲器單元串STO的第一存儲器單元組Gal的第一虛設(shè)元件BSCa_H和連接到存儲器單元串STO的第二存儲器單元組Ga2的第二虛設(shè)元件 BSCa_L。第一存儲器單元組Gal具有串聯(lián)連接于漏極選擇晶體管DST的存儲器單元Can、 Can-UCan-2 ..，而第二存儲器單元組Ga2具有串聯(lián)連接于源極選擇晶體管SST的存儲器單元CaO、CaU Ca2、... 0在每個存儲器單元串例如STO中所包括存儲器單元C[a0:an]的數(shù)量等于128即η = 127的情況下，第一存儲器組Gal可以包括與漏極選擇晶體管DST相鄰的64個存儲器單元，而第二存儲器單元組Ga2可以具有與源極選擇晶體管SST相鄰的64 個存儲器單元。包括在第一存儲器單元組G[al:kl]中的存儲器單元的數(shù)量與在存儲器塊400中的第一虛設(shè)元件Can:BSCk_H的數(shù)量之和限定于擦除操作期間由控制電路可控制的范圍中。另外，包括在第二存儲器單元組G[a2:k2]中的存儲器單元的數(shù)量與在存儲器塊400 中的第二虛設(shè)元件CaO:BSCk_L的數(shù)量之和限定于擦除操作期間由控制電路可控制的范圍中。因此，包括在存儲器塊400中的存儲器單元的物理數(shù)量高于在擦除操作期間由控制電路可控制的范圍。本發(fā)明的一個實施例的半導(dǎo)體存儲器件并不以存儲器塊為單位來執(zhí)行擦除操作，而是單獨地針對第一存儲器單元組G [al kl]和第一虛設(shè)元件BSCa_H: BSCk_H執(zhí)行第一擦除操作，并針對第二存儲器單元組G [a2 k2]和第二虛設(shè)元件BSCa_L BSCk_L執(zhí)行第二擦除操作。由于本發(fā)明的半導(dǎo)體存儲器件將存儲器塊400中的存儲器裝置分組，以便滿足由控制單元限定的范圍，并且半導(dǎo)體存儲器件以組為單位執(zhí)行相應(yīng)的擦除操作，所以存儲器單元串中的存儲器單元的物理數(shù)量可以大于由控制電路所限定的范圍。存儲器塊400中的存儲器單元串ST
共同地連接到公共源極線SL，并且彼此并排地設(shè)置。每個存儲器單元串ST
連接到相應(yīng)的位線，即BL
之一。存儲器塊400中的源極選擇晶體管SST的柵極共同地連接到源極選擇線SSL。存儲器塊400中的漏極選擇晶體管DST的柵極共同地連接到漏極選擇線DSL。此外，存儲器單元C[a0:kn]的柵極連接到字線WU0:n]。字線ffU0:n]被分成連接到第一存儲器單元組G[al:kl]的第一字線組和連接到第二存儲器單元組G[a2:k2]的第二字線組。串聯(lián)設(shè)置的第一虛設(shè)元件 BSC[a_H:k_H]連接到第一虛設(shè)線BSL_H，而串聯(lián)設(shè)置的第二虛設(shè)元件BSC[a_L:k_L]連接到第二虛設(shè)線BSL_L。以下將連接到存儲器陣列110的源極選擇線SSL、漏極選擇線DSL、字線 WL
和虛設(shè)線BSL_H和BSL_L稱作局部線。
本發(fā)明的一個實施例的行譯碼器140包括連接在全局線GSSL、GffL
、GPWLL、 GPffLH以及GDSL與局部線SSL、WL
、BSL_L、BSL_H以及DSL之間的塊開關(guān)410和子塊開關(guān)420。塊開關(guān)410響應(yīng)于塊選擇信號BLKSW而輸出通過全局線GSSL、GffL
、GPWLL、 GPWLH和⑶SL提供的操作電壓。更具體而言，塊開關(guān)410可以通過使用漏極傳輸晶體管ND、 第一選擇電路410H、虛設(shè)選擇電路410BS、第二選擇電路410L和源極傳輸晶體管NS來輸出通過全局線GSSL、GWL
,GPWLL,GPffLH和⑶SL提供的操作電壓。漏極傳輸晶體管ND響應(yīng)于塊選擇信號BLKSW而輸出通過全局漏極選擇線GDSL提供的操作電壓。第一選擇電路
410H響應(yīng)于塊選擇信號BLKSW而輸出通過第一全局字線GWLn、GWLn-I、GWLn_2、......提
供的操作電壓。第一選擇電路410H可以具有連接到第一全局字線GWLn、GffLn-U
GWLn-2、......并響應(yīng)于塊選擇信號BLKSW而操作的傳輸晶體管Nn、Nn-U Nn_2、.......
虛設(shè)選擇電路410BS響應(yīng)于塊選擇信號BLKSW而輸出通過第一全局虛設(shè)線GPWLH和第二全局虛設(shè)線GPWLL提供的操作電壓。虛設(shè)選擇電路410BS可以包括連接到第一全局虛設(shè)線 GPffLH并響應(yīng)于塊選擇信號BLKSW而操作的第一虛設(shè)傳輸晶體管NHBS、以及連接到第二全局虛設(shè)線GPWLL并響應(yīng)于塊選擇信號BLKSW而操作的包括第二虛設(shè)傳輸晶體管NLBS。源極傳輸晶體管NS響應(yīng)于塊選擇信號BLKSW而輸出通過全局源極選擇線GSSL提供的操作電壓。子塊開關(guān)420將通過塊開關(guān)410輸出的操作電壓提供給局部線DSL、ffL[η 0]、BSL_ H、BSL_L和SSL。更具體而言，子塊開關(guān)420可以通過使用子漏極傳輸晶體管NHD、第一子選擇電路420H、子虛設(shè)選擇電路420BS、第二子選擇電路420L和子源極傳輸晶體管NL來將從塊開關(guān)410輸出的操作電壓提供給局部線DSL、ffL[n:0]、BSL_H和SSL。子漏極傳輸晶體管NHD響應(yīng)于第一子選擇信號SBSW_H而將通過漏極傳輸晶體管ND輸出的操作電壓提供給漏極選擇線DSL。第一子選擇電路420H響應(yīng)于第一子選擇信號SBSW_H而將從第一選擇電
路410H輸出的操作電壓提供給第一存儲器單元組的字線WLn、WLn-l、WLn-2........第
一子選擇電路420H可以具有連接在第一存儲器單元組的第一選擇電路410H與字線WLru
WLn-U WLn-2.......之間并響應(yīng)于第一子選擇信號SBSW_H而操作的傳輸晶體管NHru
NHn-I、NHn-2、.......子虛設(shè)選擇電路420BS響應(yīng)于子虛設(shè)選擇信號BSCSW而將從虛設(shè)
選擇電路410BS輸出的第一全局虛設(shè)線GPWLH的操作電壓提供給連接到第一虛設(shè)元件的第一虛設(shè)線BSL_H，并且響應(yīng)于子虛設(shè)選擇信號BSCSW而將從虛設(shè)選擇電路410BS輸出的第二全局虛設(shè)線GPWLL的操作電壓提供給連接到第二虛設(shè)元件的第二虛設(shè)線BSL_L。子虛設(shè)選擇電路420BS可以包括連接在第一虛設(shè)傳輸晶體管NBSH與第一虛設(shè)線BSL_H之間的第一子虛設(shè)傳輸晶體管NHBS、以及連接在第二虛設(shè)傳輸晶體管NBSL與第二虛設(shè)線BSL_L之間的第二子虛設(shè)傳輸晶體管NLBS。盡管第一子虛設(shè)傳輸晶體管NHBS和第二子虛設(shè)傳輸晶體管NLBS響應(yīng)于相同的子虛設(shè)選擇信號BSCSW而操作，但半導(dǎo)體存儲器件可以通過控制提供給第一全局虛設(shè)線GPWLH和第二全局虛設(shè)線GPWLL的電壓而不同地控制第一虛設(shè)元件BSCa_H和第二虛設(shè)元件BSCa_L的操作。第二子選擇電路420L響應(yīng)于第二子選擇信號 SBSff_L而將從第二選擇電路410L輸出的操作電壓提供給第二存儲器單元組的字線WiK
WLU WL2........第二子選擇電路420L可以包括連接在第二存儲器單元組的第二選擇電
路410L與字線札0、札1、札2.......之間并響應(yīng)于第二子選擇信號SBSW_L而操作的傳輸晶體管NL0、NL1、NL2........子源極傳輸晶體管NLS響應(yīng)于第二子選擇信號SBSW_L而將
從源極傳輸晶體管NS輸出的操作電壓提供給源極選擇線SSL。本發(fā)明的一個實施例的半導(dǎo)體存儲器件可以通過使用塊開關(guān)410的第一選擇電路410H和子塊開關(guān)420的第一子選擇電路420H來選擇第一存儲器單元組的字線WLru
WLn-UWLn-2.......。此外，半導(dǎo)體存儲器件可以使用塊開關(guān)410的虛設(shè)選擇電路410BS和
子塊開關(guān)420的子虛設(shè)選擇電路420BS來選擇第一虛設(shè)元件BSCa_H和第二虛設(shè)元件BSCa_ L之一。半導(dǎo)體存儲器件可以使用塊開關(guān)410的第二選擇電路410L和子塊開關(guān)420的第二子選擇電路420L來選擇第二存儲器單元的字線WiK WLl、ffL2........此外，子塊開關(guān)420在擦除操作期間將由塊開關(guān)410提供的擦除操作電壓施加到選中的存儲器單元組和選中的虛設(shè)元件，并將存儲器單元組的未被選中的字線和連接到虛設(shè)元件的未被選中的虛設(shè)線浮置。子塊開關(guān)420的子漏極傳輸晶體管NHD和第一子選擇電路420H的傳輸晶體管
NHruNHn-I、NHn-2.......在存儲器400未被選中的操作期間截止，而在存儲器塊400針對
讀取操作或編程操作而被選中的操作期間導(dǎo)通。第一子選擇電路420H的傳輸晶體管NHruNHn-I、NHn-2.......和子漏極傳輸晶體
管NHD在第一存儲器單元組的第一擦除操作被執(zhí)行時導(dǎo)通，而在第二存儲器單元組的第二擦除操作被執(zhí)行期間截止。因此，在第一擦除操作中，第一存儲器單元組的字線WLn、WLn-1、
WLn-2.......被選中，并且擦除操作電壓被施加到第一存儲器單元組的字線WLn、WLn-U
WLn-2........而在第一擦除操作中，第二存儲器單元組的字線Wi)、ffLl、ffL2.......未
被選中，并且第二存儲器單元組的字線Wi)、ffLl、ffL2.......浮置。在第二擦除操作中，
第二存儲器單元組的字線札0、WLU WL2.......被選中，并且擦除操作電壓被提供給第
二存儲器單元組的字線札0、WLU WL2........而在第二擦除操作中，第一存儲器單元組
的字線WLn、WLn-U WLn-2.......未被選中，并且第一存儲器單元組的字線WLn、WLn-U
WLn-2、......浮置。第一虛設(shè)傳輸晶體管NHBS和第二虛設(shè)傳輸晶體管NLBS在存儲器塊400未被選中的操作期間截止，而在存儲器塊400針對讀取操作或編程操作而被選中的操作期間導(dǎo)通。 第一子虛設(shè)傳輸晶體管NHBS在第一存儲器單元組被選中來執(zhí)行第一存儲器單元組的第一擦除操作時導(dǎo)通，而在第二存儲器單元組被選中來執(zhí)行第二存儲器單元組的第二擦除操作時截止。第二虛設(shè)傳輸晶體管NLBS在第一存儲器單元組被選中來執(zhí)行第一存儲器單元組的第一擦除操作時截止而在第二存儲器單元組被選中來執(zhí)行第二存儲器單元組的第二擦除操作時導(dǎo)通。因此，與選中的第一存儲器單元組相鄰的第一虛設(shè)元件BSCa_H在第一擦
除操作中被選中，并且與提供給第一存儲器單元組的字線WLn、WLn-U WLn-2.......的擦
除操作電壓相同的擦除操作電壓被施加到第一虛設(shè)元件BSCaJL與未被選中的第二存儲器單元組相鄰的第二虛設(shè)元件BSCa_L在第一擦除操作中未被選中，并且第二虛設(shè)線BSL_
L像第二存儲器單元組的字線Wi)、ffLl、ffL2.......那樣地浮置。然而，與選中的第二存
儲器單元組相鄰的第二虛設(shè)元件BSCa_L在第二擦除操作中被選中，并且與提供給第二存
儲器單元組的字線WiK WLU WL2.......的擦除操作電壓相同的擦除操作電壓被施加到
第二虛設(shè)元件BSCa_L。與未被選中的第一存儲器單元組相鄰的第一虛設(shè)元件BSCaJ!在第二擦除操作中未被選中，并且第一虛設(shè)線BSL_H像第一存儲器單元組的字線WLn、WLn-UWLn-2.......那樣地浮置。以下將參照所附的表1和表2來描述本發(fā)明的一個實施例的半導(dǎo)體存儲器件的操作。表1示出了在現(xiàn)有的NAND快閃存儲器件操作時施加到選中的存儲器塊的電壓，而表2 表示了在本發(fā)明的一個實施例的半導(dǎo)體存儲器件操作時提供給選中的存儲器塊的電壓。[表 1]
權(quán)利要求
1.一種半導(dǎo)體存儲器件，包括被配置成具有存儲器單元串的存儲器陣列，所述存儲器單元串包括具有串聯(lián)連接的存儲器單元的第一存儲器單元組；具有串聯(lián)連接的存儲器單元的第二存儲器單元組，其中在針對擦除操作而選中所述第一存儲器單元組的情況下所述第二存儲器單元組不被選中， 而在針對擦除操作而選中所述第二存儲器單元組的情況下所述第一存儲器單元組不被選中；串聯(lián)連接在所述第一存儲器單元組與所述第二存儲器單元組之間的第一虛設(shè)元件和第二虛設(shè)元件，其中所述第一虛設(shè)元件和所述第二虛設(shè)元件被配置成在選中的存儲器單元的編程操作或讀取操作期間將所述第一存儲器單元組電連接到所述第二存儲器單元組；以及連接至所述第一存儲器單元組和所述第二存儲器單元組的漏極選擇晶體管和源極選擇晶體管，其中所述第一存儲器單元組和所述第二存儲器單元組被設(shè)置在所述漏極選擇晶體管與所述源極選擇晶體管之間，其中，在針對擦除操作而選中的存儲器單元組的擦除操作期間，第一虛設(shè)元件和第二虛設(shè)元件中與針對擦除操作而選中的存儲器單元組相鄰的一個被選中。
2.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，還包括第一選擇電路，被配置成響應(yīng)于塊選擇信號而輸出經(jīng)由第一全局字線提供的操作電壓；第一子選擇電路，被配置成響應(yīng)于第一子選擇信號而將從所述第一選擇電路輸出的操作電壓提供至所述第一存儲器單元組的字線；虛設(shè)選擇電路，被配置成響應(yīng)于塊選擇信號而輸出經(jīng)由第一全局虛設(shè)線和第二全局虛設(shè)線提供的操作電壓；子虛設(shè)選擇電路，被配置成響應(yīng)于子虛設(shè)選擇信號而將從所述虛設(shè)選擇電路輸出的第一全局虛設(shè)線的操作電壓提供給至所述第一虛設(shè)元件，以及響應(yīng)于所述子虛設(shè)選擇信號而將從所述虛設(shè)選擇電路輸出的第二全局虛設(shè)線的操作電壓提供給至所述第二虛設(shè)元件；第二選擇電路，被配置成響應(yīng)于所述塊選擇信號而輸出經(jīng)由第二全局字線提供的操作電壓；以及第二子選擇電路，被配置成響應(yīng)于第二子選擇信號而將從所述第二選擇電路輸出的操作電壓提供至所述第二存儲器單元組的字線。
3.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，還包括第一選擇電路，被配置成響應(yīng)于塊選擇信號而輸出經(jīng)由第一全局字線提供的操作電壓；第一子選擇電路，被配置成響應(yīng)于第一子選擇信號而將從所述第一選擇電路輸出的操作電壓提供至所述第一存儲器單元組的字線；虛設(shè)選擇電路，被配置成響應(yīng)于塊選擇信號而輸出經(jīng)由第一全局虛設(shè)線和第二全局虛設(shè)線提供的操作電壓；第一子虛設(shè)選擇電路，被配置成響應(yīng)于第一子虛設(shè)選擇信號而將從所述虛設(shè)選擇電路輸出的第一全局虛設(shè)線的操作電壓提供給至所述第一虛設(shè)元件，第二子虛設(shè)選擇電路，被配置成響應(yīng)于第二子虛設(shè)選擇信號而將從所述虛設(shè)選擇電路輸出的第二全局虛設(shè)線的操作電壓提供給至所述第二虛設(shè)元件；第二選擇電路，被配置成響應(yīng)于所述塊選擇信號而輸出經(jīng)由第二全局字線提供的操作電壓；以及第二子選擇電路，被配置成響應(yīng)于第二子選擇信號而將從所述第二選擇電路輸出的操作電壓提供至所述第二存儲器單元組的字線。
4.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，還包括第一塊開關(guān)，被配置成響應(yīng)于第一塊選擇信號而將經(jīng)由第一全局字線提供的操作電壓施加至第一存儲器單元組的字線，以及響應(yīng)于第一塊選擇信號而將經(jīng)由第一全局虛設(shè)線提供的操作電壓施加至所述第一虛設(shè)元件；以及第二塊開關(guān)，被配置成響應(yīng)于第二塊選擇信號而將經(jīng)由第二全局字線提供的操作電壓施加至第二存儲器單元組的字線，以及響應(yīng)于第二塊選擇信號而將經(jīng)由第二全局虛設(shè)線提供的操作電壓施加至所述第二虛設(shè)元件。
5.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其中，所述第一虛設(shè)元件和所述第二虛設(shè)元件具有與所述存儲器單元相同的層疊結(jié)構(gòu)。
6.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其中，所述第一虛設(shè)元件和所述第二虛設(shè)元件具有與所述漏極選擇晶體管和所述源極選擇晶體管相同的層疊結(jié)構(gòu)。
7.一種操作半導(dǎo)體存儲器件的方法，所述方法包括以下步驟提供具有存儲器單元串的存儲器陣列，所述存儲器單元串包括具有串聯(lián)連接的存儲器單元的第一存儲器單元組和第二存儲器單元組；串聯(lián)連接在所述第一存儲器單元組與所述第二存儲器單元組之間的第一虛設(shè)元件和第二虛設(shè)元件；連接至所述第一存儲器單元組和所述第二存儲器單元組的漏極選擇晶體管和源極選擇晶體管，其中所述第一存儲器單元組和所述第二存儲器單元組被設(shè)置在所述漏極選擇晶體管與所述源極選擇晶體管之間；在所述第一存儲器單元組或所述第二存儲器單元組的編程操作或讀取操作期間，通過所述第一虛設(shè)元件和所述第二虛設(shè)元件的操作，將所述第一存儲器單元組電連接至所述第二存儲器單元組；以及在所述存儲器陣列的擦除操作中單獨地執(zhí)行所述第一存儲器單元組的擦除操作和所述第二存儲器單元組的擦除操作，同時地選擇第一虛設(shè)元件和第二虛設(shè)元件中與在選中的存儲器單元組的擦除操作期間選中的存儲器單元組相鄰的一個。
8.根據(jù)權(quán)利要求7的方法，其中，第一虛設(shè)元件和第二虛設(shè)元件中與在所述存儲器陣列的擦除操作期間未被選中的存儲器單元組相鄰的一個不被選中。
9.根據(jù)權(quán)利要求7的方法，其中，由響應(yīng)于塊選擇信號而輸出經(jīng)由第一全局字線提供的操作電壓的第一選擇電路以及響應(yīng)于第一子選擇信號而將從所述第一選擇電路輸出的操作電壓提供給所述第一存儲器組的字線的第一子選擇電路來選擇所述第一存儲器單元組的字線。
10.根據(jù)權(quán)利要求7的方法，其中，由響應(yīng)于塊選擇信號而輸出經(jīng)由第二全局字線提供的操作電壓的第二選擇電路以及響應(yīng)于第二子選擇信號而將從所述第二選擇電路輸出的操作電壓提供給所述第二存儲器組的字線的第二子選擇電路來選擇所述第二存儲器單元組的字線。
11.根據(jù)權(quán)利要求7的方法，其中，由虛設(shè)選擇電路和子虛設(shè)選擇電路來選擇所述第一虛設(shè)元件和所述第二虛設(shè)元件，其中，所述虛設(shè)選擇電路被配置成響應(yīng)于塊選擇信號而輸出經(jīng)由第一全局虛設(shè)線和第二全局虛設(shè)線提供的操作電壓，并且所述子虛設(shè)選擇電路被配置成響應(yīng)于子虛設(shè)選擇信號而將從所述虛設(shè)選擇電路輸出的第一全局虛設(shè)線的操作電壓提供給所述第一虛設(shè)元件并響應(yīng)于所述子虛設(shè)選擇信號而將從所述虛設(shè)選擇電路輸出的第二全局虛設(shè)線的操作電壓提供給所述第二虛設(shè)元件。
12.根據(jù)權(quán)利要求7的方法，其中，由響應(yīng)于塊選擇信號而輸出經(jīng)由第一全局虛設(shè)線和第二全局虛設(shè)線提供的操作電壓的虛設(shè)選擇電路以及響應(yīng)于第一子虛設(shè)選擇信號而將從所述虛設(shè)選擇電路輸出的第一全局虛設(shè)線的操作電壓提供給所述第一虛設(shè)元件的第一子虛設(shè)選擇電路來選擇所述第一虛設(shè)元件，以及由所述虛設(shè)選擇電路以及響應(yīng)于第二子虛設(shè)選擇信號而將從所述虛設(shè)選擇電路輸出的第二全局虛設(shè)線的操作電壓提供給所述第二虛設(shè)元件的第二子虛設(shè)選擇電路來選擇所述第二虛設(shè)元件。
13.根據(jù)權(quán)利要求7的方法，其中，由第一塊開關(guān)來選擇所述第一存儲器單元組和所述第一虛設(shè)元件的字線，所述第一塊開關(guān)響應(yīng)于第一塊選擇信號而將經(jīng)由第一全局字線提供的操作電壓施加給所述第一存儲器單元組的字線并響應(yīng)于所述第一塊選擇信號而將經(jīng)由第一全局虛設(shè)線提供的操作電壓提供給所述第一虛設(shè)元件，以及由第二塊開關(guān)來選擇所述第二存儲器單元組和所述第二虛設(shè)元件的字線，所述第二塊開關(guān)響應(yīng)于第二塊選擇信號而將經(jīng)由第二全局字線提供的操作電壓施加給所述第二存儲器單元組的字線并響應(yīng)于所述第二塊選擇信號而將經(jīng)由第二全局虛設(shè)線提供的操作電壓提供給所述第二虛設(shè)元件。
14.根據(jù)權(quán)利要求7的方法，其中，在所述存儲器陣列的擦除操作期間將擦除操作電壓施加給選中的存儲器單元組的字線和選中的虛設(shè)元件的虛設(shè)線，而將未選中的存儲器單元組的字線和未選中的虛設(shè)元件的虛設(shè)線浮置。
15.根據(jù)權(quán)利要求14的方法，其中，所述擦除操作電壓是0V。
全文摘要
操作半導(dǎo)體存儲器件的方法包括提供具有存儲器單元串的存儲器陣列，存儲器單元串包括具有串聯(lián)連接的存儲器單元的第一和第二存儲器單元組；串聯(lián)連接在第一和第二存儲器單元組之間的第一和第二虛設(shè)元件；連接至第一和第二存儲器單元組的漏極選擇晶體管和源極選擇晶體管，其中第一和第二存儲器單元組設(shè)置在漏極選擇晶體管與源極選擇晶體管之間；在第一或第二存儲器單元組的編程操作或讀取操作期間，通過第一和第二虛設(shè)元件的操作，將第一存儲器單元組電連接至第二存儲器單元組；在存儲器陣列的擦除操作中單獨地執(zhí)行第一和第二存儲器單元組的擦除操作，同時地選擇第一和第二虛設(shè)元件中與在選中的存儲器單元組的擦除操作期間選中的存儲器單元組相鄰的一個。
文檔編號G11C16/14GK102467966SQ20111036508
公開日2012年5月23日 申請日期2011年11月17日 優(yōu)先權(quán)日2010年11月17日
發(fā)明者吳尚炫, 安正烈, 金占壽 申請人:海力士半導(dǎo)體有限公司