專(zhuān)利名稱(chēng)：具低功耗的線(xiàn)或比對(duì)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種線(xiàn)或比對(duì)電路(Wire-or matching circuit)，特別是有關(guān)于一種具低功耗的線(xiàn)或比對(duì)電路。
背景技術(shù)：
在動(dòng)態(tài)隨機(jī)存取內(nèi)存(Dynamic Random Access Memory, DRAM)中，線(xiàn)或比對(duì)電路可用來(lái)根據(jù)存取地址，判斷欲存取的記憶單元是否為損壞的記憶單元。當(dāng)線(xiàn)或比對(duì)電路判斷存取地址與已知損壞的記憶單元的地址相同時(shí)，線(xiàn)或比對(duì)電路即會(huì)致能備用的記憶單元來(lái)取代已知損壞的記憶單元，以使DRAM可被正常存取。請(qǐng)參考圖1。圖1是說(shuō)明現(xiàn)有技術(shù)的線(xiàn)或比對(duì)電路100的示意圖。線(xiàn)或比對(duì)電路 100包含一輸入反相器INV1、一輸出反相器INV2,以及一禁能(disabling)模塊110。輸入反相器INV1的輸入端I接收輸入致能信號(hào)Seni，并根據(jù)禁能模塊110的狀態(tài)，以決定在輸出反相器INV2的輸出端0是否要產(chǎn)生輸出致能信號(hào)S·。此外，在線(xiàn)或比對(duì)電路100中，設(shè)定當(dāng)輸入致能信號(hào)Seni與輸出致能信號(hào)S·為邏輯“0” (低電位)時(shí)，輸入致能信號(hào)Seni與輸出致能信號(hào)Seno代表“致能”；當(dāng)輸入致能信號(hào)Seni與輸出致能信號(hào)Seno為邏輯“1” (高電位)時(shí)，輸入致能信號(hào)Seni與輸出致能信號(hào)Sem代表“不致能”。輸入反相器INV1用來(lái)將輸入致能信號(hào)Seni反相以據(jù)以輸出中間信號(hào)^。輸入反相器INV1包含晶體管Qpi以及ζ Ν1。晶體管Qpi可以一 P型金氧半導(dǎo)體(P channel Metal Oxide Semiconductor, PM0S)晶體管來(lái)實(shí)施；晶體管Qni可以一 N型金氧半導(dǎo)體(N channel Metal Oxide Semiconductor,NM0S)晶體管來(lái)實(shí)施。如圖1所示，晶體管Qpi的第一端1為輸入反相器INV1的電源端PW1,耦接至電壓源Vdd ；晶體管Qpi的第二端2耦接至輸入反相器 INV1的輸出端0 ；晶體管Qpi的控制端(柵極)C耦接至輸入反相器INV1的輸入端I。晶體管W的第一端1耦接至輸入反相器INV1的輸出端0 ；晶體管Qw的第二端2為輸入反相器 INV1的電源端PW2,耦接至電壓源Vss ；晶體管Qw的控制端(柵極)C耦接至輸入反相器INV1 的輸入端I。此外，電壓源Vdd提供電壓Vdd (高電位)；電壓源Vss提供電壓Vss (低電位，如地端)。當(dāng)輸入反相器INV1接收到代表“致能”(邏輯“0”、低電位)的輸入致能信號(hào)Seni時(shí)， 晶體管Qpi導(dǎo)通，而使得輸入反相器INV1的輸出端0透過(guò)晶體管Qpi而耦接至電壓源VDD。因此，輸入反相器INV1的輸出端0上的電位被拉至高電位而輸出代表邏輯“1”(高電位)的中間信號(hào)^n ；反之，當(dāng)輸入反相器INV1接收到代表“不致能”(邏輯“1”、高電位)的輸入致能信號(hào)Seni時(shí)，晶體管Qni導(dǎo)通，而使得反相器INV1的輸出端0透過(guò)晶體管Qw耦接至電壓源Vss。因此，輸入反相器INV1的輸出端0上的電位被拉至低電位而輸出代表邏輯“0” (低電位)的中間信號(hào)^n。輸出反相器INV2用來(lái)將中間信號(hào)^n反相并據(jù)以產(chǎn)生輸出致能信號(hào)S·。當(dāng)中間信號(hào)^n代表邏輯“1” (高電位)時(shí)，輸出反相器INV2輸出代表“致能”(邏輯“0”、低電位) 的輸出致能信號(hào)Seto;當(dāng)中間信號(hào)^n代表邏輯“0”(低電位)時(shí)，輸出反相器1附2輸出代表“不致能”(邏輯“1”、高電位)的輸出致能信號(hào)S·。
禁能模塊110包含開(kāi)關(guān)SW1 SffM。開(kāi)關(guān)SW1 SWm的控制端C分別接收控制信號(hào) Sc所包含的子控制信號(hào)、 ；開(kāi)關(guān)SW1 SWm的第一端1皆耦接至輸入反相器INV1的輸出端O ；開(kāi)關(guān)SW1 SWm的第二端2皆耦接至電壓源Vss。每個(gè)開(kāi)關(guān)SW1 SWm皆會(huì)根據(jù)其所接收的子控制信號(hào)，而將開(kāi)關(guān)的第一端1耦接至第二端2。舉例而言，開(kāi)關(guān)SW1 SWm是可以N型金氧半導(dǎo)體晶體管實(shí)施。因此，當(dāng)子控制信號(hào)Scx為邏輯“1”(高電位)時(shí)，子控制信號(hào)Sai代表“開(kāi)啟”而使開(kāi)關(guān)SWk的第一端1耦接至開(kāi)關(guān)SWk的第二端2 ；當(dāng)子控制信號(hào) Sck為邏輯“0” (低電位)時(shí)，子控制信號(hào)代表“關(guān)閉”時(shí)而使開(kāi)關(guān)SWk的第一端1不耦接至開(kāi)關(guān)第二端2。此外，當(dāng)控制信號(hào)&代表“禁能”時(shí)，代表在子控制信號(hào)、 S。M之中，至少有一子控制信號(hào)(如子控制信號(hào)S。K)代表“開(kāi)啟”。因此此時(shí)在禁能模塊110中，對(duì)應(yīng)于子控制信號(hào)Sai的開(kāi)關(guān)SWk的第一端1會(huì)耦接至開(kāi)關(guān)SWk的第二端2。如此，輸入反相器INV1的輸出端0，會(huì)透過(guò)開(kāi)關(guān)SWk耦接至電壓源Vss，造成中間信號(hào)^n被電壓源Vss拉至低電位而變成邏輯“0”。因此，當(dāng)控制信號(hào)&代表“禁能”時(shí)，禁能模塊110會(huì)控制輸入反相器INV1所輸出的中間信號(hào)^n代表邏輯“0” (低電位)。反之，當(dāng)控制信號(hào)&代表“不禁能”時(shí)，表示此時(shí)子控制信號(hào)、 皆為“關(guān)閉”，因此開(kāi)關(guān)SW1 SWm皆不導(dǎo)通。如此，禁能模塊110不會(huì)影響中間信號(hào)^n所代表的邏輯。在線(xiàn)或比對(duì)電路100中，當(dāng)輸入致能信號(hào)Seni表示“致能”時(shí)，禁能模塊110會(huì)根據(jù)控制信號(hào)S。，以決定是否要控制中間信號(hào)^n所代表的邏輯，來(lái)禁能輸出反相器INV2。舉例而言，設(shè)此時(shí)于線(xiàn)或比對(duì)電路100中輸入代表“致能”的輸入致能信號(hào)SENI。若此時(shí)DRAM 中欲存取的內(nèi)存的地址與已知壞掉的內(nèi)存的地址不相同，則控制信號(hào)&會(huì)代表“禁能”。因此，無(wú)論輸入反相器INV1所接收的輸入致能信號(hào)Seni代表“致能”或“不致能”，禁能模塊110 會(huì)控制中間信號(hào)^n所代表的邏輯為“0”，以禁能輸出反相器INV2，而使輸出反相器INV2輸出“不致能”的輸出致能信號(hào)S·。如此，線(xiàn)或比對(duì)電路110不會(huì)致能備用的內(nèi)存。反之，若此時(shí)DRAM中欲存取的內(nèi)存的地址與已知壞掉的內(nèi)存的地址相同，則控制信號(hào)&會(huì)代表“不禁能”。因此禁能模塊110不會(huì)影響中間信號(hào)^n所代表的邏輯，而使得輸出反相器INV2可在輸入致能信號(hào)Seni代表“致能”(邏輯0)的情況下，根據(jù)代表邏輯“1”的中間信號(hào)^n，輸出代表“致能”的輸出致能信號(hào)S·。如此，線(xiàn)或比對(duì)電路110可致能備用的內(nèi)存來(lái)取代壞掉的內(nèi)存，以讓DRAM可被正常存取。請(qǐng)參考圖2。圖2為說(shuō)明線(xiàn)或比對(duì)電路100于輸入致能信號(hào)Seni代表“致能”且控制信號(hào)&代表“禁能”(意即子控制信號(hào)、 S。M中至少有一子控制信號(hào)代表“開(kāi)啟”)時(shí)的內(nèi)部控制信號(hào)的波形圖。其中電流込為圖1中的反相器INV1的輸出端0所輸出的電流。 設(shè)此時(shí)在子控制信號(hào)Sci 之中，子控制信號(hào)Sck代表“開(kāi)啟，，(邏輯“ 1 ”、高電位)。因此，輸入反相器INV1的輸出端0會(huì)透過(guò)開(kāi)關(guān)^耦接至電壓源Vss，且輸入反相器INV1的輸出端0會(huì)被電壓源Vss拉至低電位而輸出代表邏輯“0”的中間信號(hào) 5ΜΙ。因此，輸出反相器 INV2會(huì)據(jù)以輸出“不致能”的輸出致能信號(hào)S·。然而，由于當(dāng)輸入致能信號(hào)Ssni代表“致能”(邏輯0、低電位)時(shí)，輸入反相器INV1 的輸出端O會(huì)透過(guò)晶體管Qp1耦接至電壓源VDD。也就是說(shuō)，此時(shí)電壓源Vdd會(huì)透過(guò)輸入反相器INV1的晶體管Qpi與開(kāi)關(guān)SWk而耦接至電壓源Vss。如此，電流込會(huì)因?yàn)殡妷涸碫dd耦接至電壓源Vss而變成大電流。由此可知，在現(xiàn)有技術(shù)的線(xiàn)或比對(duì)電路100中，當(dāng)控制信號(hào)&代表“禁能”且輸入致能信號(hào)Seni代表“致能”時(shí)，電壓源Vdd會(huì)透過(guò)輸入反相器INV1而耦接至電壓源Vss，而產(chǎn)生大電流且導(dǎo)致高功耗，造成使用者極大的不便。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種具低功耗的線(xiàn)或比對(duì)電路。其能夠及時(shí)斷開(kāi)輸入反相器與電源的連接，來(lái)避免大電流的產(chǎn)生而造成的高功耗。為實(shí)現(xiàn)本發(fā)明的目的而提供一種具低功耗的線(xiàn)或比對(duì)電路。該線(xiàn)或比對(duì)電路包含一輸入反相器、一電源開(kāi)關(guān)、一邏輯運(yùn)算電路、一禁能模塊，以及一輸出反相器。該輸入反相器，用來(lái)將一輸入致能信號(hào)反相以據(jù)以產(chǎn)生一中間信號(hào)。該電源開(kāi)關(guān)，耦接于該輸入反相器與一第一電壓源之間，用來(lái)根據(jù)一電源開(kāi)關(guān)控制信號(hào)，以控制該第一電壓源提供該輸入反相器電能。當(dāng)該電源開(kāi)關(guān)控制信號(hào)表示開(kāi)啟時(shí)，該第一電壓源透過(guò)該電源開(kāi)關(guān)提供給該輸入反相器電能。該邏輯運(yùn)算電路，用來(lái)接收一周期脈沖信號(hào)與一輸出致能信號(hào)并據(jù)以輸出該電源開(kāi)關(guān)控制信號(hào)。當(dāng)該周期脈沖信號(hào)表示開(kāi)啟時(shí)，該電源開(kāi)關(guān)控制信號(hào)表示開(kāi)啟； 當(dāng)該周期脈沖信號(hào)表示關(guān)閉且該輸出致能信號(hào)表示不致能時(shí)，該電源開(kāi)關(guān)控制信號(hào)表示關(guān)閉；當(dāng)該周期脈沖信號(hào)表示關(guān)閉且該輸出致能信號(hào)表示致能時(shí)，該電源開(kāi)關(guān)控制信號(hào)表示開(kāi)啟。該周期脈沖信號(hào)每隔一預(yù)定周期表示開(kāi)啟且維持一預(yù)定脈沖寬度。該禁能模塊，用來(lái)根據(jù)一控制信號(hào)，控制該中間信號(hào)表示一第一預(yù)定邏輯。當(dāng)該控制信號(hào)表示禁能或該輸入致能信號(hào)表示不致能時(shí)，該中間信號(hào)表示該第一預(yù)定邏輯；當(dāng)該控制信號(hào)表示不禁能且該輸入致能信號(hào)表示致能時(shí)，該中間信號(hào)表示一第二預(yù)定邏輯。該輸出反相器，用來(lái)將該中間信號(hào)反相并據(jù)以產(chǎn)生該輸出致能信號(hào)。當(dāng)該中間信號(hào)代表該第一預(yù)定邏輯時(shí)，該輸出致能信號(hào)表示不致能；當(dāng)該中間信號(hào)代表該第二預(yù)定邏輯時(shí)，該輸出致能信號(hào)表示致能。該輸入反相器包含一第一晶體管，包含一第一端，經(jīng)由該電源開(kāi)關(guān)耦接至該第一電壓源；一第二端，耦接至該輸出反相器與該禁能模塊，用來(lái)產(chǎn)生該中間信號(hào)；以及一控制端，用來(lái)接收該輸入致能信號(hào)；其中當(dāng)該輸入致能信號(hào)表示致能時(shí)，該第一晶體管的該第一端是耦接至該第一晶體管的該第二端；以及一第二晶體管，包含一第一端，耦接至該第一晶體管的該第二端；一第二端，耦接至一第二電壓源；以及一控制端，用來(lái)接收該輸入致能信號(hào)；其中當(dāng)該輸入致能信號(hào)表示不致能時(shí)，該第二晶體管的該第一端是耦接至該第二晶體管的該第二端。該禁能模塊包含M個(gè)開(kāi)關(guān)，用來(lái)根據(jù)M個(gè)子控制信號(hào)，控制該中間信號(hào)表示該第一預(yù)定邏輯；其中該M個(gè)開(kāi)關(guān)的一第K個(gè)開(kāi)關(guān)包含—第一端，耦接至該第一晶體管的該第二端；一第二端，耦接至該第二電壓源；以及
一控制端，用來(lái)接收該M個(gè)子控制信號(hào)的一第K個(gè)子控制信號(hào)；其中當(dāng)該M個(gè)子控制信號(hào)的該第K個(gè)子信號(hào)表示開(kāi)啟時(shí)，該M個(gè)開(kāi)關(guān)中的該第K 個(gè)開(kāi)關(guān)的該第一端耦接至該M個(gè)開(kāi)關(guān)中的該第K個(gè)開(kāi)關(guān)的該第二端；其中M、K代表正整數(shù)，且1彡K彡M;其中當(dāng)該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)表示開(kāi)啟時(shí)，該控制信號(hào)表示禁能；其中當(dāng)該M個(gè)子控制信號(hào)皆表示關(guān)閉時(shí)，該控制信號(hào)表示不禁能。當(dāng)該輸入致能信號(hào)表示致能時(shí)，該輸入致能信號(hào)為低電位；當(dāng)該輸入致能信號(hào)表示不致能時(shí)，該輸入致能信號(hào)為高電位；當(dāng)該輸出致能信號(hào)表示致能時(shí)，該輸出致能信號(hào)為低電位；當(dāng)該輸出致能信號(hào)表示不致能時(shí)，該輸出致能信號(hào)為高電位；當(dāng)該中間信號(hào)表示該第一預(yù)定邏輯，該中間信號(hào)為低電位；當(dāng)該中間信號(hào)表示該第二預(yù)定邏輯，該中間信號(hào)為高電位。該第一晶體管為P型金氧半導(dǎo)體晶體管，該第二晶體管為N型金氧半導(dǎo)體晶體管。該M個(gè)開(kāi)關(guān)皆為NMOS晶體管；當(dāng)該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)表示開(kāi)啟時(shí)，該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)為高電位；當(dāng)該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)表示關(guān)閉時(shí)，該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)為低電位。當(dāng)該輸入致能信號(hào)表示致能時(shí)，該輸入致能信號(hào)為高電位；當(dāng)該輸入致能信號(hào)表示不致能時(shí)，該輸入致能信號(hào)為低電位；當(dāng)該輸出致能信號(hào)表示致能時(shí)，該輸出致能信號(hào)為高電位；當(dāng)該輸出致能信號(hào)表示不致能時(shí)，該輸出致能信號(hào)為低電位；當(dāng)該中間信號(hào)表示該第一預(yù)定邏輯，該中間信號(hào)為高電位；當(dāng)該中間信號(hào)表示該第二預(yù)定邏輯，該中間信號(hào)為低電位。該第二晶體管為PMOS晶體管，該第一晶體管為NMOS晶體管。該M個(gè)開(kāi)關(guān)皆為PMOS晶體管；當(dāng)該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)表示開(kāi)啟時(shí)，該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)為低電位；當(dāng)該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)表示關(guān)閉時(shí)，該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)為高電位。該邏輯運(yùn)算電路為一正反器或一閂鎖器。該預(yù)定周期約等于該控制信號(hào)變化的周期。為實(shí)現(xiàn)本發(fā)明的目的還另提供一種具低功耗的線(xiàn)或比對(duì)電路。該線(xiàn)或比對(duì)電路包含一輸出端、一禁能模塊，以及一電流控制電路。該輸出端用來(lái)輸出一輸出致能信號(hào)。該禁能模塊位于一第一參考電壓與一控制輸出端之間。該禁能模塊包含多個(gè)開(kāi)關(guān)。每一開(kāi)關(guān)的一端耦接至該第一參考電壓。每一開(kāi)關(guān)的另一端耦接至該控制輸出端。該輸出致能信號(hào)的電位與該控制輸出端的電位是反相。該電流控制電路耦接于該輸出端、該控制輸出點(diǎn)與一第二參考電壓。該電流控制電路依據(jù)一周期頻率信號(hào)與該輸出致能信號(hào)，以選擇性地切斷該第二參考電壓與該禁能模塊之間的一漏電電流。當(dāng)該第二參考電壓與該禁能模塊之間具有該漏電電流時(shí)，該控制輸出端的電位被拉至為該第一參考電壓的電位。該線(xiàn)或比對(duì)電路另包含一輸出反相器，位于該控制輸出端與該輸出端之間，用以將該控制輸出端的電位進(jìn)行反相運(yùn)算以產(chǎn)生該輸出致能信號(hào)。該電流控制電路包含
—邏輯運(yùn)算電路，用來(lái)接收該周期頻率信號(hào)與該輸出致能信號(hào)，以產(chǎn)生一電源開(kāi)關(guān)控制信號(hào)；一輸入反相器，耦接至該控制輸出端，該輸入反相器用來(lái)將一輸入致能信號(hào)反相；一電源開(kāi)關(guān)，耦接于該第二參考電壓、該輸入反相器與該邏輯運(yùn)算電路，該電源開(kāi)關(guān)根據(jù)該電源開(kāi)關(guān)控制信號(hào)選擇性地切斷該第二參考電壓與該輸入反相器的耦接，以切斷該第二參考電壓與該禁能模塊之間的漏電電流。當(dāng)該周期頻率信號(hào)表示開(kāi)啟時(shí)，該電源開(kāi)關(guān)控制信號(hào)表示開(kāi)啟；當(dāng)該周期脈沖信號(hào)表示關(guān)閉且該輸出致能信號(hào)表示不致能時(shí)，該電源開(kāi)關(guān)控制信號(hào)表示關(guān)閉；當(dāng)該周期脈沖信號(hào)表示關(guān)閉且該輸出致能信號(hào)表示致能時(shí)，該電源開(kāi)關(guān)控制信號(hào)表示開(kāi)啟；當(dāng)該電源開(kāi)關(guān)控制信號(hào)表示開(kāi)啟時(shí)，該電源開(kāi)關(guān)不切斷該第二參考電壓與該輸入反相器的耦接。該禁能模塊依據(jù)多個(gè)子控制信號(hào)，選擇性地耦接該第一參考電壓與該控制輸出端。以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)描述，但不作為對(duì)本發(fā)明的限定。


圖1為說(shuō)明現(xiàn)有技術(shù)的線(xiàn)或比對(duì)電路的示意圖；圖2為說(shuō)明現(xiàn)有技術(shù)的線(xiàn)或比對(duì)電路于輸入致能信號(hào)代表“致能”且控制信號(hào)代表“禁能”時(shí)的內(nèi)部控制信號(hào)的波形圖；圖3為說(shuō)明根據(jù)本發(fā)明的第一實(shí)施例的線(xiàn)或比對(duì)電路的示意圖；圖4為說(shuō)明根據(jù)本發(fā)明的第一實(shí)施例的線(xiàn)或比對(duì)電路的工作原理的示意圖；圖5為說(shuō)明根據(jù)本發(fā)明的第二實(shí)施例的線(xiàn)或比對(duì)電路的示意圖；圖6為說(shuō)明根據(jù)本發(fā)明的第二實(shí)施例的線(xiàn)或比對(duì)電路的工作原理的示意圖。其中，附圖標(biāo)記12100、300、500110、320、520310、510330、530CIIlINV1、INV3、INVeINV2, INV4, INVe0、P0PcoPWpPW2QP1, Qni
Sci SCM、Scni Scnm 子控制信號(hào) SCLK 周期脈沖信號(hào)SENI 輸入致能信號(hào)SENO 輸出致能信號(hào)SMI 中間信號(hào)SSWN> Ssw 電源開(kāi)關(guān)控制信號(hào)Sff1 S\、SffN1 開(kāi)關(guān)SWNVDD、SWvss 電源開(kāi)關(guān)Tp 預(yù)定脈沖寬度Tsi > Ts2 偵測(cè)周期TS11、TS12、TS21、T: 時(shí)段Vnn、Vss 電壓源
具體實(shí)施例方式有鑒于此，本發(fā)明提供一種線(xiàn)或比對(duì)電路，于輸入致能信號(hào)Seni代表“致能”且控制信號(hào)代表“禁能”時(shí)，根據(jù)代表“不致能”的輸出致能信號(hào)，以及時(shí)斷開(kāi)輸入反相器與電源的連接，來(lái)避免大電流的產(chǎn)生而造成的高功耗。請(qǐng)參考圖3。圖3為說(shuō)明根據(jù)本發(fā)明的第一實(shí)施例的線(xiàn)或比對(duì)電路300的示意圖。 線(xiàn)或比對(duì)電路300包含一輸出端Ptl、一輸出反相器INV4、一禁能模塊320、以及一電流控制電路330。電流控制電路330包含一邏輯運(yùn)算電路310、一輸入反相器INV3,以及一電源開(kāi)關(guān)SWNvdd。其中輸入反相器INV3、輸出反相器INV4以及禁能模塊320的結(jié)構(gòu)與工作原理分別與輸入反相器INV1、輸出反相器INV2以及禁能模塊110類(lèi)似，故不再贅述。輸出端Ptl為輸出反相器INV4W輸出端0。也就是說(shuō)，輸出端Ptl用來(lái)產(chǎn)生輸出致能信號(hào)S·。此外，在圖 3中的Ρω是表示一控制輸出端，且控制輸出端Pro耦接至輸出反相器INV4的輸入端I與輸入反相器INV3的輸出端0，且控制輸出端Ρω的電位與輸出致能信號(hào)S·的電位為反相。電源開(kāi)關(guān)SWNvdd耦接于輸入反相器INV3與電壓源Vdd之間，其控制端C耦接于邏輯運(yùn)算電路310的輸出端，用來(lái)接收電源開(kāi)關(guān)控制信號(hào)&胃。電源開(kāi)關(guān)SWNvdd用來(lái)根據(jù)電源開(kāi)關(guān)控制信號(hào)，以控制電壓源Vdd是否提供輸入反相器INV3電能。更明確地說(shuō)，當(dāng)電源開(kāi)關(guān)控制信號(hào)Ssffl代表“開(kāi)啟，，時(shí)，電源開(kāi)關(guān)SWNvdd的第一端1會(huì)耦接至電源開(kāi)關(guān)SWNvdd的第二端2，以使電壓源Vdd能耦接至輸入反相器INV3的電源端PW1,以提供反相器INV3電能； 反之，當(dāng)電源開(kāi)關(guān)控制信號(hào)代表“關(guān)閉”時(shí)，電源開(kāi)關(guān)SWNvdd的第一端1不耦接至電源開(kāi)關(guān)SWNvdd的第二端2，如此，電壓源Vdd無(wú)法透過(guò)電源開(kāi)關(guān)SWNvdd耦接至輸入反相器INV3的電源端PW1,而不提供輸入反相器INV3電能。此外，電源開(kāi)關(guān)SWNvdd是可以一 PMOS晶體管實(shí)施。如此，當(dāng)電源開(kāi)關(guān)控制信號(hào)Ssffl為邏輯“0”(低電位)時(shí)，電源開(kāi)關(guān)控制信號(hào)代表 “開(kāi)啟”而使電源開(kāi)關(guān)SWNvdd導(dǎo)通；當(dāng)電源開(kāi)關(guān)控制信號(hào)為邏輯“1” (高電位)時(shí)，電源開(kāi)關(guān)控制信號(hào)代表“關(guān)閉”而使電源開(kāi)關(guān)SWNvdd不導(dǎo)通。邏輯運(yùn)算電路310根據(jù)周期脈沖信號(hào)Sm與輸出致能信號(hào)Senq以輸出電源開(kāi)關(guān)控制信號(hào)&胃。當(dāng)邏輯運(yùn)算電路310接收到表示“開(kāi)啟”的周期脈沖信號(hào)Sm時(shí)，會(huì)輸出代表 “開(kāi)啟”的電源開(kāi)關(guān)控制信號(hào)&胃。反之，當(dāng)周期脈沖信號(hào)Sm表示“關(guān)閉”時(shí)，此時(shí)邏輯運(yùn)算電路310所輸出的電源開(kāi)關(guān)控制信號(hào)Ssffl是取決于輸出致能信號(hào)S_若此時(shí)輸出致能信號(hào) S·代表“致能”，則邏輯運(yùn)算電路310輸出代表“開(kāi)啟”的電源開(kāi)關(guān)控制信號(hào)；若此時(shí)輸出致能信號(hào)S·代表“不致能”，則邏輯運(yùn)算電路310會(huì)輸出代表“關(guān)閉”的電源開(kāi)關(guān)控制信
巧 Sswn ο由于當(dāng)電源開(kāi)關(guān)SWNvdd關(guān)閉時(shí)，電壓源Vdd不提供輸入反相器INV3電能，此時(shí)即使輸入代表“致能”的輸入致能信號(hào)Seni與代表“不禁能”的控制信號(hào)&，也無(wú)法使線(xiàn)或比對(duì)電路300產(chǎn)生代表“致能”的輸出致能信號(hào)S·。換句話(huà)說(shuō)，當(dāng)電源開(kāi)關(guān)SWNvdd關(guān)閉時(shí)，線(xiàn)或比對(duì)電路300僅能產(chǎn)生代表“不致能”的輸出致能信號(hào)S·。當(dāng)電源開(kāi)關(guān)SWNvdd導(dǎo)通時(shí)，電壓源Vdd可提供輸入反相器INV3電能。此時(shí)線(xiàn)或比對(duì)電路300類(lèi)似線(xiàn)或比對(duì)電路100，輸入代表“致能”的輸入致能信號(hào)Seni可使線(xiàn)或比對(duì)電路300根據(jù)控制信號(hào)&以產(chǎn)生對(duì)應(yīng)邏輯的輸出致能信號(hào)S·。因此，本發(fā)明設(shè)計(jì)邏輯運(yùn)算電路310每隔預(yù)定周期Ts就會(huì)接收到表示 “開(kāi)啟”的周期脈沖信號(hào)Sm，以確保電源開(kāi)關(guān)SWNvdd每隔預(yù)定周期Ts就會(huì)導(dǎo)通，來(lái)使得線(xiàn)或比對(duì)電路300每隔預(yù)定周期Ts就可根據(jù)控制信號(hào)&以產(chǎn)生輸出致能信號(hào)S·。其中預(yù)定周期Ts約等于控制信號(hào)&的周期。如此一來(lái)，線(xiàn)或比對(duì)電路300可偵測(cè)到控制信號(hào)&于每個(gè)周期的變化，而能根據(jù)輸入致能信號(hào)Seni與控制信號(hào)&，產(chǎn)生輸出致能信號(hào)S_。請(qǐng)參考圖4。圖4為說(shuō)明線(xiàn)或比對(duì)電路300的工作原理的示意圖。在圖4中，可分為偵測(cè)周期Tsi與偵測(cè)周期Ts2來(lái)說(shuō)明。其中偵測(cè)周期Tsi與Ts2的時(shí)間長(zhǎng)度皆等于預(yù)定周期Ts。在偵測(cè)周期Tsi中，設(shè)定輸入致能信號(hào)Seni代表“致能”且控制信號(hào)&代表“不禁能”；在偵測(cè)周期Ts2中，設(shè)定輸入致能信號(hào)Seni代表“致能”且控制信號(hào)&代表“禁能”。在偵測(cè)周期Tsi的時(shí)段Tsil中，邏輯運(yùn)算電路310會(huì)接收到表示“開(kāi)啟”的周期脈沖信號(hào)Sm，而據(jù)以輸出表示“開(kāi)啟”的電源開(kāi)關(guān)控制信號(hào)Ssffl。其中時(shí)段Tsil的時(shí)間長(zhǎng)度是等于表示“開(kāi)啟”的周期脈沖信號(hào)Sm的預(yù)定脈沖寬度TP。此時(shí)電源開(kāi)關(guān)SWNvdd導(dǎo)通，因此電壓源Vdd會(huì)透過(guò)電源開(kāi)關(guān)SWNvdd耦接至輸入反相器INV3,以提供輸入反相器INV3電能，來(lái)使輸入反相器INV3可正常運(yùn)作。由于此時(shí)控制信號(hào)&代表“不禁能”，因此禁能模塊320不會(huì)影響中間信號(hào)^n所代表的邏輯。更明確地說(shuō)，此時(shí)子控制信號(hào)、 皆為“關(guān)閉”，因此禁能模塊320的開(kāi)關(guān)SW1 SWm皆不導(dǎo)通。換句話(huà)說(shuō)，輸入反相器INV3的輸出端0無(wú)法透過(guò)禁能模塊320的開(kāi)關(guān)SW1 SWm而耦接至電壓源Vss，而其上的電位亦不會(huì)被電壓源Vss 拉至低電位。如此，輸入反相器INV3會(huì)根據(jù)代表“致能”(邏輯“0”、低電位)的輸入致能信號(hào)，以輸出代表邏輯“1” (高電位)的中間信號(hào)^，且輸出反相器INV4會(huì)據(jù)以輸出代表 “致能”(邏輯“0”、低電位)的輸出致能信號(hào)S·。此外，禁能模塊320的開(kāi)關(guān)SW1 皆不導(dǎo)通，因此電壓源Vdd不會(huì)耦接至電壓源Vss。如此，線(xiàn)或比對(duì)電路300中不會(huì)有大電流的產(chǎn)生。在偵測(cè)周期Tsi的時(shí)段Tsi2中，周期脈沖信號(hào)Sm表示“關(guān)閉”。此時(shí)邏輯運(yùn)算電路310所輸出的電源開(kāi)關(guān)控制信號(hào)是取決于輸出致能信號(hào)SETO。由于此時(shí)輸出致能信號(hào)S·代表“致能”，因此邏輯運(yùn)算電路310仍會(huì)維持輸出代表“開(kāi)啟”的電源開(kāi)關(guān)控制信號(hào) Ssffl。然而，禁能模塊320的開(kāi)關(guān)SW1 SWn皆不導(dǎo)通，因此電壓源Vdd仍不會(huì)耦接至電壓源 Vsso由此可知，當(dāng)輸入致能信號(hào)Seni代表“致能”且控制信號(hào)&代表“不禁能”時(shí)，線(xiàn)或比對(duì)電路300的輸入反相器INV3所輸出的電流込的大小為零，不會(huì)造成多余的功耗。在偵測(cè)周期Ts2的時(shí)段Ts21中，邏輯運(yùn)算電路310會(huì)接收到表示“開(kāi)啟”的周期脈沖信號(hào)Sm，而據(jù)以輸出表示“開(kāi)啟”的電源開(kāi)關(guān)控制信號(hào)Ssffl。其中時(shí)段Ts21的時(shí)間長(zhǎng)度是等于表示“開(kāi)啟”的周期脈沖信號(hào)Sm的預(yù)定脈沖寬度TP。此時(shí)電源開(kāi)關(guān)SWNvdd導(dǎo)通，因此電壓源Vdd會(huì)透過(guò)電源開(kāi)關(guān)SWNvdd耦接至輸入反相器INV3,以提供輸入反相器INV3電能，來(lái)使輸入反相器INV3可正常運(yùn)作。由于此時(shí)子控制信號(hào)SCk代表“開(kāi)啟”，因此開(kāi)關(guān)SWk導(dǎo)通， 而使得輸入反相器INV3的輸出端0可透過(guò)開(kāi)關(guān)SWk耦接至電壓源Vss。換句話(huà)說(shuō)，禁能模塊 320會(huì)借由電壓源Vss將輸入反相器INV3的輸出端0上的電位拉至低電位而使輸入反相器 INV3輸出代表邏輯“0”的中間信號(hào) 5ΜΙ。如此，輸出反相器INV4會(huì)根據(jù)代表邏輯“0” (低電位)的中間信號(hào)^n以產(chǎn)生代表“不致能”(高電位)的輸出致能信號(hào)S·。此外，由于在偵測(cè)周期Ts2的時(shí)段Ts21中，電源開(kāi)關(guān)SWNvdd導(dǎo)通，且此時(shí)輸入反相器 INV3的晶體管Qpi與開(kāi)關(guān)^分別接收代表“致能”(邏輯“0”、低電位)的輸入致能信號(hào)Seni 與代表“開(kāi)啟”的子控制信號(hào)Scx而導(dǎo)通。因此電壓源Vdd會(huì)透過(guò)電源開(kāi)關(guān)SWNVDD、輸入反相器INV3的晶體管Qpi與開(kāi)關(guān)SWk而耦接至電壓源Vss。如此，電流込會(huì)因電壓源Vdd耦接至電壓源Vss而變成大電流。此時(shí)電流込為電壓源Vdd與禁能模塊220之間的漏電電流。且由上述的說(shuō)明可知，當(dāng)電壓源Vdd與禁能模塊320之間具有漏電電流L時(shí)，表示此時(shí)控制輸出端Pro透過(guò)禁能模塊320耦接至電壓源Vss，而使得控制輸出端Pro的電位被拉至為電壓源 Vss的電位。在偵測(cè)周期Ts2的時(shí)段Tffi2中，周期脈沖信號(hào)Sm表示“關(guān)閉”。因此此時(shí)電流控制電路330的邏輯運(yùn)算電路310所輸出的電源開(kāi)關(guān)控制信號(hào)是取決于輸出致能信號(hào)S·。 由于此時(shí)輸出致能信號(hào)S·代表“不致能”，因此邏輯運(yùn)算電路310會(huì)輸出代表“關(guān)閉”的電源開(kāi)關(guān)控制信號(hào)&胃。換句話(huà)說(shuō)，邏輯運(yùn)算電路310會(huì)關(guān)閉電源開(kāi)關(guān)SWNvdd,以將輸入反相器 INV3與電壓源Vdd的連結(jié)斷開(kāi)，而使得電壓源Vdd不再耦接于電壓源Vss。如此，電流込會(huì)的大小會(huì)降為零。換句話(huà)說(shuō)，電流控制電路330依據(jù)周期頻率信號(hào)Sm與輸出致能信號(hào)S_， 可選擇性地切斷電壓源Vdd與禁能模塊320之間的漏電電流。由前述的說(shuō)明可知，當(dāng)輸入致能信號(hào)Seni代表“致能”且控制信號(hào)&代表“禁能” 時(shí)，于時(shí)段Ts21中，邏輯運(yùn)算電路310會(huì)接收到表示“開(kāi)啟，，的周期脈沖信號(hào)Sm，而使得電源開(kāi)關(guān)SWNvdd導(dǎo)通，造成電壓源Vdd耦接至電壓源Vss，而產(chǎn)生大電流；然而，于時(shí)段I^2中，代表“不致能”的輸出致能信號(hào)S·會(huì)使邏輯運(yùn)算電路310關(guān)閉電源開(kāi)關(guān)SWNvdd,以將輸入反相器INV3與電壓源Vdd的連結(jié)斷開(kāi)，而使得電壓源Vdd不再耦接于電壓源Vss。因此，本發(fā)明可借由設(shè)計(jì)預(yù)定脈沖寬度Tp的值，以使時(shí)段Ts21的時(shí)間長(zhǎng)度遠(yuǎn)小于時(shí)段TS22。如此，可減少線(xiàn)或比對(duì)電路300中電壓源Vdd耦接至電壓源Vss的時(shí)間，以防止大電流與高功耗的產(chǎn)生。此外，在線(xiàn)或比對(duì)電路300中，當(dāng)輸入致能信號(hào)Seni表示“不致能”時(shí)，無(wú)論控制信號(hào)&表示“禁能”或表示“不禁能”，輸入反相器INV3所輸出的中間信號(hào)^n的邏輯皆為“0”， 而使得輸出反相器INV4所產(chǎn)生的輸出致能信號(hào)Sem表示“不致能”。另夕卜，在線(xiàn)或比對(duì)電路300中，邏輯運(yùn)算電路310可用正反器(flip-flop)或閂鎖器(latch)來(lái)實(shí)施。請(qǐng)參考圖5。圖5為說(shuō)明根據(jù)本發(fā)明的第二實(shí)施例的線(xiàn)或比對(duì)電路500的示意圖。 線(xiàn)或比對(duì)電路500用來(lái)根據(jù)輸入致能信號(hào)Seni與控制信號(hào)S。N，以產(chǎn)生輸出致能信號(hào)S_。線(xiàn)或比對(duì)電路500包含一輸出端Ptl、一輸出反相器INV6、一禁能模塊520、以及一電流控制電路530。電流控制電路530包含一邏輯運(yùn)算電路510、一輸入反相器INV5,以及一電源開(kāi)關(guān)Sffvsso邏輯運(yùn)算電路510、輸入反相器INV5以及輸出反相器INV6的結(jié)構(gòu)與工作原理分別與輸入反相器INV1、輸出反相器INV2以及邏輯運(yùn)算電路310類(lèi)似，故不再贅述。輸出端Ptl為輸出反相器INV6W輸出端0。也就是說(shuō)，輸出端Ptl用來(lái)產(chǎn)生輸出致能信號(hào)S·。此外，在圖 5中的Ρω是表示控制輸出端，且控制輸出端Pro耦接至輸出反相器INV6的輸入端I與輸入反相器INV5的輸出端0，且控制輸出端Ρω的電位與輸出致能信號(hào)S·的電位為反相。相較于線(xiàn)或比對(duì)電路300的禁能模塊320與電源開(kāi)關(guān)SWNvdd,禁能模塊520是耦接于電壓源 Vdd與輸入反相器INV3的輸出端0之間，且電源開(kāi)關(guān)SWvss是耦接于輸入反相器INV5與電壓源Vss之間。此外在線(xiàn)或比對(duì)電路500中，當(dāng)輸入致能信號(hào)Seni與輸出致能信號(hào)S·為邏輯 “1” (高電位)時(shí)，輸入致能信號(hào)Seni與輸出致能信號(hào)S_代表“致能”；當(dāng)輸入致能信號(hào)Seni 與輸出致能信號(hào)S·為邏輯“0” (低電位)時(shí)，輸入致能信號(hào)Seni與輸出致能信號(hào)S·代表 “不致能”。電源開(kāi)關(guān)SWvss用來(lái)根據(jù)電源開(kāi)關(guān)控制信號(hào)Ssw，以控制電壓源Vss是否提供輸入反相器INV5電能。更明確地說(shuō)，電源開(kāi)關(guān)SWvss的控制端C用來(lái)接收電源開(kāi)關(guān)控制信號(hào)&w。當(dāng)電源開(kāi)關(guān)控制信號(hào)^代表“開(kāi)啟”時(shí)，電源開(kāi)關(guān)SWvss的第一端1會(huì)耦接至電源開(kāi)關(guān)SWvss的第二端2，以使電壓源Vss透過(guò)電源開(kāi)關(guān)SWvss耦接至輸入反相器INV5的電源端PW2,以提供反相器INV5電能。反之，當(dāng)電源開(kāi)關(guān)控制信號(hào)^代表“關(guān)閉”時(shí)，電源開(kāi)關(guān)SWvss的第一端 1不耦接至電源開(kāi)關(guān)SWvss的第二端2。如此，電壓源Vss無(wú)法透過(guò)電源開(kāi)關(guān)SWvss耦接至輸入反相器INV5的電源端PW2,而不提供反相器INV5電能。此外，電源開(kāi)關(guān)SWvss是可以NMOS晶體管實(shí)施。此時(shí)，當(dāng)電源開(kāi)關(guān)控制信號(hào)^為邏輯“1”(高電位)時(shí)，電源開(kāi)關(guān)控制信號(hào)^^ 是代表“開(kāi)啟”而可導(dǎo)通電源開(kāi)關(guān)SWvss ；當(dāng)電源開(kāi)關(guān)控制信號(hào)^為邏輯“0” (低電位)時(shí)， 電源開(kāi)關(guān)控制信號(hào)Ssw是代表“關(guān)閉”而可關(guān)閉電源開(kāi)關(guān)SWvss。禁能模塊520包含開(kāi)關(guān)SWN1 S\TOM。開(kāi)關(guān)SWN1 SWNm的控制端C分別接收控制信號(hào)S。N所包含的子控制信號(hào)Sm SCNM，開(kāi)關(guān)SWN1 SWNm的第一端1皆耦接至輸入反相器 INV5的輸出端0，開(kāi)關(guān)SWN1 SWNm的第二端2皆耦接至電壓源VDD。與禁能模塊320的開(kāi)關(guān) Sff1 SWm類(lèi)似，每個(gè)開(kāi)關(guān)SWN1 SWNm皆會(huì)根據(jù)其所接收的子控制信號(hào)，而將開(kāi)關(guān)的第一端 1耦接至第二端2。于禁能模塊520中，開(kāi)關(guān)SWN1 S^TOm可以PMOS晶體管實(shí)施。因此，當(dāng)子控制信號(hào)Scni Sotm為邏輯“0”(低電位)時(shí)，子控制信號(hào)Scni Sotm是代表“開(kāi)啟”而可導(dǎo)通開(kāi)關(guān)SWN1 SWNm ；當(dāng)子控制信號(hào)Scni Scnm為邏輯“1”(高電位)時(shí)，子控制信號(hào)Scni Scnm是代表“關(guān)閉”而可導(dǎo)通開(kāi)關(guān)SWN1 SWN 。在禁能模塊520中，當(dāng)控制信號(hào)^代表“禁能”時(shí)，代表在子控制信號(hào)Sm Scnm 之中，至少有一子控制信號(hào)(如SaJ代表“開(kāi)啟”。因此此時(shí)在禁能模塊520中，對(duì)應(yīng)于子控制信號(hào)Scmk的開(kāi)關(guān)SWNk會(huì)導(dǎo)通。如此，輸入反相器INV5所輸出的中間信號(hào)^n會(huì)透過(guò)開(kāi)關(guān)SWNk耦接至電壓源VDD，造成輸入反相器INV5的輸出端0上的電位被拉至高電位而變成邏輯“ 1 ”。因此，當(dāng)控制信號(hào)Scm代表“禁能”時(shí)，禁能模塊520會(huì)控制輸入反相器INV5所輸出的中間信號(hào)^n代表邏輯“1” (高電位)。反之，當(dāng)控制信號(hào)、代表“不禁能”時(shí)，表示此時(shí)子控制信號(hào)Sm Scnm皆為“關(guān)閉”，因此開(kāi)關(guān)SWN1 SWNm皆不導(dǎo)通。如此，禁能模塊520 不會(huì)影響中間信號(hào)^n所代表的邏輯。請(qǐng)參考圖6。圖6為說(shuō)明線(xiàn)或比對(duì)電路500的工作原理的示意圖。在圖6中，可分為偵測(cè)周期Tsi與偵測(cè)周期Ts2來(lái)說(shuō)明。其中偵測(cè)周期Tsi與Ts2的時(shí)間長(zhǎng)度皆等于控制信號(hào)S。N的變化的預(yù)定周期Ts。在偵測(cè)周期Tsi中，設(shè)定輸入致能信號(hào)Seni代表“致能”且控制信號(hào)S。NK表“不禁能”；在偵測(cè)周期I^2中，設(shè)定輸入致能信號(hào)Seni代表“致能”且控制信號(hào) 、代表“禁能”。在偵測(cè)周期Tsi的時(shí)段Tsil中，邏輯運(yùn)算電路510會(huì)接收到表示“開(kāi)啟”的周期脈沖信號(hào)Sm，而據(jù)以輸出表示“開(kāi)啟”的電源開(kāi)關(guān)控制信號(hào)&w。其中時(shí)段Tsil的時(shí)間長(zhǎng)度是等于表示“開(kāi)啟，，的周期脈沖信號(hào)Sm的預(yù)定脈沖寬度TP。此時(shí)開(kāi)關(guān)SWNvdd導(dǎo)通，因此電壓源 Vss會(huì)透過(guò)電源開(kāi)關(guān)SWvss耦接至輸入反相器INV5,以提供輸入反相器INV5電能，來(lái)使輸入反相器INV5可正常運(yùn)作。由于此時(shí)控制信號(hào)Scn代表“不禁能”，因此禁能模塊520不會(huì)影響中間信號(hào)^所代表的邏輯。更明確地說(shuō)，此時(shí)子控制信號(hào)S。N1 Scnm皆為“關(guān)閉”，因此禁能模塊520的開(kāi)關(guān)SWN1 SWNm皆不導(dǎo)通。換句話(huà)說(shuō)，輸入反相器INV5的輸出端0無(wú)法透過(guò)禁能模塊520的開(kāi)關(guān)SWN1 SWNm而耦接至電壓源VDD，而其上的電位亦不會(huì)被電壓源Vdd 拉至高電位。如此，輸入反相器INV5會(huì)根據(jù)代表“致能”(邏輯“1”、高電位)的輸入致能信號(hào)Seni，以輸出代表邏輯“0” (低電位)的中間信號(hào) 5ΜΙ，且輸出反相器INV6會(huì)據(jù)以產(chǎn)生代表 “致能”(邏輯“1”、高電位)的輸出致能信號(hào)S·。此外，禁能模塊520的開(kāi)關(guān)SWN1-SWNm 皆不導(dǎo)通，因此電壓源Vss不會(huì)耦接至電壓源VDD。如此，線(xiàn)或比對(duì)電路500于此時(shí)不會(huì)有大電流的產(chǎn)生。在偵測(cè)周期Tsi的時(shí)段Tsi2中，周期脈沖信號(hào)Sm表示“關(guān)閉”。此時(shí)邏輯運(yùn)算電路 510所輸出的電源開(kāi)關(guān)控制信號(hào)是取決于輸出致能信號(hào)S_。由于此時(shí)輸出致能信號(hào)3_ 代表“致能”，因此邏輯運(yùn)算電路510仍會(huì)維持輸出代表“開(kāi)啟，，的電源開(kāi)關(guān)控制信號(hào)Ssffl。 然而，禁能模塊520的開(kāi)關(guān)SWN1 SWNm皆不導(dǎo)通，因此電壓源Vss仍不會(huì)耦接至電壓源VDD。 由此可知，當(dāng)輸入致能信號(hào)Seni代表“致能”且控制信號(hào)^代表“不禁能”時(shí)，線(xiàn)或比對(duì)電路 500的輸入反相器INV5的輸出端0上的電流込的大小為零，不會(huì)造成多余的功耗。在偵測(cè)周期Ts2的時(shí)段Ts21中，邏輯運(yùn)算電路510會(huì)接收到表示“開(kāi)啟”的周期脈沖信號(hào)Sm，而據(jù)以輸出表示“開(kāi)啟”的電源開(kāi)關(guān)控制信號(hào)& 。其中時(shí)段Ts21的時(shí)間長(zhǎng)度是等于表示“開(kāi)啟”的周期脈沖信號(hào)Sm的預(yù)定脈沖寬度TP。此時(shí)電源開(kāi)關(guān)SWvss導(dǎo)通，因此電壓源Vss會(huì)透過(guò)電源開(kāi)關(guān)SWvss耦接至輸入反相器INV5,以提供輸入反相器INV5電能，來(lái)使輸入反相器INV5可正常運(yùn)作。由于此時(shí)子控制信號(hào)Sm代表“開(kāi)啟”，因此開(kāi)關(guān)SWNk導(dǎo)通，而使得輸入反相器INV5的輸出端0可透過(guò)開(kāi)關(guān)SWNk耦接至電壓源VDD。換句話(huà)說(shuō)，禁能模塊 520會(huì)借由電壓源Vdd將輸入反相器INV5的輸出端0上的電位拉至高電位而使輸入反相器 INV5輸出代表邏輯“1”的中間信號(hào)^。如此，輸出反相器INV6會(huì)根據(jù)代表邏輯“1” (高電位)的中間信號(hào)^n以輸出代表“不致能”(低電位)的輸出致能信號(hào)S·。此外，由于在偵測(cè)周期Ts2的時(shí)段Ts21中，電源開(kāi)關(guān)SWvss導(dǎo)通，且此時(shí)輸入反相器 INV5的晶體管Qw與開(kāi)關(guān)SWNk分別接收代表“致能”(邏輯“1”、高電位)的輸入致能信號(hào) Seni與代表“開(kāi)啟”的子控制信號(hào)Sm而導(dǎo)通。因此電壓源Vss會(huì)透過(guò)電源開(kāi)關(guān)SWvss、輸入反相器INV5的晶體管Qw與開(kāi)關(guān)SWNk而耦接至電壓源Vdd。如此，電流込會(huì)因電壓源Vdd耦接至電壓源Vss而變成大電流。此時(shí)電流込是為電壓源Vss與禁能模塊520之間的漏電電流。 且由上述的說(shuō)明可知，當(dāng)電壓源Vss與禁能模塊520之間具有漏電電流L時(shí)，表示此時(shí)控制輸出端Pro透過(guò)禁能模塊520耦接至電壓源VDD，而使得控制輸出端Pro的電位被拉至為電壓源Vdd的電位。
在偵測(cè)周期Ts2的時(shí)段Tffi2中，周期脈沖信號(hào)Sm表示“關(guān)閉”。因此此時(shí)電流控制電路530的邏輯運(yùn)算電路510所輸出的電源開(kāi)關(guān)控制信號(hào)Ssw是取決于輸出致能信號(hào)S·。 由于此時(shí)輸出致能信號(hào)S·代表“不致能”，因此邏輯運(yùn)算電路510會(huì)輸出代表“關(guān)閉”的電源開(kāi)關(guān)控制信號(hào)&w。換句話(huà)說(shuō)，邏輯運(yùn)算電路510會(huì)關(guān)閉電源開(kāi)關(guān)SWvss，以將輸入反相器 INV5與電壓源Vss的連結(jié)斷開(kāi)，而使得電壓源Vss不再耦接于電壓源VDD。如此，電流込會(huì)的大小會(huì)降為零。換句話(huà)說(shuō)，電流控制電路530依據(jù)周期頻率信號(hào)Sm與輸出致能信號(hào)S_， 可選擇性地切斷電壓源Vss與禁能模塊520之間的漏電電流。由前述的說(shuō)明可知，當(dāng)輸入致能信號(hào)Seni代表“致能”且控制信號(hào)、代表“禁能” 時(shí)，于時(shí)段Ts21中，邏輯運(yùn)算電路510會(huì)接收到表示“開(kāi)啟，，的周期脈沖信號(hào)Sm，而使得電源開(kāi)關(guān)SWvss導(dǎo)通，造成電壓源Vss耦接至電壓源VDD，而產(chǎn)生大電流；然而，于時(shí)段L2中，代表“不致能”的輸出致能信號(hào)S·會(huì)使邏輯運(yùn)算電路510關(guān)閉電源開(kāi)關(guān)SWvss，以將輸入反相器INV5與電壓源Vss的連結(jié)斷開(kāi)，而使得電壓源Vss不再耦接于電壓源VDD。因此，本發(fā)明可借由設(shè)計(jì)預(yù)定脈沖寬度Tp的值，以使時(shí)段Ts21的時(shí)間長(zhǎng)度遠(yuǎn)小于時(shí)段TS22。如此，可減少線(xiàn)或比對(duì)電路500中電壓源Vss耦接至電壓源Vdd的時(shí)間，以防止大電流與高功耗的產(chǎn)生。此外，在線(xiàn)或比對(duì)電路500中，當(dāng)輸入致能信號(hào)Seni表示“不致能”時(shí)，無(wú)論控制信號(hào)^表示“禁能”或表示“不禁能”，輸入反相器INV5所輸出的中間信號(hào)^n的邏輯皆為“1”， 而使得輸出反相器INV6所產(chǎn)生的輸出致能信號(hào)Sem表示“不致能”。另夕卜，在線(xiàn)或比對(duì)電路500中，邏輯運(yùn)算電路510可用正反器(flip-flop)或閂鎖器(latch)來(lái)實(shí)施。綜上所述，借由輸入表示“致能”的輸入致能信號(hào)，可致能本發(fā)明的線(xiàn)或比對(duì)電路， 以使本發(fā)明的線(xiàn)或比對(duì)電路根據(jù)控制信號(hào)與周期脈沖信號(hào)，以產(chǎn)生輸出致能信號(hào)。當(dāng)周期脈沖信號(hào)表示“開(kāi)啟”時(shí)，此時(shí)若輸入致能信號(hào)代表“致能”且控制信號(hào)代表“不禁能”，線(xiàn)或比對(duì)電路輸出代表“致能”的輸出致能信號(hào)；若輸入致能信號(hào)代表“致能”且控制信號(hào)代表 “禁能”，線(xiàn)或比對(duì)電路輸出代表“不致能”的輸出致能信號(hào)。且本發(fā)明的線(xiàn)或比對(duì)電路，借由控制表示“開(kāi)啟”的周期脈沖信號(hào)的預(yù)定脈沖寬度，可縮短電壓源Vdd耦接電壓源Vss的時(shí)間， 意即本發(fā)明的線(xiàn)或比對(duì)電路借由控制該周期脈沖信號(hào)的預(yù)定脈沖寬度，可及時(shí)斷開(kāi)高電位的電壓源與低電位的電壓源的連結(jié)，以防止大電流與高功耗的產(chǎn)生，帶給使用者更大的方便。當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種具低功耗的線(xiàn)或比對(duì)電路，其特征在于，包含一輸入反相器，用來(lái)將一輸入致能信號(hào)反相以據(jù)以產(chǎn)生一中間信號(hào)； 一電源開(kāi)關(guān)，耦接于該輸入反相器與一第一電壓源之間，用來(lái)根據(jù)一電源開(kāi)關(guān)控制信號(hào)，以控制該第一電壓源提供該輸入反相器電能；其中當(dāng)該電源開(kāi)關(guān)控制信號(hào)表示開(kāi)啟時(shí)，該第一電壓源透過(guò)該電源開(kāi)關(guān)提供給該輸入反相器電能；一邏輯運(yùn)算電路，用來(lái)接收一周期脈沖信號(hào)與一輸出致能信號(hào)并據(jù)以輸出該電源開(kāi)關(guān)控制信號(hào)；其中當(dāng)該周期脈沖信號(hào)表示開(kāi)啟時(shí)，該電源開(kāi)關(guān)控制信號(hào)表示開(kāi)啟； 其中當(dāng)該周期脈沖信號(hào)表示關(guān)閉且該輸出致能信號(hào)表示不致能時(shí)，該電源開(kāi)關(guān)控制信號(hào)表示關(guān)閉；其中當(dāng)該周期脈沖信號(hào)表示關(guān)閉且該輸出致能信號(hào)表示致能時(shí)，該電源開(kāi)關(guān)控制信號(hào)表示開(kāi)啟；其中該周期脈沖信號(hào)每隔一預(yù)定周期表示開(kāi)啟且維持一預(yù)定脈沖寬度； 一禁能模塊，用來(lái)根據(jù)一控制信號(hào)，控制該中間信號(hào)表示一第一預(yù)定邏輯； 其中當(dāng)該控制信號(hào)表示禁能或該輸入致能信號(hào)表示不致能時(shí)，該中間信號(hào)表示該第一預(yù)定邏輯；其中當(dāng)該控制信號(hào)表示不禁能且該輸入致能信號(hào)表示致能時(shí)，該中間信號(hào)表示一第二預(yù)定邏輯；以及一輸出反相器，用來(lái)將該中間信號(hào)反相并據(jù)以產(chǎn)生該輸出致能信號(hào)； 其中當(dāng)該中間信號(hào)代表該第一預(yù)定邏輯時(shí)，該輸出致能信號(hào)表示不致能； 其中當(dāng)該中間信號(hào)代表該第二預(yù)定邏輯時(shí)，該輸出致能信號(hào)表示致能。
2.根據(jù)權(quán)利要求1所述的具低功耗的線(xiàn)或比對(duì)電路，其特征在于，該輸入反相器包含一第一晶體管，包含一第一端，經(jīng)由該電源開(kāi)關(guān)耦接至該第一電壓源；一第二端，耦接至該輸出反相器與該禁能模塊，用來(lái)產(chǎn)生該中間信號(hào)；以及一控制端，用來(lái)接收該輸入致能信號(hào)；其中當(dāng)該輸入致能信號(hào)表示致能時(shí)，該第一晶體管的該第一端是耦接至該第一晶體管的該第二端；以及一第二晶體管，包含一第一端，耦接至該第一晶體管的該第二端； 一第二端，耦接至一第二電壓源；以及一控制端，用來(lái)接收該輸入致能信號(hào)；其中當(dāng)該輸入致能信號(hào)表示不致能時(shí)，該第二晶體管的該第一端是耦接至該第二晶體管的該第二端。
3.根據(jù)權(quán)利要求2所述的具低功耗的線(xiàn)或比對(duì)電路，其特征在于，該禁能模塊包含 M個(gè)開(kāi)關(guān)，用來(lái)根據(jù)M個(gè)子控制信號(hào)，控制該中間信號(hào)表示該第一預(yù)定邏輯； 其中該M個(gè)開(kāi)關(guān)的一第K個(gè)開(kāi)關(guān)包含一第一端，耦接至該第一晶體管的該第二端；一第二端，耦接至該第二電壓源；以及一控制端，用來(lái)接收該M個(gè)子控制信號(hào)的一第K個(gè)子控制信號(hào)；其中當(dāng)該M個(gè)子控制信號(hào)的該第K個(gè)子信號(hào)表示開(kāi)啟時(shí)，該M個(gè)開(kāi)關(guān)中的該第K個(gè)開(kāi)關(guān)的該第一端耦接至該M個(gè)開(kāi)關(guān)中的該第K個(gè)開(kāi)關(guān)的該第二端；其中M、K代表正整數(shù)，且1 < K < M ；其中當(dāng)該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)表示開(kāi)啟時(shí)，該控制信號(hào)表示禁能；其中當(dāng)該M個(gè)子控制信號(hào)皆表示關(guān)閉時(shí)，該控制信號(hào)表示不禁能。
4.根據(jù)權(quán)利要求3所述的具低功耗的線(xiàn)或比對(duì)電路，其特征在于，當(dāng)該輸入致能信號(hào)表示致能時(shí)，該輸入致能信號(hào)為低電位；當(dāng)該輸入致能信號(hào)表示不致能時(shí)，該輸入致能信號(hào)為高電位；當(dāng)該輸出致能信號(hào)表示致能時(shí)，該輸出致能信號(hào)為低電位；當(dāng)該輸出致能信號(hào)表示不致能時(shí)，該輸出致能信號(hào)為高電位；當(dāng)該中間信號(hào)表示該第一預(yù)定邏輯，該中間信號(hào)為低電位；當(dāng)該中間信號(hào)表示該第二預(yù)定邏輯，該中間信號(hào)為高電位。
5.根據(jù)權(quán)利要求4所述的具低功耗的線(xiàn)或比對(duì)電路，其特征在于，該第一晶體管為P型金氧半導(dǎo)體晶體管，該第二晶體管為N型金氧半導(dǎo)體晶體管。
6.根據(jù)權(quán)利要求4所述的具低功耗的線(xiàn)或比對(duì)電路，其特征在于，該M個(gè)開(kāi)關(guān)皆為 NMOS晶體管；當(dāng)該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)表示開(kāi)啟時(shí)，該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)為高電位；當(dāng)該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)表示關(guān)閉時(shí)， 該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)為低電位。
7.根據(jù)權(quán)利要求3所述的具低功耗的線(xiàn)或比對(duì)電路，其特征在于，當(dāng)該輸入致能信號(hào)表示致能時(shí)，該輸入致能信號(hào)為高電位；當(dāng)該輸入致能信號(hào)表示不致能時(shí)，該輸入致能信號(hào)為低電位；當(dāng)該輸出致能信號(hào)表示致能時(shí)，該輸出致能信號(hào)為高電位；當(dāng)該輸出致能信號(hào)表示不致能時(shí)，該輸出致能信號(hào)為低電位；當(dāng)該中間信號(hào)表示該第一預(yù)定邏輯，該中間信號(hào)為高電位；當(dāng)該中間信號(hào)表示該第二預(yù)定邏輯，該中間信號(hào)為低電位。
8.根據(jù)權(quán)利要求7所述的具低功耗的線(xiàn)或比對(duì)電路，其特征在于，該第二晶體管為 PMOS晶體管，該第一晶體管為NMOS晶體管。
9.根據(jù)權(quán)利要求7所述的具低功耗的線(xiàn)或比對(duì)電路，其特征在于，該M個(gè)開(kāi)關(guān)皆為 PMOS晶體管；當(dāng)該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)表示開(kāi)啟時(shí)，該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)為低電位；當(dāng)該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)表示關(guān)閉時(shí)， 該M個(gè)子控制信號(hào)的該第K個(gè)子控制信號(hào)為高電位。
10.根據(jù)權(quán)利要求1所述的具低功耗的線(xiàn)或比對(duì)電路，其特征在于，該邏輯運(yùn)算電路為一正反器或一閂鎖器。
11.根據(jù)權(quán)利要求1所述的具低功耗的線(xiàn)或比對(duì)電路，其特征在于，該預(yù)定周期約等于該控制信號(hào)變化的周期。
12.—種具低功耗的線(xiàn)或比對(duì)電路，其特征在于，包含一輸出端，用來(lái)輸出一輸出致能信號(hào)；一禁能模塊，位于一第一參考電壓與一控制輸出端之間，該禁能模塊包含多個(gè)開(kāi)關(guān)，每一開(kāi)關(guān)的一端耦接至該第一參考電壓，每一開(kāi)關(guān)的另一端耦接至該控制輸出端；其中該輸出致能信號(hào)的電位與該控制輸出端的電位為反相；以及一電流控制電路，耦接于該輸出端、該控制輸出點(diǎn)與一第二參考電壓，該電流控制電路依據(jù)一周期頻率信號(hào)與該輸出致能信號(hào)，以選擇性地切斷該第二參考電壓與該禁能模塊之間的一漏電電流。
13.根據(jù)權(quán)利要求12所述的具低功耗的線(xiàn)或比對(duì)電路，其特征在于，當(dāng)該第二參考電壓與該禁能模塊之間具有該漏電電流時(shí)，該控制輸出端的電位被拉至為該第一參考電壓的電位。
14.根據(jù)權(quán)利要求12所述的具低功耗的線(xiàn)或比對(duì)電路，其特征在于，該線(xiàn)或比對(duì)電路另包含一輸出反相器，位于該控制輸出端與該輸出端之間，用以將該控制輸出端的電位進(jìn)行反相運(yùn)算以產(chǎn)生該輸出致能信號(hào)。
15.根據(jù)權(quán)利要求14所述的具低功耗的線(xiàn)或比對(duì)電路，其特征在于，該電流控制電路包含一邏輯運(yùn)算電路，用來(lái)接收該周期頻率信號(hào)與該輸出致能信號(hào)，以產(chǎn)生一電源開(kāi)關(guān)控制信號(hào)；一輸入反相器，耦接至該控制輸出端，該輸入反相器用來(lái)將一輸入致能信號(hào)反相；一電源開(kāi)關(guān)，耦接于該第二參考電壓、該輸入反相器與該邏輯運(yùn)算電路，該電源開(kāi)關(guān)根據(jù)該電源開(kāi)關(guān)控制信號(hào)選擇性地切斷該第二參考電壓與該輸入反相器的耦接，以切斷該第二參考電壓與該禁能模塊之間的漏電電流。
16.根據(jù)權(quán)利要求15所述的具低功耗的線(xiàn)或比對(duì)電路，其特征在于，當(dāng)該周期頻率信號(hào)表示開(kāi)啟時(shí)，該電源開(kāi)關(guān)控制信號(hào)表示開(kāi)啟；當(dāng)該周期脈沖信號(hào)表示關(guān)閉且該輸出致能信號(hào)表示不致能時(shí)，該電源開(kāi)關(guān)控制信號(hào)表示關(guān)閉；當(dāng)該周期脈沖信號(hào)表示關(guān)閉且該輸出致能信號(hào)表示致能時(shí)，該電源開(kāi)關(guān)控制信號(hào)表示開(kāi)啟；當(dāng)該電源開(kāi)關(guān)控制信號(hào)表示開(kāi)啟時(shí)， 該電源開(kāi)關(guān)不切斷該第二參考電壓與該輸入反相器的耦接。
17.根據(jù)權(quán)利要求16所述的具低功耗的線(xiàn)或比對(duì)電路，其特征在于，該禁能模塊依據(jù)多個(gè)子控制信號(hào)，選擇性地耦接該第一參考電壓與該控制輸出端。
全文摘要
本發(fā)明公開(kāi)了一種具低功耗的線(xiàn)或比對(duì)電路，借由輸入表示“致能”的一輸入致能信號(hào)以致能。該線(xiàn)或比對(duì)電路根據(jù)一控制信號(hào)與一周期脈沖信號(hào)，以產(chǎn)生一輸出致能信號(hào)。當(dāng)該周期脈沖信號(hào)表示“開(kāi)啟”時(shí)，若該輸入致能信號(hào)代表“致能”且該控制信號(hào)代表“不禁能”，該輸出致能信號(hào)代表“致能”；若該輸入致能信號(hào)代表“致能”且該控制信號(hào)代表“禁能”，該輸出致能信號(hào)代表“不致能”。該線(xiàn)或比對(duì)電路借由控制該周期脈沖信號(hào)的預(yù)定脈沖寬度，可及時(shí)斷開(kāi)高電位的電壓源與低電位的電壓源的連結(jié)，如此，可防止大電流以節(jié)省功耗。
文檔編號(hào)G11C11/4063GK102324248SQ20111011200
公開(kāi)日2012年1月18日 申請(qǐng)日期2011年4月27日 優(yōu)先權(quán)日2010年11月2日
發(fā)明者張家瑋, 張峰嘉 申請(qǐng)人:鈺創(chuàng)科技股份有限公司