專利名稱：電阻改變型存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電阻改變型存儲器。
背景技術(shù)：
電阻改變型存儲器，諸如MRAM(磁隨機(jī)存取存儲器)、ReRAM(阻性隨機(jī)存取存儲器)等，作為繼NAND型閃存之后的下一代非易失性存儲器已引起了關(guān)注(參考，例如，第 6，256，223號美國專利)。通過使寫電流流入例如作為存儲單元的電阻改變元件并改變其狀態(tài)(電阻值)， 數(shù)據(jù)被寫入電阻改變型存儲器。另外，通過使讀電流流入電阻改變元件并檢測其電阻值，數(shù)據(jù)被讀出。讀電流的值被設(shè)置得小于寫電流的值。用于評價非易失性存儲器性能的要素有干擾(disturb)和保持能力 (retention)0干擾是指當(dāng)數(shù)據(jù)被讀和寫時對存儲單元造成的擾動(錯誤的寫)，保持能力是指存儲單元的數(shù)據(jù)保持期間。順帶提一下，當(dāng)存儲單元被小型化時，因?yàn)椴季€電阻值和晶體管的導(dǎo)通電阻值增加了，所以當(dāng)驅(qū)動電壓具有預(yù)定值時，能夠流入到存儲單元的寫電流值減小了。然而，寫電流的值影響保持能力。即，當(dāng)寫電流的值減小時，存儲單元的數(shù)據(jù)保持期間通常被縮短了。另外，讀數(shù)據(jù)時施加到存儲單元上的電壓影響讀靈敏度。因而，為了保持足夠的讀靈敏度，讀數(shù)據(jù)時施加到存儲單元上的電壓、即、讀電流的值，不能被充分減小。在此情況下，當(dāng)寫電流的值如上所述被減小時，因?yàn)閷憯?shù)據(jù)時施加到存儲單元上的電壓被減小，所以讀數(shù)據(jù)時施加到存儲單元上的電壓與寫數(shù)據(jù)時施加到存儲單元上的電壓之間的比率被減小了。因此，當(dāng)寫電流的值被減小時，容易發(fā)生讀干擾(read disturb)。

發(fā)明內(nèi)容
本發(fā)明的一個方面的電阻改變型存儲器具有沿著第一方向延伸的第一和第二驅(qū)動線；沿著與第一方向交叉的第二方向延伸的第三驅(qū)動線；一端與第三驅(qū)動線相連接的第一電阻改變元件；第一二極管，具有與第一驅(qū)動線相連接的陽極和與第一電阻改變元件的另一端相連接的陰極；第二二極管，具有與第一電阻改變元件的另一端相連接的陽極和與第二驅(qū)動線相連接的陰極；驅(qū)動器/接收器(sinker)，將寫電流供給到第一電阻改變元件； 以及寫控制電路，其被配置為，當(dāng)?shù)谝粩?shù)據(jù)被寫入到第一電阻改變元件時，使寫電流按從第一驅(qū)動線到第三驅(qū)動線的方向流動，并且當(dāng)?shù)诙?shù)據(jù)被寫入到第一電阻改變元件時，使寫電流按從第三驅(qū)動線到第二驅(qū)動線的方向流動。 本發(fā)明的一個方面的電阻改變型存儲器具有沿著第一方向延伸的第一和第二驅(qū)動線；沿著與第一方向交叉的第二方向延伸的第三和第四驅(qū)動線；一端與第三驅(qū)動線相連接的第一和第二電阻改變元件；一端與第四驅(qū)動線相連接的第三和第四電阻改變元件；第一齊納二極管，具有與第一電阻改變元件的另一端相連接的陽極和與第一驅(qū)動線相連接的陰極；第二齊納二極管，具有與第二電阻改變元件的另一端相連接的陽極和與第二驅(qū)動線相連接的陰極；第三齊納二極管，具有與第三電阻改變元件的另一端相連接的陽極和與第一驅(qū)動線相連接的陰極；第四齊納二極管，具有與第四電阻改變元件的另一端相連接的陽極和與第二驅(qū)動線相連接的陰極；驅(qū)動器/接收器，將寫電流供給到第一電阻改變元件；以及寫控制電路，其被配置為，當(dāng)?shù)谝粩?shù)據(jù)被寫入到第一電阻改變元件時，使寫電流按從第一驅(qū)動線到第三驅(qū)動線的方向流動，并且當(dāng)?shù)诙?shù)據(jù)被寫入到第一電阻改變元件時，使寫電流按從第三驅(qū)動線到第一驅(qū)動線的方向流動。當(dāng)?shù)谝缓偷诙?shù)據(jù)被寫入到第一電阻改變元件時，寫控制電路使第二驅(qū)動線浮置。寫電流被設(shè)置成這樣的值使得當(dāng)?shù)谝粩?shù)據(jù)被寫入到第一電阻改變元件時，讓施加到第一齊納二極管的電壓等于或大于該第一齊納二極管的齊納電壓而施加到第三齊納二極管的電壓小于該第三齊納二極管齊納電壓，以及當(dāng)?shù)诙?shù)據(jù)被寫入到第一電阻改變元件時讓施加到第四齊納二極管的電壓小于第四齊納二極管的齊納電壓。


圖1為表示本發(fā)明的第一基本結(jié)構(gòu)的視圖；圖2為表示本發(fā)明的第二基本結(jié)構(gòu)的視圖；圖3為表示本發(fā)明的第三基本結(jié)構(gòu)的視圖；圖4為表示本發(fā)明的第四基本結(jié)構(gòu)的視圖；圖5為表示本發(fā)明的第五基本結(jié)構(gòu)的視圖；圖6為表示本發(fā)明的第六基本結(jié)構(gòu)的視圖；圖7為表示本發(fā)明的第七基本結(jié)構(gòu)的視圖；圖8為表示本發(fā)明的第八基本結(jié)構(gòu)的視圖；圖9為表示第一實(shí)施例的電阻改變型存儲器的視圖；圖10為表示寫控制電路的視圖；圖11為表示譯碼器的視圖；圖12為表示第一實(shí)施例的電阻改變型存儲器的視圖；圖13為表示寫控制電路的視圖；圖14為表示譯碼器的視圖；圖15為表示存儲單元陣列的詳細(xì)視圖；圖16為表示寫入“1”時電流路徑的視圖；圖17為表示寫入“0”時電流路徑的視圖；圖18為表示寫入“1”時電流路徑的視圖；圖19為表示寫入“0”時電流路徑的視圖；圖20為表示器件結(jié)構(gòu)的第一示例的視圖21為表示器件結(jié)構(gòu)的第二示例的視圖22為表示器件結(jié)構(gòu)的第三示例的視圖23為表示器件結(jié)構(gòu)的第四示例的視圖24為表示器件結(jié)構(gòu)的第五示例的視圖25為表示第二實(shí)施例的電阻改變型存儲器的視圖
圖26為表示存儲單元陣列的詳細(xì)視圖27為表示寫入“1”時電流路徑的視圖28為表示寫入“0”時電流路徑的視圖29為表示寫入“1”時電流路徑的視圖30為表示寫入“0”時電流路徑的視圖31為表示器件結(jié)構(gòu)的第一示例的視圖32為表示器件結(jié)構(gòu)的第二示例的視圖33為表示磁阻效應(yīng)元件的基本結(jié)構(gòu)的視圖；以及
圖34為表示電阻改變元件的基本結(jié)構(gòu)的視圖。
具體實(shí)施例方式以下結(jié)合附圖詳細(xì)說明本發(fā)明的一個方面的電阻改變型存儲器。1.概要本發(fā)明提出下列兩種單元陣列結(jié)構(gòu)作為交叉點(diǎn)型單元陣列的修改結(jié)構(gòu)。(1)第一單元陣列結(jié)構(gòu)(第一到第六基本結(jié)構(gòu))兩個二極管，沿彼此相反的方向布置，與一個第一電阻改變元件相連接。當(dāng)?shù)谝粩?shù)據(jù)被寫入電阻改變元件時，使寫電流正向流到兩個二極管中的一個，并且當(dāng)?shù)诙?shù)據(jù)被寫入時，使寫電流正向流到兩個二極管中的另一個。(2)第二單元陣列結(jié)構(gòu)(第七到第八基本結(jié)構(gòu))電阻改變元件和齊納二極管，其彼此被串聯(lián)連接，被配置于彼此交叉的驅(qū)動線的每個中的交叉部分中。使寫電流流動以滿足下列條件使施加于與所選擇的電阻改變元件相連接的齊納二極管上的電壓等于或大于該齊納二極管的齊納電壓并且使施加于與未選擇的電阻改變元件相連接的齊納二極管上的電壓小于該齊納二極管的齊納電壓。因?yàn)檫@兩種單元陣列結(jié)構(gòu)可以防止交叉點(diǎn)型單元陣列所特有的潛行電流(sneak current)，所以當(dāng)寫電流增加時可以抑制寫干擾(write disturb)。因此，根據(jù)本發(fā)明所述，干擾和保持能力可以通過增加寫電流被同時改善。2.基本結(jié)構(gòu) 下面說明本發(fā)明的基本結(jié)構(gòu)。(1)第一基本結(jié)構(gòu)圖1表示了本發(fā)明的電阻改變型存儲器的第一基本結(jié)構(gòu)。第一和第二驅(qū)動線Ll、L2沿第一方向延伸，第三驅(qū)動線L3沿與第一方向交叉的第二方向延伸。第一和第二方向例如為相互正交的方向。
第三驅(qū)動線L3為位線和字線其中之一。當(dāng)?shù)谌?qū)動線L3為位線時，第一和第二驅(qū)動線L1、L2分別為字線。而當(dāng)?shù)谌?qū)動線L3為字線時，第一和第二驅(qū)動線Li、L2分別為位線。電阻改變元件MC的一端被連接到第三驅(qū)動線L3。電阻改變元件MC包括通過自旋注入寫入制成的磁阻元件和通過電流方向來控制寫數(shù)據(jù)的相變元件等。第一二極管Dl的陽極被連接到第一驅(qū)動線Li，其陰極被連接到電阻改變元件MC 的另一端。第二二極管D2的陽極被連接到電阻改變元件MC的另一端，其陰極被連接到第二驅(qū)動線L2。驅(qū)動器/接收器DS被分別連接到第一和第二驅(qū)動線Ll和L2，并且驅(qū)動器/接收器DS同樣被連接到第三驅(qū)動線L3。這些元件在寫數(shù)據(jù)時向電阻改變元件MC供給寫電流。當(dāng)?shù)谝粩?shù)據(jù)被寫入電阻改變元件MC時，寫控制電路CNT使寫電流按從第一驅(qū)動線 Ll到第三驅(qū)動線L3的方向流動，并且當(dāng)?shù)诙?shù)據(jù)被寫入到電阻改變元件MC時，寫控制電路 CNT使寫電流按第三驅(qū)動線L3到第二驅(qū)動線L2的方向流動。當(dāng)二進(jìn)制數(shù)據(jù)被存儲到電阻改變元件MC時，第一數(shù)據(jù)例如為“1”，而第二數(shù)據(jù)例如為“0”。然而，多級數(shù)據(jù)(multi-level data)諸如三進(jìn)制數(shù)據(jù)或更多進(jìn)制數(shù)據(jù)也可以被存儲到電阻改變元件MC。(2)第二基本結(jié)構(gòu)圖2表示了本發(fā)明的電阻改變型存儲器的第二基本結(jié)構(gòu)。第二基本結(jié)構(gòu)與第一基本結(jié)構(gòu)的不同之處在于連接到第一和第二驅(qū)動線Ll和L2 的驅(qū)動器/接收器的配置方式與第一基本結(jié)構(gòu)中的不同。第一和第二驅(qū)動線Ll、L2沿第一方向延伸，第三驅(qū)動線L3沿與第一方向交叉的第二方向延伸。第一和第二方向例如為相互正交的方向。電阻改變元件MC的一端被連接到第三驅(qū)動線L3。第一二極管Dl的陽極被連接到第一驅(qū)動線Li，其陰極被連接到電阻改變元件MC 的另一端。第二二極管D2的陽極被連接到電阻改變元件MC的另一端，其陰極被連接到第二驅(qū)動線L2。驅(qū)動器DRV被連接到第一驅(qū)動線Li，接收器SK被連接到第二驅(qū)動線L2。另外，驅(qū)動器/接收器DS被連接到第三驅(qū)動線L3。這些元件在寫數(shù)據(jù)時向電阻改變元件MC供給寫電流。當(dāng)?shù)谝粩?shù)據(jù)被寫入到電阻改變元件MC時，寫控制電路CNT使寫電流按從第一驅(qū)動線Ll到第三驅(qū)動線L3的方向流動，并且當(dāng)?shù)诙?shù)據(jù)被寫入到電阻改變元件MC時，寫控制電路CNT使寫電流按從第三驅(qū)動線L3到第二驅(qū)動線L2的方向流動。(3)第三基本結(jié)構(gòu)圖3表示了本發(fā)明的電阻改變型存儲器的第三基本結(jié)構(gòu)。第三基本結(jié)構(gòu)與第一基本結(jié)構(gòu)的不同之處也在于連接到第一和第二驅(qū)動線Ll和 L2的驅(qū)動器/接收器的配置方式與第一基本結(jié)構(gòu)中的不同。第一和第二驅(qū)動線Ll、L2沿第一方向延伸，第三驅(qū)動線L3沿與第一方向交叉的第二方向延伸。第一和第二方向例如為相互正交的方向。
電阻改變元件MC的一端被連接到第三驅(qū)動線L3。第一二極管Dl的陽極被連接到第一驅(qū)動線Li，其陰極被連接到電阻改變元件MC 的另一端。第二二極管D2的陽極被連接到電阻改變元件MC的另一端，其陰極被連接到第二驅(qū)動線L2。驅(qū)動器DRV被連接到第一和第二驅(qū)動線Li、L2的一端。接收器SK被連接到第一和第二驅(qū)動線L1、L2的另一端。驅(qū)動器/接收器DS被連接到第三驅(qū)動線L3。這些元件在寫數(shù)據(jù)時向電阻改變元件MC供給寫電流。當(dāng)?shù)谝粩?shù)據(jù)被寫入到電阻改變元件MC時，寫控制電路CNT使寫電流按從第一驅(qū)動線Ll到第三驅(qū)動線L3的方向流動，當(dāng)?shù)诙?shù)據(jù)被寫入到電阻改變元件MC時，寫控制電路 CNT使寫電流按從第三驅(qū)動線L3到第二驅(qū)動線L2的方向流動。(4)第四基本結(jié)構(gòu)圖4表示了本發(fā)明的電阻改變型存儲器的第四基本結(jié)構(gòu)。第四基本結(jié)構(gòu)與第一基本結(jié)構(gòu)的不同之處在于連接到第三驅(qū)動線L3的驅(qū)動器/ 接收器的配置方式與第一基本結(jié)構(gòu)中的不同。第一和第二驅(qū)動線Ll、L2沿第一方向延伸，第三驅(qū)動線L3沿與第一方向交叉的第二方向延伸。第一和第二方向例如為相互正交的方向。電阻改變元件MC的一端被連接到第三驅(qū)動線L3。第一二極管Dl的陽極被連接到第一驅(qū)動線Li，其陰極被連接到電阻改變元件MC 的另一端。第二二極管D2的陽極被連接到電阻改變元件MC的另一端，其陰極被連接到第二驅(qū)動線L2。驅(qū)動器/接收器DS被連接到第一和第二驅(qū)動線Li、L2。驅(qū)動器DRV被連接到第三驅(qū)動線L3的一端，接收器SK被連接到第三驅(qū)動線L3的另一端。這些元件在寫數(shù)據(jù)時向電阻改變元件MC供給寫電流。當(dāng)?shù)谝粩?shù)據(jù)被寫入到電阻改變元件MC時，寫控制電路CNT使寫電流按從第一驅(qū)動線Ll到第三驅(qū)動線L3的方向流動，當(dāng)?shù)诙?shù)據(jù)被寫入到電阻改變元件MC時，寫控制電路 CNT使寫電流按從第三驅(qū)動線L3到第二驅(qū)動線L2的方向流動。(5)第五基本結(jié)構(gòu)圖5表示了本發(fā)明的電阻改變型存儲器的第五基本結(jié)構(gòu)。第五基本結(jié)構(gòu)與第二基本結(jié)構(gòu)的不同之處在于連接到第三驅(qū)動線L3的驅(qū)動器/ 接收器的配置方式與第二基本結(jié)構(gòu)中的不同。第一和第二驅(qū)動線Ll、L2沿第一方向延伸，第三驅(qū)動線L3沿與第一方向交叉的第二方向延伸。第一和第二方向例如為相互正交的方向。電阻改變元件MC的一端被連接到第三驅(qū)動線L3。第一二極管Dl的陽極被連接到第一驅(qū)動線Li，其陰極被連接到電阻改變元件MC 的另一端。第二二極管D2的陽極被連接到電阻改變元件MC的另一端，其陰極被連接到第二驅(qū)動線L2。驅(qū)動器DRV被連接到第一驅(qū)動線Li，接收器SK被連接到第二驅(qū)動線L2。另外，驅(qū)動器DRV被連接到第三驅(qū)動線L3的一端，接收器SK被連接到第三驅(qū)動線L3的另一端。這些元件在寫數(shù)據(jù)時向電阻改變元件MC供給寫電流。
當(dāng)?shù)谝粩?shù)據(jù)被寫入到電阻改變元件MC時，寫控制電路CNT使寫電流按從第一驅(qū)動線Ll到第三驅(qū)動線L3的方向流動，當(dāng)?shù)诙?shù)據(jù)被寫入到電阻改變元件MC時，寫控制電路 CNT使寫電流按從第三驅(qū)動線L3到第二驅(qū)動線L2的方向流動。(6)第六基本結(jié)構(gòu)圖6表示了本發(fā)明的電阻改變型存儲器的第六基本結(jié)構(gòu)。第六基本結(jié)構(gòu)與第三基本結(jié)構(gòu)的不同之處在于連接到第三驅(qū)動線L3的驅(qū)動器/ 接收器的配置方式與第三基本結(jié)構(gòu)中的不同。第一和第二驅(qū)動線Ll、L2沿第一方向延伸，第三驅(qū)動線L3沿與第一方向交叉的第二方向延伸。第一和第二方向例如為相互正交的方向。電阻改變元件MC的一端被連接到第三驅(qū)動線L3。第一二極管Dl的陽極被連接到第一驅(qū)動線Li，其陰極被連接到電阻改變元件MC 的另一端。第二二極管D2的陽極被連接到電阻改變元件MC的另一端，其陰極被連接到第二驅(qū)動線L2。驅(qū)動器DRV被連接到第一和第二驅(qū)動線Li、L2的一端。接收器SK被連接到第一和第二驅(qū)動線Li、L2的另一端。另外，驅(qū)動器DRV被連接到第三驅(qū)動線L3的一端，接收器 SK被連接到第三驅(qū)動線L3的另一端。這些元件在寫數(shù)據(jù)時向電阻改變元件MC供給寫電流。當(dāng)?shù)谝粩?shù)據(jù)被寫入到電阻改變元件MC時，寫控制電路CNT使寫電流按從第一驅(qū)動線Ll到第三驅(qū)動線L3的方向流動，當(dāng)?shù)诙?shù)據(jù)被寫入到電阻改變元件MC時，寫控制電路 CNT使寫電流按從第三驅(qū)動線L3到第二驅(qū)動線L2的方向流動。(7)第七基本結(jié)構(gòu)圖7表示了本發(fā)明的電阻改變型存儲器的第七基本結(jié)構(gòu)。第七基本結(jié)構(gòu)涉及利用齊納二極管執(zhí)行的雙向通電(bidirectional energizatoin)的寫技術(shù)。第一和第二驅(qū)動線Ll、L2沿第一方向延伸，第三和第四驅(qū)動線L3、L4沿與第一方向交叉的第二方向延伸。第一和第二方向例如為相互正交的方向。當(dāng)?shù)谝缓偷诙?qū)動線L1、L2為字線時，第三和第四驅(qū)動線L3、L4為位線。而當(dāng)?shù)谝缓偷诙?qū)動線Li、L2為位線時，第三和第四驅(qū)動線L3、L4為字線。第一和第二電阻改變元件MCl、MC2的一端被連接到第三驅(qū)動線L3，第三和第四電阻改變元件MC3、MC4的一端被連接到第四驅(qū)動線L4。第一齊納二極管ZDl的陽極被連接到第一電阻改變元件MCl的另一端，其陰極被連接到第一驅(qū)動線Li，第二齊納二極管ZD2的陽極被連接到第二電阻改變元件MC2的另一端，其陰極被連接到第二驅(qū)動線L2。第三齊納二極管ZD3的陽極被連接到第三電阻改變元件MC3的另一端，其陰極被連接到第一驅(qū)動線Li，第四齊納二極管ZD4的陽極被連接到第四電阻改變元件MC4的另一端，其陰極被連接到第二驅(qū)動線L2。電阻改變元件MCl到MC4包括磁阻元件、相變元件等。驅(qū)動器/接收器DS分別被連接到第一和第二驅(qū)動線L1、L2，并且驅(qū)動器/接收器 DS同樣分別被連接到第三和第四驅(qū)動線L3、L4。這些元件在寫數(shù)據(jù)時將寫電流供給到第一電阻改變元件MCl。當(dāng)?shù)谝粩?shù)據(jù)被寫入到第一電阻改變元件MCl時，寫控制電路CNT使寫電流按從第一驅(qū)動線Ll到第三驅(qū)動線L3的方向流動，當(dāng)?shù)诙?shù)據(jù)被寫入到第一電阻改變元件MCl時， 寫控制電路CNT使寫電流按從第三驅(qū)動線L3到第一驅(qū)動線Ll的方向流動。將寫電流設(shè)置為這樣的值使得當(dāng)?shù)谝粩?shù)據(jù)被寫入到電阻改變元件MCl時，讓施加到第一齊納二極管ZDl的電壓等于或大于其齊納電壓而施加到第二和第三齊納二極管 ZD2、ZD3的電壓小于其齊納電壓，以及當(dāng)?shù)诙?shù)據(jù)被寫入到電阻改變元件MCl時，讓施加到第四齊納二極管ZD4的電壓小于其齊納電壓。當(dāng)二進(jìn)制數(shù)據(jù)被存儲到電阻改變元件MCl時，第一數(shù)據(jù)例如為“1”，而第二數(shù)據(jù)例如為“0”。然而，多級數(shù)據(jù)諸如三進(jìn)制數(shù)據(jù)或更多進(jìn)制數(shù)據(jù)也可以被存儲到電阻改變元件 MCl。(8)第八基本結(jié)構(gòu)圖8表示了本發(fā)明的電阻改變型存儲器的第八基本結(jié)構(gòu)。第八基本結(jié)構(gòu)與第七基本結(jié)構(gòu)的不同之處在于連接到第一到第四驅(qū)動線Ll到L4 的驅(qū)動器/接收器的配置方式與第七基本結(jié)構(gòu)中的不同。第一和第二驅(qū)動線L1、L2沿第一方向延伸，第三和第四驅(qū)動線L3、L4沿與第一方向交叉的第二方向延伸。第一和第二方向例如為相互正交的方向。第一和第二電阻改變元件MCl、MC2的一端被連接到第三驅(qū)動線L3，第三和第四電阻改變元件MC3、MC4的一端被連接到第四驅(qū)動線L4。第一齊納二極管ZDl的陽極被連接到第一電阻改變元件MCl的另一端，其陰極被連接到第一驅(qū)動線Li，第二齊納二極管ZD2的陽極被連接到第二電阻改變元件MC2的另一端，其陰極被連接到第二驅(qū)動線L2。第三齊納二極管ZD3的陽極被連接到第三電阻改變元件MC3的另一端，其陰極被連接到第一驅(qū)動線Li，第四齊納二極管ZD4的陽極被連接到第四電阻改變元件MC4的另一端，其陰極被連接到第二驅(qū)動線L2。驅(qū)動器DRV被連接到第一和第二驅(qū)動線Ll、L2的一端，接收器SK被連接到第一和第二驅(qū)動線L1、L2的另一端。另外，驅(qū)動器/接收器DS被連接到第三和第四驅(qū)動線L3、L4 的一端。這些元件在寫數(shù)據(jù)時將寫電流供給到第一電阻改變元件MC1。當(dāng)?shù)谝粩?shù)據(jù)被寫入到第一電阻改變元件MCl時，寫控制電路CNT使寫電流按從第一驅(qū)動線Ll到第三驅(qū)動線L3的方向流動，當(dāng)?shù)诙?shù)據(jù)被寫入到第一電阻改變元件MCl時， 寫控制電路CNT使寫電流按從第三驅(qū)動線L3到第一驅(qū)動線Ll的方向流動。寫電流被設(shè)置為這樣的值使得當(dāng)?shù)谝粩?shù)據(jù)被寫入到電阻改變元件MCl時，讓施加到第一齊納二極管ZDl的電壓等于或大于其齊納電壓而施加到第二和第三齊納二極管 ZD2、ZD3的電壓小于其齊納電壓，以及當(dāng)?shù)诙?shù)據(jù)被寫入到電阻改變元件MCl時，讓施加到第四齊納二極管ZD4的電壓小于其齊納電壓。(9)結(jié)論根據(jù)第一到第八基本結(jié)構(gòu)，因?yàn)榉乐沽藵撔须娏?，所以可以避免由于寫干擾引起的錯誤的寫。另外，根據(jù)這些基本結(jié)構(gòu)，因?yàn)橥瑫r防止讀數(shù)據(jù)時引起的潛行電流，所以當(dāng)讀數(shù)據(jù)
10時也改善了靈敏度。3.實(shí)施例下面說明本發(fā)明的實(shí)施例。在下述說明中，省略了讀電路部分以使根據(jù)本發(fā)明所述的寫電路能易于被理解。(1)第一實(shí)施例A.電路配置(第一示例)該電路表示了第二基本結(jié)構(gòu)的具體配置(圖2)。圖9到11表示了本發(fā)明的電阻改變型存儲器的寫電路。存儲單元陣列11包括多個存儲單元。為了簡單起見，這里表示了四個存儲單元 MC1、MC2、MC3、MC4。存儲單元MC1、MC2、MC3、MC4為電阻改變元件。沿第一方向延伸的字線WJaJLllKWI^Eum^b被布置于存儲單元陣列11上。字線WJa、WLlb組成字線對并與存儲單元MCl、MC3相對應(yīng)地布置。同樣，字線札加、WL2b組成字線對并與存儲單元MC2、MC4相對應(yīng)地布置。字線WLla、WL2a的一端通過字線選擇器12被連接到字線驅(qū)動器13。字線WLlb、 WL2b的一端被設(shè)置為例如開路狀態(tài)(不與任何部件連接)。字線選擇器12包括柵極被輸入控制信號Axw<S>、Axw<s+1>的P溝道MOS晶體管 PI、P2。字線驅(qū)動器13包括柵極被輸入控制信號SRCw的P溝道MOS晶體管P3。電流源Il產(chǎn)生寫電流。另外，字線WLlb、WL2b的另一端通過字線選擇器14被連接到字線接收器15。字線WLla、WI^a的另一端被設(shè)置為例如開路狀態(tài)。字線選擇器14包括柵極被輸入控制信號Axe<S>、Axe<s+1>的N溝道MOS晶體管 NUN20字線接收器15包括柵極被輸入控制信號SNKe的N溝道MOS晶體管N3。另外，沿與第一方向交叉的第二方向延伸的位線BLl、BL2被布置于存儲單元陣列 11上。位線BLl與存儲單元MCl、MC2相對應(yīng)地布置，并且，位線BL2與存儲單元MC3、MC4 相對應(yīng)地布置。位線BL1、BL2的一端通過位線選擇器16被連接到位線驅(qū)動器/接收器17。位線 BLU BL2的另一端被設(shè)置為例如開路狀態(tài)。位線選擇器16包括柵極被輸入控制信號Ayp<t>、Ayp<t+1>的P溝道MOS晶體管 P4、P5，以及柵極被輸入控制信號Ayn<t>、Ayn<t+l>的N溝道MOS晶體管N4、N5。字線驅(qū)動器/接收器17包括柵極被輸入控制信號SRCn的P溝道MOS晶體管P6， 以及柵極被輸入控制信號SNKn的N溝道晶體管N6。電流源12產(chǎn)生寫電流。圖10的寫控制電路18產(chǎn)生控制信號SRCw、SRCn, SNKn, SNKe0另夕卜，圖11的譯碼器 19 產(chǎn)生控制信號(譯碼信號)Axw<s>、<s+l> ；Ayp<t>、<t+1> ；Ayn<t>、<t+l> ；Axe<s>、 <s+l>。B.電路配置(第二示例)該電路表示了第三基本結(jié)構(gòu)的具體配置(圖3)。圖12到14表示了本發(fā)明的電阻改變型存儲器的寫電路。
與第一示例相比，第二示例的特征在于字線選擇器12、14。因?yàn)槌俗志€選擇器 12,14以外的配置與第一示例相同，所以以下將只說明字線選擇器12、14。字線ffLla、ffI^a、ffLlb、ffL2b的一端通過字線選擇器12被連接到字線驅(qū)動器13。字線選擇器12包括柵極被輸入控制信號AxWa<s>、Axwb<s>, Axwa<s+1>, Axwb<s+1> 的 P 溝道 MOS 晶體管 Pla、Plb、P2a、P2b。另外，字線WLla、WL2a, WLlb、WL2b的另一端通過字線選擇器14被連接到字線接收器15。字線選擇器14包括柵極被輸入控制信號AXea<s>、Axeb<s>, Axea<s+1>, Axeb<s+1> 的 N 溝道 MOS 晶體管 ma、Nib, N2a、N2b。圖14的譯碼器19產(chǎn)生控制信號(譯碼信號)Axwa<s>、<s+l> ；Axwb<s>, <s+l> ； Ayp<t>、<t+l> ；Ayn<t>、<t+l> ；Axea<s>、<s+l> ；Axeb<s>、<s+l>。C.存儲單元陣列圖15詳細(xì)表示了存儲單元陣列。按彼此相反方向布置的兩個二極管被連接到放置于字線對和位線的交叉部分上的電阻改變元件。具體地，電阻改變元件MC1、MC2的一端被連接到位線BLl，電阻改變元件MC3、MC4 的一端被連接到位線BL2。二極管Dla、Dlb按彼此相反方向被連接到電阻改變元件MCl的另一端。S卩，二極管Dla的陽極被連接到字線WLla，其陰極被連接到電阻改變元件MCl的另一端。二極管Dlb 的陽極被連接到電阻改變元件MCl的另一端，其陰極被連接到字線WLlb。二極管D2a、D2b按彼此相反方向被連接到電阻改變元件MC2的另一端。S卩，二極管Dh的陽極被連接到字線WL2a，其陰極被連接到電阻改變元件MC2的另一端。二極管D2b 的陽極被連接到電阻改變元件MC2的另一端，其陰極被連接到字線WL2b。二極管D3a、D3b按彼此相反方向被連接到電阻改變元件MC3的另一端。S卩，二極管D3a的陽極被連接到字線WLla，其陰極被連接到電阻改變元件MC3的另一端。二極管D3b 的陽極被連接到電阻改變元件MC3的另一端，其陰極被連接到字線WLlb。二極管D4a、D4b按彼此相反方向被連接到電阻改變元件MC4的另一端。S卩，二極管IMa的陽極被連接到字線WLh，其陰極被連接到電阻改變元件MC4的另一端。二極管D4b 的陽極被連接到電阻改變元件MC4的另一端，其陰極被連接到字線WL2b。D.操作下面說明圖9到15的電阻改變型存儲器的寫操作。此處假設(shè)電阻改變元件MCl到MC4存儲二進(jìn)制數(shù)據(jù)，并且低電阻狀態(tài)用“0”表示而高電阻狀態(tài)用“1”表示。然而，該定義只是舉例。另外，電阻改變元件MCl被用作寫入數(shù)據(jù)的被選擇的單元。其他電阻改變元件MC2 到MC4被指定為不寫入數(shù)據(jù)的未選擇單元。第一示例當(dāng)寫“ 1 ”時，字線WLla被連接到電流源11，而位線BLl被接地。即，字線WLla被置為“H(高)，，而位線BLl被置為“L (低)”。例如以圖9為例，將控制信號AXW<S>、SRCW置為“L”，將控制信號Ayp<t>、Ayn<t>、SNKn置為“H”，將P溝道MOS晶體管PI、P3和N溝道MOS晶體管N4、N6開啟即可。此時，如圖16中所示，寫電流從電流源Il通過字線WLla和二極管Dla被供給到電阻改變元件MC1。另外，寫電流通過位線BLl被地吸收(通路“1” (PASS “1”))。另外，當(dāng)寫“1”時，例如，使未選擇的字線m^iKm^Eum^b浮置，并且未選擇的位線BL2被置為“H”。以例如圖9為例，當(dāng)控制信號Axw<S+l>被置為“H”并且控制信號Axe<S>、 Axe<s+1>被置為“L”時，因?yàn)镻溝道MOS晶體管P2和N溝道MOS晶體管N1、N2被關(guān)斷，所以使字線m^lb、虬加、WL2b浮置。另外，當(dāng)控制信號Ayp<t+1>、Ayn<t+1>、SRCn被置為“L”時，因?yàn)镻溝道MOS晶體管P5、P6被開啟并且N溝道MOS晶體管N5被關(guān)斷，所以位線BL2被置為“H”。如圖16所示，當(dāng)寫“1”時，產(chǎn)生了從字線WLla通過電阻改變元件MC3到位線BL2 并進(jìn)而從位線BL2通過電阻改變元件MC4到字線WL2b的電流路徑(潛行“1"B)；以及從字線WLla通過二極管D3b到字線WLlb的電流路徑(潛行1 “A”)。然而，在字線WJb和位線BLl之間存在二極管Dlb，在字線W^b和位線BLl之間存在二極管D2b，其中二極管Dlb被按與電流路徑(潛行“1”A)中的電流流向相反的方向連接，二極管D2b被按與電流路徑(潛行“1"B)中的電流流向相反的方向連接。因此，由于這些電流路徑不會到達(dá)位線BL1，所以防止了所謂的潛行電流。另外，當(dāng)寫“1”時，使字線ffLlb、ffI^a、ffL2b浮置，并且使位線BL2的電勢等于字線 WLla 的電勢(“H，，)。通過將位線BL2置為“H”，防止了由電流源Il產(chǎn)生的寫電流作為潛行電流流到電阻改變元件MC3。另外，通過使字線WI^a浮置，從字線WI^a到位線BLl的電流路徑被切斷。 當(dāng)使字線WLlb、ffL2b浮置時，使得字線WLlb、ffL2b的電勢低于位線BL2的電勢(“H”)。當(dāng)寫“0”時，位線BLl被連接到電流源12，字線WLlb被接地。S卩，位線BLl被置為 “H”，字線WLlb被置為“L”。以例如圖9為例，將控制信號Ayp<t>、Ayn<t>、SRCn置為“L”，將控制信號Axe<S>、 SNKe置為“H”，并將P溝道MOS晶體管P4、P6和N溝道MOS晶體管Ni、N3開啟即可。此時，如圖17所示，寫電流被從電流源12通過位線BLl供給到電阻改變元件MCl。 另外，寫電流通過二極管Dlb和字線WLlb被地吸收(通路“0” (PASS “0”))。另外，當(dāng)寫“0”時，例如，使未選擇的位線BL2被置為“L”，并且使未選擇的字線 WLla、WL2a、WL2b 浮置。以例如圖9為例，當(dāng)控制信號Ayp<t+l>、Ayn<t+l>、SNKn被置為“H”時，因?yàn)镹溝道MOS晶體管N5、N6被開啟并且P溝道MOS晶體管P5被關(guān)斷，所以位線BL2被置為“L”。另外，當(dāng)控制信號AXW<S>、AXW<S+1>被置為“H”且控制信號Axe<S+l>被置為“L” 時，因?yàn)镻溝道MOS晶體管P1、P2和N溝道MOS晶體管N2被關(guān)斷，所以使字線mJaJI^a、浮置。此處，如圖17所示，當(dāng)寫“0”時，產(chǎn)生了從位線BLl通過電阻改變元件MC2到字線 WL2b的電流路徑(潛行“0”)。然而，因?yàn)樵谧志€WL2b和位線BL2之間存在二極管D4b，該二極管D4b被按與電流路徑(潛行“0”)中的電流流向相反的方向連接，所以電流路徑不會到達(dá)位線BL2，因而防止了所謂的潛行電流。另外，當(dāng)寫“0”時，使字線ffLla、ffI^a、ffL2b浮置，并且使位線BL2的電勢等于字線 WLlb 的電勢(“L”)。通過將位線BL2置為“L”，從位線BL2到字線WLlb的電流路徑被切斷。另外，通過使字線WLla浮置，從字線WLla到字線WLlb的電流路徑被切斷；并且通過使字線WI^a浮置，從字線WI^a到位線BL2的電流路徑被切斷。當(dāng)使字線WL2b浮置時，使得字線WL2b的電勢低于位線BLl的電勢(“H”)。第二示例當(dāng)寫“ 1 ”時，字線WLla被連接到電流源11，而位線BLl被接地。即，字線WLla被置為“H”，而位線BLl被置為“L”。以例如圖12為例，將控制信號AxWa<s>、AXea<s>、SRCw置為“L”，將控制信號 Ayp<t>、Ayn<t>、SNKn置為“H”，并使P溝道MOS晶體管Pla、P3和N溝道MOS晶體管N4、N6 開啟即可。此時，如圖18中所示，寫電流被從電流源Il通過字線WLla供給到電阻改變元件 MCl。寫電流通過位線BLl被地吸收(通路“ 1”)。另外，當(dāng)寫“1”時，例如，將未選擇的字線WLlb、WL2b和未選擇的位線BL2置為 “H”，并將未選擇的字線WI^a置為“L”。以例如圖12 為例，當(dāng)控制信號 Axwb<s>、Axwb<s+1>、Axeb<s>、Axeb<s+1> 被置為 “L”且控制信號AXWa<S+l>、Axea<S+l>、SNKe被置為“H”時，字線WJbJI^b被置為“H”且字線WI^a被置為“L”。另外，當(dāng)控制信號Ayp<t+1>、Ayn<t+1>、SRCn被置為“L”時，位線 BL2被置為“H”。如圖18所示，當(dāng)寫“1”時，產(chǎn)生了從字線WLla通過電阻改變元件MC3到位線BL2 并進(jìn)而從位線BL2通過電阻改變元件MC4到字線WL2b的電流路徑(潛行“1”B)，以及從字線WLla通過二極管D3b到字線WLlb的電流路徑(潛行1 “A”)。然而，在字線WJb和位線BLl之間存在二極管Dlb，且在字線札沘和位線BLl之間存在二極管D2b，其中二極管Dlb被按與電流路徑(潛行“1”A)中的電流流向相反的方向連接，二極管D2b被按與電流路徑(潛行“1"B)中的電流流向相反的方向連接。因此，由于這些電流路徑不會到達(dá)位線BL1，所以防止了所謂的潛行電流。另外，當(dāng)寫“1”時，使字線WLlb、ffL2b的電勢和位線BL2的電勢等于字線WLla的電勢(“H”)。另外，使字線札加的電勢等于位線BLl的電勢(“L”)。通過將位線BL2置為“H”，防止了由電流源Il產(chǎn)生的寫電流作為潛行電流流到電阻改變元件MC3。另外，通過將字線WI^a置為“L”，從字線WI^a到位線BLl的電流路徑被切斷。即使將字線札讓、WL2b置為“H”，因?yàn)槎O管Dlb、D2b存在于字線WJb、WL2b和位線BLl之間，使得從字線WLlb、ffL2b到位線BLl的電流路徑被切斷。當(dāng)寫“0”時，位線BLl被連接到電流源12，字線WLlb被接地。即，位線BLl被置為 “H”，字線WLlb被置為“L”。以例如圖12為例，控制信號々^13<8>、47 <0、4711<0、51 01被置為“1/’，控制信號 Axeb<s>、SNKe被置為“H”，P溝道MOS晶體管P4、P6和N溝道MOS晶體管Ni、N3被開啟。此時，如圖19中所示，寫電流被從電流源12通過位線BLl供給到電阻改變元件MCl0另外，寫電流通過字線WLlb被地吸收(通路“0”)。另外，當(dāng)寫“0”時，例如，將未選擇的位線BL2和未選擇的字線WLla、WL2a置為 “L”，將未選擇的字線WL2b置為“H”。以例如圖 12 為例，當(dāng)控制信號 Axwa<s>、Axwa<s+l>、Axea<s>、Axea<s+l>、SNKe 被置為“H”且控制信號Axwb<S+l>、Axeb<s+1>, SRCw被置為“L”時，字線WJa、WL2a被置為 “L”且字線WL2b被置為“H”。另外，當(dāng)控制信號Ayp<t+l>、Ayn<t+l>、SNKn被置為“H”時， 位線BL2被置為“L”。如圖19中所示，當(dāng)寫“0”時，產(chǎn)生了從位線BLl通過電阻改變元件MC2到字線WL2b 的電流路徑(潛行“0”)。然而，因?yàn)樵谧志€WL2b和位線BL2之間存在二極管D4b，該二極管D4b被按與電流路徑(潛行“0”)中的電流流向相反的方向連接，所以電流路徑不會到達(dá)位線BL2，因而防止了所謂的潛行電流。另外，當(dāng)寫“0”時，使得字線WLla、WL2a的電勢和位線BL2的電勢等于字線WLlb 的電勢(“L”)，并使得字線WL2b的電勢等于位線BLl的電勢(“H”)。通過將位線BL2置為“L”，從位線BL2到字線WLlb的電流路徑被切斷。另外，通過將字線WLla置為“L”，從字線WLla到字線WLlb的電流路徑被切斷；并且通過將字線WI^a 置為“L”，從字線WI^a到位線BL2的電流路徑被切斷。即使字線WL2b被置為“H”，因?yàn)槎O管D4b存在于字線WL2b和位線BL2之間，所以從字線WL2b到位線BL2的電流路徑被切斷。在第二示例中，字線WJa JLlb JUa JUb以及位線BL1、BL2的電勢受二進(jìn)制值 “H”和“L”的控制。在第一示例中，因?yàn)槌?“H”和“L”之外還需要“浮置”，所以與第一示例相比，第二示例的可控性得到了改善。E.器件結(jié)構(gòu)下面說明器件結(jié)構(gòu)的示例。第一示例圖20表示了器件結(jié)構(gòu)的第一示例。具有STI (淺溝槽隔離)結(jié)構(gòu)的元件分離絕緣層22被形成于半導(dǎo)體襯底21中。由 η+擴(kuò)散層23a、2!3b和ρ+擴(kuò)散層Ma、24b組成的二極管Dla、Dlb被形成于被元件分離絕緣層22所包圍的元件區(qū)中。作為二極管Dla的陽極的ρ+擴(kuò)散層2 通過插栓(plug) 25連接到字線WLla，作為其陰極的η+擴(kuò)散層23a通過插栓27連接到中間導(dǎo)電層四。作為二極管Dlb的陽極的ρ+擴(kuò)散層24b通過插栓28連接到中間導(dǎo)電層29，作為其陰極的η+擴(kuò)散層2 通過插栓沈連接到字線WLlb。中間導(dǎo)電層四通過插栓30連接到下電極31。電阻改變元件MCl被形成于下電極 31上。電阻改變元件MCl通過覆蓋導(dǎo)電層(cap conductive layer) 32連接到位線BLl。上述元件被絕緣層33所覆蓋。第二示例圖21表示了器件結(jié)構(gòu)的第二示例。
15
第二示例與第一示例相比其特征在于使用了 SOI (絕緣體上硅)襯底。第二示例的其它配置與第一示例相同。絕緣層34被形成于半導(dǎo)體襯底21上。具有STI結(jié)構(gòu)的元件分離絕緣層22被形成于絕緣層34上。二極管Dla、Dlb被形成于被絕緣層22、34所包圍的元件區(qū)(半導(dǎo)體層)中。二極管Dla由作為陰極的η+擴(kuò)散層23a和作為陽極的ρ+擴(kuò)散層2 組成，二極管Dlb由作為陰極的η+擴(kuò)散層2 和作為陽極的ρ+擴(kuò)散層24b組成。在該結(jié)構(gòu)中，由于二極管Dla、Dlb被絕緣層22、34完全地包圍，所以防止了二極管 Dla、Dlb中產(chǎn)生的漏電流。第三示例圖22表示了器件結(jié)構(gòu)的第三示例。第三示例的二極管Dla、Dlb具有與第一示例不同的結(jié)構(gòu)。第三示例的其它配置與第一示例相同。N阱區(qū)3如、3恥被形成于被元件分離絕緣層22所包圍的元件區(qū)中。由η+擴(kuò)散層36a和ρ+擴(kuò)散層37a組成的二極管Dla被形成于η阱區(qū)35a中。另外，由η+擴(kuò)散層36b和ρ+擴(kuò)散層37b組成的二極管Dlb被形成于η阱區(qū)35b中。作為二極管Dla的陽極的ρ+擴(kuò)散層37a通過插栓25連接到字線WLla，作為其陰極的η+擴(kuò)散層36a通過插栓27連接到中間導(dǎo)電層四。作為二極管Dlb的陽極的ρ+擴(kuò)散層37b通過插栓28連接到中間導(dǎo)電層29，作為其陰極的η+擴(kuò)散層36b通過插栓沈連接到字線WLlb。與第一示例相比，該結(jié)構(gòu)的優(yōu)點(diǎn)在于減少了關(guān)斷態(tài)漏電流(off-leak)，盡管二極管Dla、Dlb的尺寸增加了。第四示例圖23表示了器件結(jié)構(gòu)的第四示例。第四示例的器件結(jié)構(gòu)是通過將第二和第三示例的器件結(jié)構(gòu)組合來構(gòu)成的。二極管Dla、Dlb被形成于SOI襯底上。二極管Dla由η阱區(qū)35a中的η+擴(kuò)散層36a和ρ+擴(kuò)散層37a組成，二極管Dlb 由η阱區(qū)35b中的η+擴(kuò)散層36b和ρ+擴(kuò)散層37b組成。因?yàn)槭褂肧OI襯底可以抑制雜質(zhì)的擴(kuò)散，所以能夠減小二極管Dla、Dlb之間的距離同時足以確保元件獨(dú)立功能。第五示例圖M表示了器件結(jié)構(gòu)的第五示例。第五示例涉及二極管。字線WfLla、WLlb被形成于半導(dǎo)體襯底21上。下電極38a被形成于字線WLla上，由ρ型半導(dǎo)體和η型半導(dǎo)體組成的二極管Dla 被形成于下電極38a上。上電極39a被形成于二極管Dla上。下電極38b被形成于字線WLlb上，由η型半導(dǎo)體和ρ型半導(dǎo)體組成的二極管Dlb 被形成于下電極3 上。上電極39b被形成于二極管Dlb上。二極管Dla、Dlb位于字線WLla、WLlb與位線BLl之間。
中間導(dǎo)電層40被形成于上電極39a、39b上以連接它們。中間導(dǎo)電層40通過插栓 30被連接到下電極31。電阻改變元件MCl被形成于下電極31上。電阻改變元件MCl通過覆蓋導(dǎo)電層32連接到位線BLl。以上元件被絕緣層33所覆蓋。所述二極管的優(yōu)點(diǎn)在于，與例如第一到第四示例中所示的由半導(dǎo)體襯底中的擴(kuò)散層所形成的二極管相比，其尺寸可被減小。F.結(jié)論如上所述，根據(jù)第一實(shí)施例，按彼此相反的方向布置的兩個二極管被連接到一個電阻改變元件。當(dāng)?shù)谝粩?shù)據(jù)被寫入到電阻改變元件時，使寫電流按正向流到兩個二極管中的一個，而當(dāng)?shù)诙?shù)據(jù)被寫入時，使寫電流按正向流到兩個二極管中的另一個。利用這種配置，當(dāng)寫數(shù)據(jù)時，干擾和保持能力可被同時改善。(2)第二實(shí)施例第二實(shí)施例表示了第八基本結(jié)構(gòu)的具體配置(圖8)。A.電路配置圖25表示了本發(fā)明的電阻改變型存儲器的寫電路。存儲單元陣列11包括多個存儲單元。為了簡單起見，這里表示了四個存儲單元 MC1、MC2、MC3、MC4。存儲單元MC1、MC2、MC3、MC4為電阻改變元件。沿第一方向延伸的字線WL1、WL2被布置于存儲單元陣列11上。字線WLl與存儲單元MC1、MC3相對應(yīng)地布置，并且，字線札2與存儲單元MC2、MC4相對應(yīng)地布置。字線WLl、ffL2的一端通過字線選擇器12連接到字線驅(qū)動器13。字線選擇器12包括柵極被輸入控制信號Axw<S>、Axw<s+1>的P溝道MOS晶體管 PI、P2。字線驅(qū)動器13包括柵極被輸入控制信號SRCw的P溝道MOS晶體管P3。電流源Il產(chǎn)生寫電流。另外，字線WLl、ffL2的另一端通過字線選擇器14連接到字線接收器15。字線選擇器14包括柵極被輸入控制信號Axe<S>、Axe<s+1>的N溝道MOS晶體管 NUN20字線接收器15包括柵極被輸入控制信號SNKe的N溝道MOS晶體管N3。另外，沿與第一方向交叉的第二方向延伸的位線BL1、BL2被布置于存儲單元陣列 11上。位線BLl與存儲單元MC1、MC2相對應(yīng)地布置，位線BL2與存儲單元MC3、MC4相對應(yīng)地布置。位線BL1、BL2的一端通過位線選擇器16連接到位線驅(qū)動器/接收器17。位線 BLU BL2的另一端被置為例如開路狀態(tài)。位線選擇器16包括柵極被輸入控制信號Ayp<t>、Ayp<t+1>的P溝道MOS晶體管 P4、P5，以及柵極被輸入控制信號Ayn<t>、Ayn<t+l>的N溝道MOS晶體管N4、N5。字線驅(qū)動器/接收器17包括柵極被輸入控制信號SRCn的P溝道MOS晶體管P6， 以及柵極被輸入控制信號SNKn的N溝道晶體管N6。電流源12產(chǎn)生寫電流。圖10的寫控制電路18產(chǎn)生控制信號SRCw、SRCn、SNKn、SNKe。另外，圖11的譯碼器 19 產(chǎn)生控制信號 Axw<s>、<s+l> ；Ayp<t>、<t+l> ；Ayn<t>、<t+l> ；Axe<s>、<s+l>。
B.存儲單元陣列圖沈詳細(xì)表示了存儲單元陣列。電阻改變元件MCl、MC2的一端被連接到位線BLl，電阻改變元件MC3、MC4的一端被連接到位線BL2。齊納二極管ZDl的陽極被連接到電阻改變元件MCl的另一端，其陰極被連接到字線WL1。齊納二極管ZD2的陽極被連接到電阻改變元件MC2的另一端，其陰極被連接到字線 WL2。齊納二極管ZD3的陽極被連接到電阻改變元件MC3的另一端，其陰極被連接到字線WL1。齊納二極管ZD4的陽極被連接到電阻改變元件MC4的另一端，其陰極被連接到字線 WL2。注意，齊納二極管ZDl到ZD4可以按相反方向連接，S卩，其陰極可以被連接到電阻改變元件。C.操作下面說明圖25到沈的電阻改變型存儲器的寫操作。此處假設(shè)電阻改變元件MCl到MC4存儲二進(jìn)制數(shù)據(jù)，且低電阻狀態(tài)用“0”表示而高電阻狀態(tài)用“1”表示。然而，該定義只是舉例。另外，電阻改變元件MCl被用作寫入數(shù)據(jù)的被選擇的單元。其他電阻改變元件MC2 到MC4被指定為不寫入數(shù)據(jù)的未選擇單元。當(dāng)寫“1”時，字線WLl被連接到電流源II，而位線BLl被接地。即，字線WLl被置為“H”而位線BLl被置為“L”。在此情況下，將控制信號Axw<s>、SRCw置為“L”，將控制信號Ayp<t>、Ayn<t>、SNKn 置為“H”，并將P溝道MOS晶體管PI、P3和N溝道MOS晶體管N4、N6開啟即可。此時，如圖27所示，寫電流被從電流源11通過字線WLl供給到電阻改變元件MCl。 因?yàn)榈扔诨虼笥谄潺R納電壓的電壓被施加到齊納二極管ZDl，所以由于齊納效應(yīng)，寫電流按反方向流動。寫電流通過位線BLl被地吸收(通路“1”)。另外，當(dāng)寫“1”時，例如，使未選擇的字線WL2和未選擇的位線BL2浮置。在此情況下，控制信號Axw<S+l>被置為“H”，控制信號Axe<S+l>被置為“L”，P溝道MOS晶體管P2和N溝道MOS晶體管N2被關(guān)斷。另外，控制信號Ayp<t+1>被置為“H”，控制信號Ayn<t+1>被置為“L”，P溝道MOS晶體管P5被開啟而N溝道MOS晶體管N5被關(guān)斷。此處，如圖27所示，當(dāng)寫“1”時，產(chǎn)生了從字線WLl到電阻改變元件MC3的電流路徑(通路“潛行”)。因而，將寫數(shù)據(jù)時的條件設(shè)置為使得施加到齊納二極管ZDl到ZD4的電壓滿足下列關(guān)系。首先，設(shè)字線WLl與位線BLl之間的電勢差為Vlw，而齊納二極管ZDl到ZD4的正向電壓為Vldf，其反向電壓為Vldr。另外，為了簡單起見，設(shè)施加到每個電阻改變元件MCl 到MC4的電壓為Vmtj。在此情況下，在從字線WLl通過電阻改變元件MCl到位線BLl的電流路徑中建立了下列等式Vlw = V Idr+Vmtj
因此，將Vlw、Vzv設(shè)置為使得它們滿足下列等式以將等于或大于齊納電壓Vzv的電壓施加到齊納二極管ZDl即可Vldr = Vlw-Vmtj ≥ Vzv相反地，為了將從字線WLl順次通過電阻改變元件MC3、位線BL2、電阻改變元件 MC4、字線WL2和電阻改變元件MC2到達(dá)位線BLl的電流路徑(潛行路徑)通路“潛行”被切斷，將Vlw設(shè)置為使得小于其齊納電壓Vzv的電壓被施加到齊納二極管ZD2、ZD3即可。特別地，在潛行路徑通路“潛行”中，建立下列等式Vlw = 3Vmtj+2Vldr+Vldf因此，將Vlw、Vzv設(shè)置為使得它們滿足下列等式以將小于其齊納電壓Vzv的電壓施加到齊納二極管ZD2、ZD3即可Vldr = Vlw/2-3Vmtj/2-Vldf/2<Vzv 其結(jié)果，能夠使寫電流只流到電流路徑通路“ 1”。當(dāng)寫“0”時，位線BLl被連接到電流源12，而字線WLl被接地。即，位線BLl被置為“H”，而字線WLl被置為“L”。在此情況下，將控制信號Ayp<t>、Ayn<t>、SRCn置為“L”，將控制信號Axe<S>、SNKe 置為“H”，并使P溝道MOS晶體管P4、P6和N溝道MOS晶體管Ni、N3開啟即可。此時，如圖28所示，寫電流被從電流源12通過位線BLl供給到電阻改變元件MCl。 寫電流正向流到齊納二極管ZD1。另外，寫電流通過字線WLl被地吸收(通路“0”)。另外，當(dāng)寫“0”時，例如，使未選擇的位線BL2和未選擇的字線WL2浮置。在此情況下，控制信號Ayp<t+1>被置為“H”，控制信號Ayn<t+1>被置為“L”，P溝道MOS晶體管P5和N溝道MOS晶體管N5被關(guān)斷。另外，控制信號Axw<S+l>被置為“H”，控制信號Axe<S+l>被置為“L”，P溝道MOS晶體管P2和N溝道MOS晶體管N2被關(guān)斷。此處，如圖28所示，當(dāng)寫“0”時，產(chǎn)生了從位線BLl通過電阻改變元件MC2到字線 WL2的電流路徑(通路“潛行”)。因而，將寫數(shù)據(jù)時的條件設(shè)置為使得施加到齊納二極管ZDl到ZD4的電壓滿足下列關(guān)系。首先，設(shè)字線WLl與位線BLl之間的電勢差為Vlw，齊納二極管ZDl到ZD4的正向電壓為Vldf，且其反向電壓為Vldr。另外，為了簡單起見，設(shè)施加到每個電阻改變元件MCl 到MC4的電壓為Vmtj。在此情況下，在從位線BLl通過電阻改變元件MCl到字線WLl的電流路徑中建立下列等式Vlw = Vldf+Vmtj相反地，為了將從位線BLl順次通過電阻改變元件MC2、字線WL2、電阻改變元件 MC4、位線BL2和電阻改變元件MC3到字線WLl的電流路徑(潛行路徑)通路“潛行”被切斷，將Vlw設(shè)置為使得小于齊納電壓Vzv的電壓被施加到齊納二極管ZD4即可。具體地，在潛行路徑通路“潛行”中，建立了下列等式Vlw = 3Vmtj+Vldr+2Vldf因此，為了將小于齊納電壓Vzv的電壓施加到齊納二極管ZD4，將Vlw、Vzv設(shè)置為使得它們滿足下列等式即可。Vldr = Vlw-3Vmt j-2Vldf<Vzv
其結(jié)果，能夠使寫電流只流到電流路徑通路“0”。注意，關(guān)于施加到電阻改變元件MCl到MC4的電壓Vmtj，當(dāng)寫“0”時，設(shè)置這樣的值通過該值，可將電阻改變元件MCl從高電阻狀態(tài)改變到低電阻狀態(tài)；而當(dāng)寫“1”時，設(shè)定這樣的值通過該值，可將電阻改變元件MCl從低電阻狀態(tài)改變到高電阻狀態(tài)。齊納電壓Vzv的值可由組成齊納二極管的ρ型半導(dǎo)體層和η型半導(dǎo)體層的雜質(zhì)濃度所控制。順帶提一下，在本發(fā)明中，也能夠通過同一原理來防止讀操作中的潛行電流。在讀操作中，使用比寫電流小的讀電流。在該操作中，重要的是當(dāng)寫“ 1，，和寫“0”時，使未選擇的字線WL2浮置。然而，如圖四所示，當(dāng)寫“1”時未選擇的位線BL2可被置為“H”。在此情況下，將控制信號Ayp<t+l>、Ayn<t+l>、SRCn置為“L”即可。當(dāng)未選擇的位線BL2被置為“H”時，因?yàn)闆]有電壓被施加到齊納二極管ZD3，所以從字線WLl到位線BL2的電流路徑被切斷。另外，如圖30所示，當(dāng)寫“0”時未選擇的位線BL2可被置為“L”。在此情況下，將控制信號 Ayp<t+1>、Ayn<t+1>、SNKn 置為 “H” 即可。在上述任一情況下，因?yàn)槟軌蛲ㄟ^二進(jìn)制值“H”和“L”進(jìn)行寫控制，所以可控性比通過三進(jìn)制值“H”、“L”、以及“浮置”進(jìn)行寫控制的情況得到更好的改善。D.器件結(jié)構(gòu)下面說明器件結(jié)構(gòu)的示例。第一示例圖31為表示器件結(jié)構(gòu)的第一示例的視圖。在半導(dǎo)體襯底21中，形成了具有STI結(jié)構(gòu)的元件分離絕緣層22。由η+擴(kuò)散層23 和P+擴(kuò)散層M組成的齊納二極管ZDl被形成于被元件分離絕緣層22所包圍的元件區(qū)中。作為齊納二極管ZDl的陽極的ρ+擴(kuò)散層M通過插栓觀連接到下電極31，作為其陰極的η+擴(kuò)散層23通過插栓沈連接到字線WLl。電阻改變元件MCl被形成于下電極上。電阻改變元件MCl通過覆蓋導(dǎo)電層32連接到位線BLl。上述元件被絕緣層33所覆蓋。第二示例圖32表示了器件結(jié)構(gòu)的第二示例。第二示例涉及二極管。字線WLl被形成于半導(dǎo)體襯底21上。下電極38被形成于字線WLl上，由η型半導(dǎo)體和P型半導(dǎo)體組成的齊納二極管 ZDl被形成于下電極38上。上電極39被形成于齊納二極管ZDl上。齊納二極管ZDl位于字線與位線BLl之間。下電極31被形成于上電極39上。電阻改變元件MCl被形成于下電極31上。電阻改變元件MCl通過覆蓋導(dǎo)電層32連接到位線BLl。上述元件被絕緣層33所覆蓋。所述二極管的優(yōu)點(diǎn)在于，與例如第一示例中所示的由半導(dǎo)體襯底中的擴(kuò)散層所形成的二極管相比，其尺寸可被減小。
其它本發(fā)明的齊納二極管可被形成于具有第一實(shí)施例之器件結(jié)構(gòu)的第二示例中所示的SOI襯底上，或者可被形成于具有第一實(shí)施例之器件結(jié)構(gòu)的第三示例中所示的阱區(qū)中。E.結(jié)論根據(jù)上述第二實(shí)施例，可以通過使齊納二極管雙向通電來向齊納二極管寫數(shù)據(jù)， 并且能夠利用齊納二極管的齊納效應(yīng)防止?jié)撔须娏?。利用這種配置，當(dāng)寫數(shù)據(jù)時，干擾和保持能力可被同時改善。(3)其它第一和第二實(shí)施例中所用的二極管或齊納二極管可以是肖特基二極管。4.本發(fā)明的應(yīng)用實(shí)例本發(fā)明可被應(yīng)用于電阻改變型存儲器，諸如MRAM和ReRAM。電阻改變型存儲器的存儲單元的特征在于，它根據(jù)在其中所流過的電流的方向或在其上所施加電壓的方向，表現(xiàn)出不同的電阻值，并且利用不同的電阻值來存儲數(shù)據(jù)。圖33表示了 MRAM的存儲單元的基本結(jié)構(gòu)。MRAM的存儲單元(磁阻元件)包括釘扎層41、自由層42、和插在它們之間的隧道勢壘層43。存儲單元為，例如，MTJ (磁隧道結(jié))元件。釘扎層41和自由層42由鐵磁體組成。釘扎層41和自由層42的磁化方向可以為關(guān)于膜表面成水平的方向，如圖的(a)部分中所示，或者為關(guān)于薄膜表面成垂直的方向，如圖的(b)部分中所示。釘扎層41和自由層42可以沿垂直方向反向配置。在MRAM中，例如，可以采用自旋注入寫入系統(tǒng)作為寫系統(tǒng)。在此情況下，寫電流的方向要根據(jù)寫數(shù)據(jù)來調(diào)整。例如，為了按相同方向?qū)⑨斣鷮?1和自由層42(平行狀態(tài)低電阻值)磁化，將電子從釘扎層41側(cè)流到自由層42側(cè)即可。在此情況下，因?yàn)榘磁c釘扎層41的磁化方向相同的方向自旋極化了的電子對自由層42中的電子施加自旋矩，所以釘扎層41和自由層42之間的關(guān)系被設(shè)置為平行狀態(tài)。另外，為了按彼此相反方向?qū)⑨斣鷮?1和自由層42 (反平行狀態(tài)高電阻值)磁化，將電子從自由層42側(cè)流到釘扎層41側(cè)即可。在此情況下，因?yàn)榘磁c釘扎層41的磁化方向相反的方向自旋極化了的電子被釘扎層41所反射，并對自由層42中的電子施加自旋矩，所以釘扎層41和自由層42之間的關(guān)系被設(shè)置為反平行狀態(tài)。當(dāng)圖33的存儲單元被應(yīng)用于圖20到24、31和32中的器件時，釘扎層41位于下側(cè)(半導(dǎo)體襯底側(cè))而自由層42位于上側(cè)的存儲單元為底部釘扎型(bottom pin type)。 在此情況下，電子從字線流到位線以將釘扎層41和自由層42磁化成平行狀態(tài)，而電子從位線流到字線以將釘扎層41和自由層42磁化成反平行狀態(tài)。相反，自由層42位于下側(cè)而釘扎層41位于上側(cè)的存儲單元為頂部釘扎型(top pin type)。在此情況下，電子從位線流到字線以將釘扎層41和自由層42磁化成平行狀態(tài)， 而電子從字線流到位線以將釘扎層41和自由層42磁化成反平行狀態(tài)。圖34表示了 ReRAM的存儲單元的基本結(jié)構(gòu)。
ReRAM的存儲單元包括下電極61、上電極63、和插在它們之間的電阻改變膜62。下列材料可被用作電阻改變膜62。所述材料例如是非晶氧化物(選自例如Ti、V、 Fe、Co、Y、Zr、Nb、Mo、Hf、Ta、W、Ge、Si的一種或多種元素的氧化物)。電阻改變膜62被夾在Ag或Cu制的電極與TiW、Ti、W等制的電極之間，電流方向通過施加具有不同極性的電壓而被改變。其結(jié)果，可通過將作為電極材料的Ag或Cu離子化，在薄膜中擴(kuò)散它們，并將它們返回電極，來改變電阻改變膜62的電阻值。更具體地說，當(dāng)施加電壓使得Ag或Cu制的電極側(cè)被置為正電勢時，Ag或Cu從電極被離子化并在電阻改變膜62中擴(kuò)散，與對置側(cè)電極上的電子耦合，并沉淀。利用該操作， 因?yàn)楹写罅緼g或Cu的電流路徑被形成于電阻改變膜62中，所以電阻改變膜62的電阻值減小。相反地，當(dāng)施加電壓使得Ag或Cu制的電極側(cè)被置為負(fù)電勢時，因?yàn)闃?gòu)成在電阻改變膜62中形成的電流路徑的Ag或Cu在電阻改變膜62中反向遷移，返回到Ag或Cu制的電極，所以電阻改變膜62的電阻值增大。另外，除了上述示例之外，還可以采用使用下列材料的配置。更具體地，包括第VI 族過渡金屬元素中的至少一種元素的金屬氧化物(不包括WO3)可被用作電阻改變膜62的材料。具體地，使用Cr203、CrO2^MoO2, Mo2O5, WO2, Cr2O3 與 CiO2 的混晶、MoA 與 Mo2O5 的混晶，WO2與WO3的混晶等。另外，包括第VI族過渡金屬元素中的至少一種元素以及第I族、第II族、第VII 族和第VIII族過渡金屬元素中的至少一種元素的金屬氧化物可被用作電阻改變膜62的材料。具體地，使用NiCr204、MnCr2O4, FeCr2O4, CoCr2O4, CuCr2O4, ZnCr2O4 等。注意，優(yōu)選地，這些金屬氧化物不是非晶的，而是多晶或微晶的。可通過對這些材料施加具有不同極性的電壓改變電流方向來增大或減小電阻改變膜62的電阻值。ReRAM可以采用通過電流來改變電阻值的寫方法，或者通過電壓來改變電阻值的
寫方法。注意，以上只表示了電阻改變型存儲器諸如MRAM和ReRAM的存儲單元的基本結(jié)構(gòu)，并且所述基本結(jié)構(gòu)可以有各種修改。5.結(jié)論根據(jù)本發(fā)明，可以實(shí)現(xiàn)同時改善干擾和保持能力的寫技術(shù)。當(dāng)通過使存儲單元小型化而將元件尺寸制成數(shù)十納米時，因?yàn)樗x擇的晶體管的柵寬度相應(yīng)于元件尺寸也被減小了，所以會引起能夠流動的驅(qū)動電流的減小。與MOS晶體管相比，二極管的流過電流的溝道具有更大的有效橫截面積。因此，通過用二極管替代所選擇的晶體管，可以增大能夠流到電阻改變元件的電流?？傊?，因?yàn)閿?shù)據(jù)保持期間和寫入所需的電流之間存在相關(guān)性，所以具有良好數(shù)據(jù)保持期間的元件，其寫數(shù)據(jù)所需的電流也增加了。因此，可以通過增加能夠流到電阻改變元件的電流來增大數(shù)據(jù)保持期間。另外，因?yàn)榭梢栽黾幼x電流和寫電流之間的比率，所以可以防止讀數(shù)據(jù)時的錯誤寫(讀干擾)。
22
另外，可以避免由潛行電流引起的讀靈敏度退化的問題，以及操作速度降低的問題。通過將位線和字線之間的電勢差設(shè)成充分大于寫入所需的閾值，可以實(shí)現(xiàn)約IOns或更小的高速寫入。本領(lǐng)域技術(shù)人員將易于理解其它優(yōu)點(diǎn)和修改。因而，本發(fā)明在廣義上并不限于在此所示出和說明的示例性實(shí)施例。因此，可以在不超出由所附權(quán)利要求及其等價物所定義的發(fā)明的總體概念的精神或范圍的情況下作出各種修改。
權(quán)利要求
1.一種電阻改變型存儲器，包含沿著第一方向延伸的第一驅(qū)動線；沿著與第一方向交叉的第二方向延伸的第二驅(qū)動線；串聯(lián)連接在第一和第二驅(qū)動線之間的電阻改變元件和齊納二極管；驅(qū)動器/接收器，將寫電流供給到所述電阻改變元件；以及寫控制電路，其被配置為使得當(dāng)?shù)谝粩?shù)據(jù)被寫入到所述電阻改變元件時，使寫電流按從第一驅(qū)動線到第二驅(qū)動線的方向流動，而當(dāng)?shù)诙?shù)據(jù)被寫入到所述電阻改變元件時，使寫電流按從第二驅(qū)動線到第一驅(qū)動線的方向流動。
2.根據(jù)權(quán)利要求1所述的存儲器，進(jìn)一步包括沿著第一方向延伸的導(dǎo)線，其中，所述第一驅(qū)動線和導(dǎo)線作為字線，以及當(dāng)?shù)谝缓偷诙?shù)據(jù)被寫入到所述電阻改變元件時，所述寫控制電路使除了所述第一驅(qū)動線之外的字線浮置。
3.根據(jù)權(quán)利要求1所述的存儲器，進(jìn)一步包括沿著第二方向延伸的導(dǎo)線，其中，所述第二驅(qū)動線和導(dǎo)線作為位線，以及當(dāng)?shù)谝缓偷诙?shù)據(jù)被寫入到所述電阻改變元件時，所述寫控制電路使除了所述第二驅(qū)動線之外的位線浮置。
4.根據(jù)權(quán)利要求1所述的存儲器，進(jìn)一步包括沿著第二方向延伸的導(dǎo)線，其中，所述第二驅(qū)動線和導(dǎo)線作為位線，以及當(dāng)?shù)谝缓偷诙?shù)據(jù)被寫入到所述電阻改變元件時，所述寫控制電路使除了所述第二驅(qū)動線之外的位線的電勢等于第一驅(qū)動線的電勢。
5.根據(jù)權(quán)利要求1所述的存儲器，其中，當(dāng)?shù)谝粩?shù)據(jù)被寫入到所述電阻改變元件時，使得所述寫電流按所述齊納二極管的反向流動，以及所述寫電流具有使得施加到所述齊納二極管的電壓等于或大于所述齊納二極管的齊納電壓的值。
6.根據(jù)權(quán)利要求1所述的存儲器，其中，當(dāng)?shù)谝粩?shù)據(jù)不被寫入到所述電阻改變元件時，使得施加到所述齊納二極管的電壓小于所述齊納二極管的齊納電壓。
7.根據(jù)權(quán)利要求1所述的存儲器，其中，當(dāng)?shù)诙?shù)據(jù)被寫入到所述電阻改變元件時，使得所述寫電流按所述齊納二極管的正向流動。
8.根據(jù)權(quán)利要求1所述的存儲器，其中，當(dāng)存儲在所述電阻改變元件中的數(shù)據(jù)被讀取時，使得讀電流按所述齊納二極管的正向流動，以及所述讀電流小于所述寫電流。
9.根據(jù)權(quán)利要求1所述的存儲器，其中，所述齊納二極管設(shè)置在絕緣層上的半導(dǎo)體層中。
10.根據(jù)權(quán)利要求1所述的存儲器，其中，所述齊納二極管設(shè)置在半導(dǎo)體襯底中。
11.根據(jù)權(quán)利要求1所述的存儲器，其中，所述電阻改變元件設(shè)置在所述齊納二極管之上。
12.根據(jù)權(quán)利要求1所述的存儲器， 其中，所述齊納二極管為肖特基二極管。
13.根據(jù)權(quán)利要求1所述的存儲器，其中，所述電阻改變元件包含從1^工6、(0、￥、21~、他^0、!^、1^、1、66、5土中選擇的一種或多種元素的氧化物。
14.根據(jù)權(quán)利要求13所述的存儲器，其中，所述電阻改變元件被夾在包含Ag和Cu之一的電極與包含TiW、Ti、和W之一的另一個電極之間。
15.根據(jù)權(quán)利要求1所述的存儲器，其中，所述電阻改變元件包含Cr2O3、CrO2、MoO2、Mo2O5、WO2、Cr2O3與CiO2的混晶、MoA與 Mo2O5的混晶、以及W)2與WO3的混晶中的一種。
16.根據(jù)權(quán)利要求1所述的存儲器，其中，所述電阻改變元件包含 NiCr204、MnCr2O4, FeCr2O4^ CoCr2O4, CuCr2O4,以及 SiCr2O4 中的一種。
17.根據(jù)權(quán)利要求1所述的存儲器， 其中，所述電阻改變元件為磁阻元件。
全文摘要
一種電阻改變型存儲器，包含第一、第二和第三驅(qū)動線(L1、L2、L3)；電阻改變元件(MC)，其一端與第三驅(qū)動線(L3)相連接；第一二極管(D1)，具有與第一驅(qū)動線(L1)相連接的陽極和與第一電阻改變元件(MC)的另一端相連接的陰極；第二二極管(D2)，具有與第一電阻改變元件(MC)的另一端相連接的陽極和與第二驅(qū)動線(L2)相連接的陰極；以及驅(qū)動器/接收器(DS)，將寫電流供給到電阻改變元件(MC)。寫控制電路(CNT)被設(shè)置為使得當(dāng)?shù)谝粩?shù)據(jù)被寫入時，使寫電流按從第一驅(qū)動線(L1)到第三驅(qū)動線(L3)的方向流動，而當(dāng)?shù)诙?shù)據(jù)被寫入時，使寫電流按從第三驅(qū)動線(L3)到第二驅(qū)動線(L2)的方向流動。
文檔編號G11C11/00GK102157190SQ201110085708
公開日2011年8月17日 申請日期2009年1月9日 優(yōu)先權(quán)日2008年1月11日
發(fā)明者下村尚治, 淺尾吉昭 申請人:株式會社東芝