專利名稱：顯示驅(qū)動(dòng)電路、顯示面板、顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在規(guī)定的定時(shí)進(jìn)行信號(hào)線的同時(shí)選擇的顯示驅(qū)動(dòng)電路(各種顯示驅(qū)動(dòng)器)。
背景技術(shù)：
專利文獻(xiàn)1 (參照?qǐng)D38)公開(kāi)了如下結(jié)構(gòu)，即，在液晶顯示裝置用柵極驅(qū)動(dòng)器包括的移位寄存器的各級(jí)設(shè)有具備初始化端子(INI)的置位復(fù)位型觸發(fā)器、由模擬開(kāi)關(guān)43和N 溝道的晶體管44構(gòu)成的柵極電路，向模擬開(kāi)關(guān)43輸入時(shí)鐘信號(hào)CK，并且將晶體管44的源極與VSS連接，將各級(jí)的輸出信號(hào)On供給到掃描信號(hào)線。在該結(jié)構(gòu)中，如圖39所示，在液晶顯示裝置的電源ON時(shí)，如果邊將時(shí)鐘信號(hào)CK固定為有效，邊將啟動(dòng)脈沖ST設(shè)為有效，則整個(gè)級(jí)的輸出信號(hào)(On-I · On · On+1等)依次延遲，且成為有效。由此，能夠同時(shí)選擇全部掃描信號(hào)線，且向全部像素寫入Vcom(共用電極電位)?，F(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1 國(guó)際公開(kāi)專利公報(bào)“W02007/108177(
公開(kāi)日:2007年9月27日)”

發(fā)明內(nèi)容
發(fā)明要解決的問(wèn)題但是，在上述現(xiàn)有結(jié)構(gòu)中，存在如下問(wèn)題，S卩，如圖39所示，在通過(guò)時(shí)鐘信號(hào)CK變成無(wú)效(Low)而各級(jí)的輸出信號(hào)變成無(wú)效以后(即，同時(shí)選擇結(jié)束以后)直到INI信號(hào) (初始化用信號(hào))變成有效(High)的期間，觸發(fā)器的輸出不定，移位寄存器的動(dòng)作不穩(wěn)定。 這是因?yàn)?，雖然通過(guò)各級(jí)的輸出信號(hào)變成無(wú)效而輸入到各級(jí)的SB信號(hào)和R信號(hào)分別恢復(fù) (return)到無(wú)效，但觸發(fā)器輸出會(huì)因SB信號(hào)恢復(fù)到無(wú)效的定時(shí)和R信號(hào)恢復(fù)到無(wú)效的定時(shí)之間的關(guān)系而發(fā)生變化。例如，在SB信號(hào)和R信號(hào)都過(guò)渡為有效一SB信號(hào)和R信號(hào)都過(guò)渡為無(wú)效的情況下，觸發(fā)器成為保持狀態(tài)，其輸出Q成為High (參照?qǐng)D40)，在SB信號(hào)和 R信號(hào)都過(guò)渡為有效一SB信號(hào)過(guò)渡為無(wú)效而R信號(hào)過(guò)渡為有效一SB信號(hào)和R信號(hào)都過(guò)渡為無(wú)效的情況下，對(duì)觸發(fā)器實(shí)施復(fù)位，其輸出Q成為L(zhǎng)ow (參照?qǐng)D41)，在SB信號(hào)和R信號(hào)都過(guò)渡為有效一SB信號(hào)過(guò)渡為有效而R信號(hào)過(guò)渡為無(wú)效一SB信號(hào)和R信號(hào)都過(guò)渡為無(wú)效的情況下，對(duì)觸發(fā)器實(shí)施置位，其輸出Q成為High (參照?qǐng)D42)。本發(fā)明的目的在于，提供一種在規(guī)定的定時(shí)進(jìn)行多個(gè)信號(hào)線的同時(shí)選擇的顯示驅(qū)動(dòng)電路，該顯示驅(qū)動(dòng)電路使同時(shí)選擇結(jié)束后的移位寄存器的動(dòng)作穩(wěn)定化。用于解決問(wèn)題的技術(shù)手段本顯示驅(qū)動(dòng)電路具備移位寄存器，在規(guī)定的定時(shí)進(jìn)行多個(gè)信號(hào)線的同時(shí)選擇，其特征為，在上述移位寄存器的各級(jí)設(shè)有被輸入初始化用信號(hào)的置位復(fù)位型觸發(fā)器；和被輸入同時(shí)選擇信號(hào)，利用上述觸發(fā)器的輸出生成本級(jí)的輸出信號(hào)的信號(hào)生成電路，其中，上述移位寄存器的各級(jí)的輸出信號(hào)通過(guò)上述同時(shí)選擇信號(hào)的有效化而成為有效，在進(jìn)行上述同時(shí)選擇的期間設(shè)為有效，在初始化用信號(hào)為有效的情況下，無(wú)論置位用信號(hào)和復(fù)位用信號(hào)各自為有效還是為無(wú)效，上述觸發(fā)器的輸出都成為無(wú)效，上述初始化用信號(hào)在同時(shí)選擇結(jié)束前設(shè)為有效，在結(jié)束后設(shè)為無(wú)效。根據(jù)上述結(jié)構(gòu)，在同時(shí)選擇結(jié)束，置位用信號(hào)和復(fù)位用信號(hào)各自變成無(wú)效的時(shí)刻 (時(shí)點(diǎn))，移位寄存器的初始化(各級(jí)的觸發(fā)器的初始化)完成。因此，與在同時(shí)選擇結(jié)束后直到INI信號(hào)被輸入為止觸發(fā)器都為不定狀態(tài)的現(xiàn)有技術(shù)中的驅(qū)動(dòng)器(參照?qǐng)D38、39) 相比，能夠使同時(shí)選擇結(jié)束后的移位寄存器的動(dòng)作穩(wěn)定化。發(fā)明的效果根據(jù)本發(fā)明，在以規(guī)定的定時(shí)進(jìn)行多個(gè)信號(hào)線的同時(shí)選擇的顯示驅(qū)動(dòng)電路中，能夠使同時(shí)選擇結(jié)束后的移位寄存器的動(dòng)作穩(wěn)定化。


圖1是表示本實(shí)施方式1的液晶顯示裝置的結(jié)構(gòu)的示意圖；圖2是表示圖1所示的液晶顯示裝置的移位寄存器的一部分的電路圖；圖3是圖2所示的移位寄存器的觸發(fā)器的電路圖(a)和真值表(b)；圖4是表示圖1的液晶顯示裝置的驅(qū)動(dòng)方法(電源ON時(shí))的時(shí)序圖；圖5是表示圖1的液晶顯示裝置的驅(qū)動(dòng)方法(SB信號(hào)的恢復(fù)和R信號(hào)的恢復(fù)為同時(shí)的情況)的時(shí)序圖；圖6是表示圖1的液晶顯示裝置的驅(qū)動(dòng)方法(SB信號(hào)的恢復(fù)比R信號(hào)的恢復(fù)提前的情況)的時(shí)序圖；圖7是表示圖1的液晶顯示裝置的驅(qū)動(dòng)方法(SB信號(hào)的恢復(fù)比R信號(hào)的恢復(fù)滯后的情況)的時(shí)序圖；圖8是表示本實(shí)施方式1的液晶顯示裝置的另一結(jié)構(gòu)的示意圖；圖9是表示本實(shí)施方式1的液晶顯示裝置的再另一結(jié)構(gòu)的示意圖；圖10是表示圖9所示的液晶顯示裝置的移位寄存器的一部分的電路圖；圖11是圖10所示的移位寄存器的觸發(fā)器的電路圖(a)、動(dòng)作時(shí)序圖(b)和真值表 (c)；圖12是表示圖9的液晶顯示裝置的驅(qū)動(dòng)方法(電源ON時(shí))的時(shí)序圖；圖13是表示圖9的液晶顯示裝置的驅(qū)動(dòng)方法(SB信號(hào)的恢復(fù)和R信號(hào)的恢復(fù)為同時(shí)的情況)的時(shí)序圖；圖14是表示圖9的液晶顯示裝置的驅(qū)動(dòng)方法(SB信號(hào)的恢復(fù)比R信號(hào)的恢復(fù)提前的情況)的時(shí)序圖；圖15是表示圖9的液晶顯示裝置的驅(qū)動(dòng)方法(SB信號(hào)的恢復(fù)比R信號(hào)的恢復(fù)滯后的情況)的時(shí)序圖；圖16是初始化信號(hào)的生成方法(a)及其時(shí)序圖(b)；圖17是初始化信號(hào)的另一生成方法(a)及其時(shí)序圖(b)；圖18是表示本實(shí)施方式2的液晶顯示裝置的再另一結(jié)構(gòu)的示意圖；圖19是表示圖18所示的液晶顯示裝置的移位寄存器的一部分的電路圖；圖20是表示圖18的液晶顯示裝置的驅(qū)動(dòng)方法(電源ON時(shí))的時(shí)序6
圖21是圖18所示的移位寄存器的觸發(fā)器的電路圖(a)、動(dòng)作時(shí)序圖(b)和真值表 (c)；圖22是圖18所示的移位寄存器的觸發(fā)器的電路圖；圖23是表示圖18的液晶顯示裝置的驅(qū)動(dòng)方法(SB信號(hào)的恢復(fù)比R信號(hào)的恢復(fù)滯后的情況)的時(shí)序圖；圖M是圖18所示的移位寄存器的觸發(fā)器的電路圖(a)、動(dòng)作時(shí)序圖(b)和真值表
(C)；圖25是表示圖19的NAND的具體結(jié)構(gòu)的電路圖；圖沈是表示本實(shí)施方式3的液晶顯示裝置的結(jié)構(gòu)的示意圖；圖27是表示圖沈所示的液晶顯示裝置的移位寄存器的各級(jí)的電路圖；圖觀是表示圖沈所示的液晶顯示裝置的G-CS驅(qū)動(dòng)器的D閂鎖電路的電路圖；圖四是表示圖沈的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖；圖30是表示圖沈的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖；圖31是表示本實(shí)施方式4的液晶顯示裝置的結(jié)構(gòu)的示意圖；圖32是表示圖31的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖；圖33是表示圖31的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖；圖34是表示移位寄存器的各級(jí)的結(jié)構(gòu)例的電路圖；圖35是表示圖20的變形例的時(shí)序36是表示圖20的另一變形例的時(shí)序圖；圖37是表示圖20的再另一變形例的時(shí)序圖；圖38是表示現(xiàn)有技術(shù)的移位寄存器的結(jié)構(gòu)的電路圖；圖39是表示現(xiàn)有技術(shù)的移位寄存器的驅(qū)動(dòng)方法的時(shí)序圖；圖40是表示現(xiàn)有技術(shù)的移位寄存器的驅(qū)動(dòng)方法(SB信號(hào)的恢復(fù)和R信號(hào)的恢復(fù)為同時(shí)的情況)的時(shí)序圖；圖41是表示現(xiàn)有技術(shù)的移位寄存器的驅(qū)動(dòng)方法(SB信號(hào)的恢復(fù)比R信號(hào)的恢復(fù)提前的情況)的時(shí)序圖；圖42是表示現(xiàn)有技術(shù)的移位寄存器的驅(qū)動(dòng)方法(SB信號(hào)的恢復(fù)比R信號(hào)的恢復(fù)滯后的情況)的時(shí)序圖；圖43是表示現(xiàn)有技術(shù)的柵極驅(qū)動(dòng)器的結(jié)構(gòu)的電路圖；
具體實(shí)施例方式基于圖1至圖37對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明，如下所述。另外，在下面，向置位復(fù)位型觸發(fā)器(以下，適當(dāng)簡(jiǎn)稱為FF)的置位用端子(S端子或SB端子)輸入置位用信號(hào) (S信號(hào)或SB信號(hào))，向復(fù)位用端子(R端子或RB端子)輸入復(fù)位用信號(hào)(R信號(hào)或RB信號(hào))，向初始化用端子(INI端子或INITB端子)輸入初始化用信號(hào)(INIT信號(hào)或INITB信號(hào))，從輸出端子⑴端子)輸出Q信號(hào)，從反轉(zhuǎn)輸出端子(QB端子)輸出QB信號(hào)。另外，設(shè)高電位側(cè)電源(VDD)的電位為Vdd (以下，適當(dāng)記載為High)，設(shè)低電位側(cè)電源(VSS)的電位為Vss (以下，適當(dāng)記載為L(zhǎng)ow)。S信號(hào)(置位信號(hào))、R信號(hào)(復(fù)位信號(hào))和Q信號(hào)(輸出信號(hào))為在有效時(shí)成為High的信號(hào)，SB信號(hào)(反轉(zhuǎn)置位信號(hào)，set bar signal)、RB信號(hào)(反轉(zhuǎn)復(fù)位信號(hào)，reset bar signal)和QB信號(hào)(反轉(zhuǎn)輸出信號(hào))為在有效時(shí)成為L(zhǎng)ow的信號(hào)。[實(shí)施方式1]圖1是表示本發(fā)明的液晶顯示裝置3a的結(jié)構(gòu)的電路圖。液晶顯示裝置3a具備顯示部DAR、柵極驅(qū)動(dòng)器⑶、源極驅(qū)動(dòng)器SD和顯示控制電路DCC。顯示控制電路DCC向柵極驅(qū)動(dòng)器GD供給INITB信號(hào)(初始化信號(hào))、AONB信號(hào)(同時(shí)選擇信號(hào))、柵極啟動(dòng)脈沖GSP、 柵極導(dǎo)通使能信號(hào)GOE和柵極時(shí)鐘信號(hào)GCKBl · GCKB2。另外，顯示控制電路DCC向源極驅(qū)動(dòng)器SD供給源極啟動(dòng)脈沖SSP、數(shù)字?jǐn)?shù)據(jù)DAT、極性信號(hào)POL和源極時(shí)鐘信號(hào)SCK。柵極驅(qū)動(dòng)器⑶包含由多級(jí)構(gòu)成的移位寄存器SR。以下，適當(dāng)?shù)貙⒁莆患拇嫫鞯膇級(jí)(i = 1…… η-1 · η · η+1......)簡(jiǎn)稱為 i 級(jí) SRi。來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(OUT信號(hào))經(jīng)由緩沖器供給到顯示部DAR 的掃描信號(hào)線Gi。例如，η級(jí)Sfoi的OUT信號(hào)經(jīng)由緩沖器供給到掃描信號(hào)線&1。在顯示部 DAR，掃描信號(hào)線連接于與PDCn內(nèi)的像素電極連接的晶體管的柵極，在PDCn內(nèi)的像素電極和保持電容配線CSn之間形成有保持電容(輔助電容)。另外，對(duì)應(yīng)于一根數(shù)據(jù)信號(hào)線設(shè)有一個(gè)模擬開(kāi)關(guān)asw和反相器(inverter)，該反相器的輸入與AONB信號(hào)線連接，數(shù)據(jù)信號(hào)線的端部與模擬開(kāi)關(guān)asw的一導(dǎo)通端子連接，模擬開(kāi)關(guān)asw的另一導(dǎo)通端子與Vcom(共用電極電位)電源連接，模擬開(kāi)關(guān)asw的N溝道側(cè)柵極與反相器的輸出連接，模擬開(kāi)關(guān)asw的P溝道側(cè)柵極與AONB信號(hào)線連接。圖2是表示移位寄存器SR的一部分的具體結(jié)構(gòu)的電路圖。如同圖所示，移位寄存器的各級(jí)包含具備SB端子、R端子和INITB端子的置位復(fù)位型觸發(fā)器FF ；兩個(gè)模擬開(kāi)關(guān)ASW9 · ASfflO ；反相器；CKB端子；ONB端子；OUTB端子；和OUT端子，觸發(fā)器FF的Q端子與模擬開(kāi)關(guān)ASW9的P溝道側(cè)柵極和模擬開(kāi)關(guān)ASWlO的N溝道側(cè)柵極連接，F(xiàn)F的QB端子與模擬開(kāi)關(guān)ASW9的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASWlO的P溝道側(cè)柵極連接，模擬開(kāi)關(guān)ASW9的一導(dǎo)通電極與ONB端子連接，并且模擬開(kāi)關(guān)ASWlO的一導(dǎo)通電極與CK端子連接，模擬開(kāi)關(guān) ASW9的另一導(dǎo)通電極和模擬開(kāi)關(guān)ASWlO的另一導(dǎo)通電極和該級(jí)的輸出端子即OUTB端子連接，OUTB端子經(jīng)由反相器與OUT端子連接。在移位寄存器SR，本級(jí)的OUTB端子與下一級(jí)的SB端子連接，下一級(jí)的OUT端子與本級(jí)的R端子連接。例如，η級(jí)Sfoi的OUTB端子與(η+1)級(jí)Sfoi+Ι的SB端子連接，(η+1) 級(jí)Sfoi+Ι的OUT端子與η級(jí)Sfoi的R端子連接。另外，向移位寄存器SR的初級(jí)SRl的SB端子輸入GSPB信號(hào)。另外，在柵極驅(qū)動(dòng)器⑶，各級(jí)的觸發(fā)器的INITB端子與INITB信號(hào)線連接，各級(jí)的ONB端子與AONB信號(hào)線連接，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的 GCKB線(供給GCKB的線)連接。例如，η級(jí)Sfoi的CKB端子與GCK2B信號(hào)線連接，(η+1) 級(jí)Sfoi+Ι的CKB端子與GCKlB信號(hào)線連接。圖2的觸發(fā)器FF使用圖3所示的FFl。如同圖所示，觸發(fā)器FFl具備構(gòu)成CMOS電路的P溝道晶體管P84和N溝道晶體管π84、構(gòu)成CMOS電路的P溝道晶體管p85和N溝道晶體管n85、P溝道晶體管ρ82 · ρ83 · p86、N溝道晶體管η81 · n82 · n83、SB端子、R端子、 Q端子· QB端子，結(jié)構(gòu)為，p84的柵極、n84的柵極、p85的漏極、n85的漏極、p86的漏極和 QB端子連接，并且p84的漏極、n84的漏極、p82的漏極、n81的漏極、p85的柵極、n85的柵極和Q端子連接，n84的源極和n83的漏極連接，n84的源極和n83的漏極連接，n81的源極和n82的漏極連接，INITB端子與ρ82的源極和ρ86的柵極連接，SB端子與ρ82的柵極、n81 的柵極和n83的柵極連接，R端子與n82的柵極和p83的柵極連接，n85的源極與VSS連接， p82、p83、p85和p86的源極與VDD連接，n82、n83和n85的源極與VSS連接。圖3(b)是FFl的真值表。如圖3(b)所示，F(xiàn)Fl的Q信號(hào)在SB信號(hào)為High (無(wú)效) 且R信號(hào)為High (有效)的期間成為L(zhǎng)ow (無(wú)效)，在SB信號(hào)為High (無(wú)效)且R信號(hào)為 Low (無(wú)效)的期間成為保持狀態(tài)，在SB信號(hào)為L(zhǎng)ow (有效)且R信號(hào)為High (有效)的期間成為High (有效)，在SB信號(hào)為L(zhǎng)ow (有效)且R信號(hào)為L(zhǎng)ow (無(wú)效)的期間成為High (有效)。另外，在觸發(fā)器FF1，在INITB端子在有效(Low)期間SB信號(hào)和R信號(hào)都變成無(wú)效的情況下，p82、n86為OFF,且p85、p86、n83、n84為ON, Q信號(hào)成為L(zhǎng)ow,且QB信號(hào)成為 High (無(wú)效)。另外，在INITB端子在有效(Low)期間SB信號(hào)和R信號(hào)都變成有效的情況下，p82、p86、p85為0N，Q信號(hào)為L(zhǎng)ow，且QB信號(hào)成為High (無(wú)效)。另外，在觸發(fā)器FF1， 在INITB端子為有效(Low)的期間SB信號(hào)變成有效(Low)且R信號(hào)變成無(wú)效(High)的情況下，也是p82、p85為0N，p84為OFF，Q信號(hào)為L(zhǎng)ow，且QB信號(hào)成為High (無(wú)效)。另外， 在觸發(fā)器FF1，在INITB端子為有效(Low)的期間SB信號(hào)為無(wú)效(High)且R信號(hào)變成有效 (High)的情況下，也是π81、π82、ρ85為ON, Q信號(hào)為L(zhǎng)ow,且QB信號(hào)成為High (無(wú)效)。圖4是表示液晶顯示裝置3a的電源ON時(shí)的驅(qū)動(dòng)方法的時(shí)序圖。另外，各圖中， AONB的意思是AONB信號(hào)(同時(shí)選擇信號(hào))，INITB的意思是INITB信號(hào)(初始化用信號(hào))， GSPB的意思是反轉(zhuǎn)(bar)柵極啟動(dòng)脈沖信號(hào)，GCKlB的意思是GCKlB信號(hào)，GCK2B的意思是 GCK2B 信號(hào)，SBi, Ri, Qi 和 OUTi (i = η_1 · η · η+1)分別是 i 級(jí) SRi 的 SB 信號(hào)(SB 端子的電位)、R信號(hào)(R端子的電位)、Q信號(hào)⑴端子的電位)和OUT信號(hào)(OUT端子的電位)的
)固、ο在液晶顯示裝置3a，例如，在電源ON時(shí)，進(jìn)行以下的準(zhǔn)備動(dòng)作。具體而言，AONB信號(hào)和INITB信號(hào)同時(shí)被有效(Low)化，在AONB信號(hào)恢復(fù)到無(wú)效(High)后，INITB信號(hào)恢復(fù)到無(wú)效(High)。在移位寄存器SR的各級(jí)，因?yàn)锳SW9為0N，所以由此整個(gè)級(jí)的OUT信號(hào)成為有效(High)，全部掃描信號(hào)線被選擇。另外，此時(shí)，由于與各數(shù)據(jù)信號(hào)線對(duì)應(yīng)的模擬開(kāi)關(guān) asw為0N，向全部數(shù)據(jù)信號(hào)線供給Vcom。另外，在各級(jí)的觸發(fā)器，由于INITB信號(hào)成為有效 (Low)，因此Q信號(hào)為L(zhǎng)ow (無(wú)效)，且QB信號(hào)成為High (無(wú)效)。在以上的準(zhǔn)備動(dòng)作結(jié)束后 (Α0ΝΒ信號(hào)成為無(wú)效后)，成為向顯示部DAR的全部PIX寫入Vcom，且移位寄存器SR已初始化的(各級(jí)的觸發(fā)器的輸出為無(wú)效的)狀態(tài)。另外，在液晶顯示裝置3a的移位寄存器SR，在各垂直掃描期間(各幀顯示時(shí))，進(jìn)行以下的動(dòng)作。即，當(dāng)輸入到本級(jí)的SB信號(hào)變成有效(Low)時(shí)，本級(jí)的FF被置位，Q信號(hào)變成High (有效)，經(jīng)由模擬開(kāi)關(guān)ASW10向本級(jí)取入GCKB信號(hào)。當(dāng)本級(jí)的GCKB信號(hào)變成有效(High)時(shí)，本級(jí)的OUTB信號(hào)變成有效(Low)，并且下一級(jí)的SB信號(hào)變成有效。由此，下一級(jí)的FF的OUTB信號(hào)變成有效，向下一級(jí)取入GCKB信號(hào)。當(dāng)下一級(jí)的GCKB信號(hào)變成有效(Low)時(shí)，本級(jí)的FF被復(fù)位，Q信號(hào)成為L(zhǎng)ow(無(wú)效)，模擬開(kāi)關(guān)ASW9為0N。此時(shí)，由于 AONB信號(hào)為High，因此本級(jí)的OUTB信號(hào)也成為High (無(wú)效)。在液晶顯示裝置3a，例如，在電源ON時(shí)，同時(shí)選擇全部掃描信號(hào)線，向全部像素寫入同電位(例如Vcom)，因此能夠消除電源ON時(shí)的畫面紊亂。在此，在本移位寄存器，在INITB信號(hào)為有效(Low)的期間，如圖5所示，即使SB信號(hào)和R信號(hào)都過(guò)渡為有效一SB信號(hào)和R信號(hào)都過(guò)渡為無(wú)效，觸發(fā)器的輸出Q也總是為無(wú)效(Low)，如圖6所示，即使SB信號(hào)和R信號(hào)都過(guò)渡為有效一SB信號(hào)過(guò)渡為無(wú)效且R信號(hào)過(guò)渡為有效一SB信號(hào)和R信號(hào)都過(guò)渡為無(wú)效，觸發(fā)器的輸出Q也總是為無(wú)效(Low)，如圖7所示，即使SB信號(hào)和R信號(hào)都過(guò)渡為有效一SB信號(hào)過(guò)渡為有效且R信號(hào)過(guò)渡為無(wú)效一SB信號(hào)和R信號(hào)都過(guò)渡為無(wú)效，觸發(fā)器的輸出Q也總是為無(wú)效(Low)。因此，能夠使從同時(shí)選擇返回時(shí)和返回后的移位寄存器的動(dòng)作穩(wěn)定化。另外，通過(guò)將AONB信號(hào)輸入到ASW9，與現(xiàn)有的圖43所示的結(jié)構(gòu)相比，能夠?qū)崿F(xiàn)柵極驅(qū)動(dòng)器的小型化。另外，與分別進(jìn)行同時(shí)選擇和移位寄存器的初始化的現(xiàn)有的結(jié)構(gòu)相比， 能夠迅速完成準(zhǔn)備動(dòng)作。圖8是表示將圖1的移位寄存器SR用于源極驅(qū)動(dòng)器側(cè)的液晶顯示裝置北的結(jié)構(gòu)的電路圖，在該結(jié)構(gòu)中，向移位寄存器SR的初級(jí)輸入源極啟動(dòng)脈沖SSP，并且向各級(jí)的CKB 端子輸入反轉(zhuǎn)(bar)源極時(shí)鐘信號(hào)SCKlB或SCK2B。另外，從i級(jí)SRi輸出的OUT信號(hào)供給到取樣電路SAC，通過(guò)該OUT信號(hào)取樣的數(shù)據(jù)經(jīng)由DAC供給到顯示部DAR的數(shù)據(jù)信號(hào)線 SLi。例如，η級(jí)Sfoi的OUT信號(hào)供給到取樣電路SAC，通過(guò)該OUT信號(hào)取樣的數(shù)據(jù)經(jīng)由DAC 供給到顯示部DAR的數(shù)據(jù)信號(hào)線SLn。在顯示部DAR，數(shù)據(jù)信號(hào)線SLn連接于與PDCn內(nèi)的像素電極連接的晶體管的源極。圖9是表示將液晶顯示裝置3a變形后的液晶顯示裝置3c的結(jié)構(gòu)的電路圖。圖 10是表示液晶顯示裝置3c的移位寄存器SR的一部分的電路圖。如同圖所示，移位寄存器的各級(jí)包含具備SB端子、RB端子和INITB端子的置位復(fù)位型觸發(fā)器FF、兩個(gè)模擬開(kāi)關(guān) ASW3 · ASW4、反相器、CKB端子、ONB端子、OUT端子和OUTB端子，F(xiàn)F的Q端子與模擬開(kāi)關(guān) ASW3的P溝道側(cè)柵極和模擬開(kāi)關(guān)ASW4的N溝道側(cè)柵極連接，F(xiàn)F的QB端子與模擬開(kāi)關(guān)ASW3 的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASW4的P溝道側(cè)柵極連接，模擬開(kāi)關(guān)ASW3的一導(dǎo)通電極與ONB 端子連接，并且模擬開(kāi)關(guān)ASW4的一導(dǎo)通電極與CKB端子連接，模擬開(kāi)關(guān)ASW3的另一導(dǎo)通電極和模擬開(kāi)關(guān)ASW4的另一導(dǎo)通電極和該級(jí)的輸出端子即OUTB端子連接，OUTB端子經(jīng)由反相器與OUT端子連接。在移位寄存器SR，本級(jí)的OUTB端子與下一級(jí)的SB端子連接，下一級(jí)的OUTB端子與本級(jí)的RB端子連接。例如，η級(jí)Sfoi的OUTB端子與(η+1)級(jí)Sfoi+Ι的SB端子連接，(n+1) 級(jí)Sfoi+Ι的OUTB端子與η級(jí)Sfoi的RB端子連接。另外，向移位寄存器SR的初級(jí)SRl的SB 端子輸入GSPB信號(hào)。另外，在柵極驅(qū)動(dòng)器GD，各級(jí)的觸發(fā)器的INITB端子與INITB信號(hào)線連接，各級(jí)的ONB端子與AONB信號(hào)線連接，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的GCKB線(供給GCKB的線)連接。例如，η級(jí)Sfoi的CKB端子與GCK2B信號(hào)線連接，(η+1) 級(jí)Sfoi+Ι的CKB端子與GCKlB信號(hào)線連接。圖10的觸發(fā)器FF使用圖11所示的FF2。如同圖所示，F(xiàn)F2具備構(gòu)成CMOS電路的P溝道晶體管P6和N溝道晶體管π5、構(gòu)成CMOS電路的P溝道晶體管p8和N溝道晶體管 n7、P溝道晶體管p5 · p7、N溝道晶體管n6 · n8、INITB端子、SB端子、RB端子、Q端子· QB 端子，其結(jié)構(gòu)為，P6的柵極、n5的柵極、ρ7的漏極、ρ8的漏極、η7的漏極、QB端子連接，并且 Ρ6的漏極、η5的漏極、ρ5的漏極、ρ8的柵極、η7的柵極、Q端子連接，η5的源極和η6的漏極連接，η7的源極和η8的漏極連接，SB端子與ρ5的柵極和η6的柵極連接，RB端子與ρ5的源極、p7的柵極連接和n8的柵極連接，INITB端子與p6的源極連接，p7和p8的源極與VDD 連接，n6和π8的源極與VSS連接。在此，p6.n5.p8和η7構(gòu)成閂鎖電路LC，ρ5作為置位晶體管ST發(fā)揮功能，ρ7作為復(fù)位晶體管RT發(fā)揮功能，η6和η8分別作為閂鎖釋放(release) 晶體管(釋放晶體管)LRT發(fā)揮功能。圖11(b)是表示FF2的動(dòng)作的時(shí)序圖，圖11 (c)是FF2的真值表。如圖11(b) (c) 所示，F(xiàn)F2的Q信號(hào)在SB信號(hào)為L(zhǎng)ow (有效)且RB信號(hào)為L(zhǎng)ow (有效)的期間成為L(zhǎng)ow (無(wú)效)，在SB信號(hào)為L(zhǎng)ow (有效)且RB信號(hào)為High (無(wú)效)的期間成為High (有效)，在SB信號(hào)為High (無(wú)效)且RB信號(hào)為L(zhǎng)ow (有效)的期間成為L(zhǎng)ow (無(wú)效)，在SB信號(hào)為High (無(wú)效)且RB信號(hào)為High (無(wú)效)的期間成為保持狀態(tài)。液晶顯示裝置3c的電源ON時(shí)的驅(qū)動(dòng)方法如圖12所示。在該結(jié)構(gòu)中，在INITB信號(hào)為有效(Low)的期間，如圖13所示，即使SB信號(hào)和RB信號(hào)都過(guò)渡為有效一SB信號(hào)和RB 信號(hào)都過(guò)渡為無(wú)效，觸發(fā)器的輸出Q也總是為無(wú)效(Low)，如圖14所示，即使SB信號(hào)和RB 信號(hào)都過(guò)渡為有效一SB信號(hào)過(guò)渡為無(wú)效且RB信號(hào)過(guò)渡為有效一SB信號(hào)和RB信號(hào)都過(guò)渡為無(wú)效，觸發(fā)器的輸出Q也總是為無(wú)效(Low)，如圖15所示，即使SB信號(hào)和RB信號(hào)都過(guò)渡為有效一SB信號(hào)過(guò)渡為有效且RB信號(hào)過(guò)渡為無(wú)效一SB信號(hào)和RB信號(hào)都過(guò)渡為無(wú)效，觸發(fā)器的輸出Q雖然一瞬間(SB信號(hào)為有效且RB信號(hào)為無(wú)效的期間)不定，但其以外的時(shí)間內(nèi)也成為無(wú)效(Low)。因此，能夠使從同時(shí)選擇返回時(shí)和返回后的移位寄存器的動(dòng)作穩(wěn)定化。另外，液晶顯示裝置3a至3c使用的INITB信號(hào)例如可如圖16(a) (b)所示來(lái)生成。 艮口，反相器電路向多級(jí)級(jí)聯(lián)而成的延遲電路輸入AONB信號(hào)，并且將延遲電路的輸出和AONB 信號(hào)輸入到AND電路，將該AND電路的輸出設(shè)為INTB信號(hào)。另外，也可如圖17(a) (b)所示來(lái)生成。即，向置位復(fù)位型的觸發(fā)器的SB端子(置位用端子)輸入AONB信號(hào)，并且向RB 端子(復(fù)位用端子)輸入GSPB (柵極啟動(dòng)脈沖)，將該觸發(fā)器的輸出(QB信號(hào))設(shè)為INITB 信號(hào)。[實(shí)施方式2]圖18是表示本發(fā)明的液晶顯示裝置3d的結(jié)構(gòu)的電路圖。液晶顯示裝置3d具備顯示部DAR、柵極驅(qū)動(dòng)器⑶、源極驅(qū)動(dòng)器SD和顯示控制電路DCC。顯示控制電路DCC向柵極驅(qū)動(dòng)器GD供給INITB信號(hào)(初始化信號(hào))、AONB信號(hào)(同時(shí)選擇信號(hào))、柵極啟動(dòng)脈沖GSP、 柵極導(dǎo)通使能信號(hào)GOE和柵極時(shí)鐘信號(hào)GCKlB · GCK2B。另外，顯示控制電路DCC向源極驅(qū)動(dòng)器SD供給源極啟動(dòng)脈沖SSP、數(shù)字?jǐn)?shù)據(jù)DAT、極性信號(hào)POL和源極時(shí)鐘信號(hào)SCK。柵極驅(qū)動(dòng)器⑶包含由多級(jí)構(gòu)成的移位寄存器SR。以下，適當(dāng)?shù)貙⒁莆患拇嫫鞯膇級(jí)(i = 1…… η-1 · η · η+1......)簡(jiǎn)稱為 i 級(jí) SRi。來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(OUT信號(hào))經(jīng)由緩沖器供給到顯示部DAR 的掃描信號(hào)線Gi。例如，η級(jí)Sfoi的OUTB信號(hào)經(jīng)由緩沖器供給到掃描信號(hào)線&1。在顯示部DAR，掃描信號(hào)線連接于與PMn內(nèi)的像素電極連接的晶體管的柵極，在PMn內(nèi)的像素電極和保持電容配線CSn之間形成有保持電容(輔助電容)。另外，對(duì)應(yīng)于一根數(shù)據(jù)信號(hào)線設(shè)有一個(gè)模擬開(kāi)關(guān)asw和反相器，該反相器的輸入與AONB信號(hào)線連接，數(shù)據(jù)信號(hào)線的端部與模擬開(kāi)關(guān)asw的一導(dǎo)通端子連接，模擬開(kāi)關(guān)asw 的另一導(dǎo)通端子與Vcom(共用電極電位)電源連接，模擬開(kāi)關(guān)asw的N溝道側(cè)柵極與反相器的輸出連接，模擬開(kāi)關(guān)asw的P溝道側(cè)柵極與AONB信號(hào)線連接。圖19是表示移位寄存器SR的一部分的具體結(jié)構(gòu)的電路圖。如同圖所示，移位寄存器的各級(jí)包含具備INITB端子、SB端子和RB端子的觸發(fā)器FF(圖11的FM)、兩個(gè)模擬開(kāi)關(guān)ASW5 · ASW6 (柵極電路)、NAND (邏輯電路)、反相器、CKB端子、ONB端子、OUTB端子， 觸發(fā)器FF的QB端子與NAND的一方的輸入連接，NAND的輸出與反相器的輸入和模擬開(kāi)關(guān) ASW5的P溝道側(cè)柵極和模擬開(kāi)關(guān)ASW6的N溝道側(cè)柵極連接，反相器的輸出與模擬開(kāi)關(guān)ASW5 的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASW6的P溝道側(cè)柵極連接，模擬開(kāi)關(guān)ASW5的一導(dǎo)通電極與ONB 端子連接，并且模擬開(kāi)關(guān)ASW6的一導(dǎo)通電極與CKB端子連接，模擬開(kāi)關(guān)ASW5的另一導(dǎo)通電極、模擬開(kāi)關(guān)ASW6的另一導(dǎo)通電極、該級(jí)的輸出端子即OUTB端子、NAND的另一方的輸入和 FF的RB端子連接。在此，由模擬開(kāi)關(guān)ASW5 *ASW6 (柵極電路)和NAND (邏輯電路)構(gòu)成生成OUTB信號(hào)的信號(hào)生成電路。在移位寄存器SR，本級(jí)的OUTB端子與下一級(jí)的SB端子連接。例如，η級(jí)Sfoi的 OUTB端子與(η+1)級(jí)Sfoi+Ι的SB端子連接。另外，向移位寄存器SR的初級(jí)SRl的SB端子輸入GSPB信號(hào)。另外，在柵極驅(qū)動(dòng)器⑶，各級(jí)的觸發(fā)器的INITB端子與INITB信號(hào)線連接，各級(jí)的ONB端子與AONB信號(hào)線連接，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的 GCKB線(供給GCKB的線)連接。例如，η級(jí)Sfoi的CKB端子與GCK2B信號(hào)線連接，(η+1) 級(jí)Sfoi+Ι的CKB端子與GCKlB信號(hào)線連接。圖20是表示液晶顯示裝置3d的電源ON時(shí)的驅(qū)動(dòng)方法的時(shí)序圖。在液晶顯示裝置 3d，在顯示視頻的最初的幀(垂直掃描期間)之前，進(jìn)行以下的準(zhǔn)備動(dòng)作。具體而言，AONB 信號(hào)和INITB信號(hào)同時(shí)被有效(Low)化，在AONB信號(hào)恢復(fù)到無(wú)效(High)以后，INITB信號(hào)恢復(fù)到無(wú)效(High)，在AONB信號(hào)為有效的期間，各GCKB信號(hào)固定在有效(Low)。當(dāng)AONB信號(hào)變成有效(Low)時(shí)，ASW5為0N，因此OUTB信號(hào)成為有效(Low)，全部掃描信號(hào)線被選擇。 此時(shí)，由于與各數(shù)據(jù)信號(hào)線對(duì)應(yīng)的模擬開(kāi)關(guān)asw為0N，向全部數(shù)據(jù)信號(hào)線供給Vcom。另外， 在各級(jí)的觸發(fā)器，由于INITB信號(hào)成為有效(Low)，因此Q信號(hào)為L(zhǎng)ow (無(wú)效)，且QB信號(hào)成為High(無(wú)效)。另外，當(dāng)移位寄存器的各級(jí)的OUTB信號(hào)暫時(shí)變成有效時(shí)，向NAND的反饋信號(hào)成為L(zhǎng)ow，因此ASW5為0FF，ASW6為ON (在各級(jí)，取入GCKlB或GCK2B)。在以上的準(zhǔn)備動(dòng)作結(jié)束后(AONB信號(hào)成為無(wú)效之后)，成為向顯示部DAR的全部PIX寫入Vcom且移位寄存器SR已初始化的(各級(jí)的觸發(fā)器的輸出為無(wú)效的)狀態(tài)。另外，在液晶顯示裝置3d，在各垂直掃描期間(各幀顯示時(shí))，進(jìn)行以下的動(dòng)作。 艮口，當(dāng)輸入到移位寄存器SR的本級(jí)的SB信號(hào)變成有效(Low)時(shí)，本級(jí)的FF的輸出被置位， 并變成有效，本級(jí)將GCKB信號(hào)取入。當(dāng)本級(jí)的GCKB信號(hào)變成有效(Low)時(shí)，本級(jí)的OUTB 信號(hào)變成有效(Low)，并且下一級(jí)的SB信號(hào)變成有效，且本級(jí)的FF被復(fù)位，QB信號(hào)成為 High (無(wú)效)。此時(shí)，本級(jí)的OUTB信號(hào)為L(zhǎng)ow(即，NAND的輸出為High)，因此繼續(xù)向本級(jí)取入GCKB信號(hào)，在GCKB信號(hào)成為High (無(wú)效)時(shí)，本級(jí)的OUTB信號(hào)變成High，并且NAND的輸出成為L(zhǎng)ow，以后，從OUTB端子輸出AONB信號(hào)，OUTB信號(hào)成為High (無(wú)效)。在液晶顯示裝置3d，例如，在電源ON時(shí)，同時(shí)選擇全部掃描信號(hào)線，向全部像素寫入同電位(例如Vcom)，因此能夠消除電源ON時(shí)的畫面紊亂。在此，在INITB信號(hào)為有效 (Low)的期間，如圖13所示，即使SB信號(hào)和RB信號(hào)都過(guò)渡為有效一SB信號(hào)和RB信號(hào)都過(guò)渡為無(wú)效，觸發(fā)器的輸出Q也總是為無(wú)效(Low)，如圖14所示，即使SB信號(hào)和RB信號(hào)都過(guò)
12渡為有效一SB信號(hào)過(guò)渡為無(wú)效且RB信號(hào)過(guò)渡為有效一SB信號(hào)和RB信號(hào)都過(guò)渡為無(wú)效， 觸發(fā)器的輸出Q也總是為無(wú)效(Low)，如圖15所示，即使SB信號(hào)和RB信號(hào)都過(guò)渡為有效 —SB信號(hào)過(guò)渡為有效且RB信號(hào)過(guò)渡為無(wú)效一SB信號(hào)和RB信號(hào)都過(guò)渡為無(wú)效，觸發(fā)器的輸出Q雖然一瞬間(SB信號(hào)為有效且RB信號(hào)為無(wú)效的期間)不定，但其以外的時(shí)間內(nèi)也成為無(wú)效(Low)。因此，能夠使從同時(shí)選擇返回時(shí)和返回后的移位寄存器的動(dòng)作穩(wěn)定化。另外，通過(guò)將AONB信號(hào)輸入到ASW5，與現(xiàn)有的圖43所示的結(jié)構(gòu)相比，能夠?qū)崿F(xiàn)柵極驅(qū)動(dòng)器的小型化。另外，與分別進(jìn)行同時(shí)選擇和移位寄存器的初始化的現(xiàn)有結(jié)構(gòu)相比，能夠迅速完成準(zhǔn)備動(dòng)作。另外，由于能夠?qū)崿F(xiàn)各級(jí)的自復(fù)位，因此能夠簡(jiǎn)化級(jí)間的連接關(guān)系。另外，在液晶顯示裝置3d，當(dāng)SB信號(hào)· RB信號(hào)如圖15所示進(jìn)行過(guò)渡時(shí)，存在一瞬間不定的期間。因此，通過(guò)圖19的各級(jí)的觸發(fā)器FF使用圖21所示的觸發(fā)器FFh，能夠使SB信號(hào)· RB信號(hào)難以如圖15所示進(jìn)行過(guò)渡。在觸發(fā)器FFh，在圖11的觸發(fā)器FF2，使 p7(復(fù)位晶體管RT)的驅(qū)動(dòng)能力比p5(置位晶體管ST)高。這樣的話，QB端子的電位難以下降，Q端子的電位難以上升，易變成施加了復(fù)位的狀態(tài)。由此，能夠使SB信號(hào)*RB信號(hào)難以如圖15所示進(jìn)行過(guò)渡。另外，通過(guò)圖19的各級(jí)的觸發(fā)器FF使用圖22所示的觸發(fā)器FF2y，無(wú)論SB信號(hào)· RB信號(hào)怎樣過(guò)渡(即使如圖15所示進(jìn)行過(guò)渡)，都能夠消除成為不定的瞬間。如圖 22所示，F(xiàn)F2y具備構(gòu)成CMOS電路的P溝道晶體管p6和N溝道晶體管n5、構(gòu)成CMOS電路的P溝道晶體管P8和N溝道晶體管π7、P溝道晶體管ρ5 · p7、N溝道晶體管ηΤ · η6 · η8、 INITB端子、SB端子、RB端子、Q端子· QB端子，結(jié)構(gòu)為，p6的柵極、n5的柵極、p7的漏極、 P8的漏極、n7的漏極和QB端子連接，并且p6的漏極、n5的漏極、ρ5的漏極、ρ8的柵極、η7 的柵極和Q端子連接，η5的源極和η6的漏極連接，ρ5的源極和ηΤ的漏極連接，η7的源極和η8的漏極連接，SB端子與ρ5的柵極和η6的柵極連接，RB端子與ηΤ的源極、ρ7的柵極和η8的柵極連接，INITB端子與ρ6的源極和ηΤ的柵極連接，ρ7和ρ8的源極與VDD連接， η6和π8的源極與VSS連接。在此，ρ6、η5、ρ8和η7構(gòu)成閂鎖電路LC，ρ5作為置位晶體管 ST發(fā)揮功能，ρ7作為復(fù)位晶體管RT發(fā)揮功能，n6和π8分別作為閂鎖釋放晶體管(釋放晶體管)LRT發(fā)揮功能。圖22(b)是表示FF2y的動(dòng)作的時(shí)序圖，圖22(c)是FF2y的真值表。如圖22 (b) (c) 所示，F(xiàn)F2y的Q信號(hào)在SB信號(hào)為L(zhǎng)ow (有效)且RB信號(hào)為L(zhǎng)ow (有效)的期間成為L(zhǎng)ow (無(wú)效)，在SB信號(hào)為L(zhǎng)ow (有效)且RB信號(hào)為High (無(wú)效)的期間成為High (有效)，在SB信號(hào)為High (無(wú)效)且RB信號(hào)為L(zhǎng)ow (有效)的期間成為L(zhǎng)ow (無(wú)效)，在SB信號(hào)為High (無(wú)效)且RB信號(hào)為High (無(wú)效)的期間成為保持狀態(tài)。在此，在觸發(fā)器FF2y，在INITB端子為有效(Low)的期間SB信號(hào)為有效(Low)且 RB信號(hào)變成無(wú)效(High)的情況下，ηΤ為0FF，因此維持前狀態(tài)。因此，如圖23所示，即使 SB信號(hào)和R信號(hào)都過(guò)渡為有效一SB信號(hào)過(guò)渡為有效且R信號(hào)過(guò)渡為無(wú)效一SB信號(hào)和R信號(hào)都過(guò)渡為無(wú)效，觸發(fā)器的輸出Q也總是為無(wú)效(Low)。另外，通過(guò)圖19的各級(jí)的觸發(fā)器FF使用圖M所示的觸發(fā)器FFh，無(wú)論SB信號(hào)*RB信號(hào)怎樣過(guò)渡(即使如圖15所示進(jìn)行過(guò)渡)，都能夠消除成為不定的瞬間。如圖M 所示，F(xiàn)Fh具備構(gòu)成CMOS電路的P溝道晶體管p6和N溝道晶體管n5、構(gòu)成CMOS電路的P 溝道晶體管P8和N溝道晶體管π7、P溝道晶體管ρ5 · p7、N溝道晶體管η6 · n8、INITB端子、SB端子、RB端子、Q端子、QB端子，結(jié)構(gòu)為，p6的柵極、n5的柵極、ρ7的漏極、ρ8的漏極、 η7的漏極和QB端子連接，并且ρ6的漏極、η5的漏極、ρ5的漏極、ρ8的柵極、η7的柵極和Q 端子連接，η5的源極和η6的漏極連接，η7的源極和η8的漏極連接，SB端子與ρ5的柵極和 η6的柵極連接，INITB端子與ρ5的源極連接，RB端子與ρ7的柵極和η8的柵極連接，ρ6、ρ7 和Ρ8的源極與VDD連接，η6和η8的源極與VSS連接。在此，ρ6、η5、ρ8和η7構(gòu)成閂鎖電路LC，ρ5作為置位晶體管ST發(fā)揮功能，ρ7作為復(fù)位晶體管RT發(fā)揮功能，η6和η8分別作為閂鎖釋放晶體管(釋放晶體管)LRT發(fā)揮功能。圖對(duì)㈦是表示FFh的動(dòng)作的時(shí)序圖，圖M(C)是FFhW真值表。如圖M(b) (c) 所示，F(xiàn)Fh的Q信號(hào)在SB信號(hào)為L(zhǎng)ow (有效)且RB信號(hào)為L(zhǎng)ow (有效)的期間成為L(zhǎng)ow (無(wú)效)，在SB信號(hào)為L(zhǎng)ow (有效)且RB信號(hào)為High (無(wú)效)的期間成為High (有效)，在SB信號(hào)為High (無(wú)效)且RB信號(hào)為L(zhǎng)ow (有效)的期間成為L(zhǎng)ow (無(wú)效)，在SB信號(hào)為High (無(wú)效)且RB信號(hào)為High (無(wú)效)的期間成為保持狀態(tài)。在此，在觸發(fā)器FFh，在INITB端子為有效(Low)的期間SB信號(hào)為有效(Low)且 RB信號(hào)變成無(wú)效(High)的情況下，ρ5 · p8為0N，Q信號(hào)為L(zhǎng)ow，且QB信號(hào)成為High (無(wú)效)。另外，在INITB端子為有效(Low)的期間SB信號(hào)為有效(Low)且RB信號(hào)變成有效 (Low)的情況下也如此，Q信號(hào)為L(zhǎng)ow，且QB信號(hào)成為High (無(wú)效)。另外，在INITB端子為有效(Low)的期間SB信號(hào)為無(wú)效(High)且RB信號(hào)變成無(wú)效(High)的情況下，Q信號(hào)·0Β 信號(hào)都成為保持狀態(tài)。因此，如圖23所示，即使SB信號(hào)和R信號(hào)都過(guò)渡為有效一SB信號(hào)過(guò)渡為有效且R信號(hào)過(guò)渡為無(wú)效一SB信號(hào)和R信號(hào)都過(guò)渡為無(wú)效，觸發(fā)器的輸出Q也總是成為無(wú)效(Low)。另外，圖19的結(jié)構(gòu)(將FF設(shè)為復(fù)位優(yōu)先且將移位寄存器的各級(jí)設(shè)為自復(fù)位型的結(jié)構(gòu))中，OUTB信號(hào)的向觸發(fā)器的RB端子的反饋有可能在向NAND的反饋之前。因此，優(yōu)選如圖25所示構(gòu)成圖19的NAND。S卩，將P溝道晶體管p40的源極與VDD連接，將柵極設(shè)為 NAND的輸入X，將漏極設(shè)為NAND的輸出M，將P溝道晶體管p41的源極與VDD連接，將柵極設(shè)為NAND的輸入Y，將漏極與N溝道晶體管n40的源極連接，將N溝道晶體管η40的柵極與輸入Y連接，將漏極與N溝道晶體管n41的源極連接，將N溝道晶體管n41的柵極與輸入X 連接，將漏極與VSS連接，使P溝道晶體管ρ40 · 41的驅(qū)動(dòng)能力比N溝道晶體管η40 · 41的驅(qū)動(dòng)能力大。這樣，直到QB信號(hào)充分地變成無(wú)效(High)，OUTB信號(hào)都保持有效(=Low)， 能夠防止向FF的RB端子的反饋在向NAND的反饋之前。[實(shí)施方式3]圖沈是表示本發(fā)明的液晶顯示裝置!Be的結(jié)構(gòu)的電路圖。液晶顯示裝置!Be為所謂的CC(charge coupled，電荷耦合)驅(qū)動(dòng)的液晶顯示裝置，具備顯示部DAR、柵極*Cs驅(qū)動(dòng)器G-CsD、源極驅(qū)動(dòng)器SD和顯示控制電路DCC。顯示控制電路DCC向柵極驅(qū)動(dòng)器⑶供給柵極啟動(dòng)脈沖GSP、柵極導(dǎo)通使能信號(hào)G0E、A0NB信號(hào)(同時(shí)選擇信號(hào))、INITB信號(hào)、CS反轉(zhuǎn)信號(hào)CMIl · CMI2和柵極時(shí)鐘信號(hào)GCKlB · GCK2B。另外，顯示控制電路DCC向源極驅(qū)動(dòng)器 SD供給源極啟動(dòng)脈沖SSP、數(shù)字?jǐn)?shù)據(jù)DAT、極性信號(hào)POL和源極時(shí)鐘信號(hào)SCK。柵極· Cs驅(qū)動(dòng)器G-CsD包含由多級(jí)構(gòu)成的移位寄存器SR、多個(gè)D閂鎖電路CSL，對(duì)應(yīng)于移位寄存器的一級(jí)設(shè)有一個(gè)OR電路和一個(gè)D閂鎖電路CSL。以下，適當(dāng)?shù)貙⒁莆患拇嫫鞯膇級(jí)(i = 1…… η-1 · η · η+1……)簡(jiǎn)稱為i級(jí)SRi。另外，對(duì)應(yīng)于移位寄存器的i級(jí)SRi設(shè)有D閂鎖電路CSLi0來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(OUT信號(hào))經(jīng)由緩沖器供給到顯示部DAR 的掃描信號(hào)線Gi。另外，來(lái)自對(duì)應(yīng)于i級(jí)SRi的D閂鎖電路CSLi的輸出信號(hào)(out信號(hào)、 CS信號(hào))供給到顯示部DAR的保持電容配線CSi。例如，η級(jí)Sfoi的OUT信號(hào)經(jīng)由緩沖器供給到掃描信號(hào)線，來(lái)自對(duì)應(yīng)于η級(jí)Sfoi的D閂鎖電路CSLn的輸出信號(hào)(out信號(hào)、CS信號(hào))供給到顯示部DAR的保持電容配線CSn。在顯示部DAR，掃描信號(hào)線連接于與PDCn 內(nèi)的像素電極連接的晶體管的柵極，在PMn內(nèi)的像素電極和保持電容配線CSn之間形成有保持電容(輔助電容)。另外，對(duì)應(yīng)于一根數(shù)據(jù)信號(hào)線設(shè)有一個(gè)模擬開(kāi)關(guān)asw和反相器，該反相器的輸入與AONB信號(hào)線連接，數(shù)據(jù)信號(hào)線的端部與模擬開(kāi)關(guān)asw的一導(dǎo)通端子連接，模擬開(kāi)關(guān)asw 的另一導(dǎo)通端子與Vcom(共用電極電位)電源連接，模擬開(kāi)關(guān)asw的N溝道側(cè)柵極與反相器的輸出連接，模擬開(kāi)關(guān)asw的P溝道側(cè)柵極與AONB信號(hào)線連接。圖27是表示圖沈所示的移位寄存器SR的i級(jí)SRi的結(jié)構(gòu)的電路圖。如同圖所示，移位寄存器的各級(jí)包含具備INITB端子、SB端子和RB端子的觸發(fā)器FF(上述觸發(fā)器 FF2 · & *2y ·&)、兩個(gè)模擬開(kāi)關(guān)ASW7 *ASW8、NAND、反相器、CKB端子、ONB端子，觸發(fā)器FF 的QB端子與NAND的一方的輸入連接，NAND的輸出(M)與反相器的輸入和模擬開(kāi)關(guān)ASW7的 P溝道側(cè)柵極、模擬開(kāi)關(guān)ASW8的N溝道側(cè)柵極連接，反相器的輸出與模擬開(kāi)關(guān)ASW7的N溝道側(cè)柵極、模擬開(kāi)關(guān)ASW8的P溝道側(cè)柵極連接，模擬開(kāi)關(guān)ASW7的一導(dǎo)通電極與ONB端子連接，并且模擬開(kāi)關(guān)ASW8的一導(dǎo)通電極與CKB端子連接，模擬開(kāi)關(guān)ASW7的另一導(dǎo)通電極、模擬開(kāi)關(guān)ASW8的另一導(dǎo)通電極、該級(jí)的輸出端子即OUTB端子、NAND的另一方的輸入和FF的 RB端子連接。另外，OUTB端子經(jīng)由反相器與OUT端子連接。在i級(jí)SRi，在觸發(fā)器FF的QB信號(hào)(NAND的一方輸入X)為High (無(wú)效)的期間， 如果OUTB信號(hào)(NAND的另一方輸入Y)為High (無(wú)效)，則NAND的輸出(M)成為L(zhǎng)ow (模擬開(kāi)關(guān)ASW7為0N，ASW8為OFF)，向OUTB端子輸出AONB信號(hào)(無(wú)效且為Vdd)，另一方面，如果OUTB信號(hào)(NAND的另一方輸入Y)為L(zhǎng)ow(有效)，則NAND的輸出(M)成為High (模擬開(kāi)關(guān)ASW7為OFF，ASW8為0N)，GCKB信號(hào)被取入，從OUTB端子輸出。另外，在觸發(fā)器FF的 QB信號(hào)為L(zhǎng)ow (有效)的期間，NAND的一方輸入X為L(zhǎng)ow，且NAND的另一方輸入Y為L(zhǎng)ow， 因此NAND的輸出(M)成為High (模擬開(kāi)關(guān)ASW7為OFF，ASW8為0N)，GCKB信號(hào)被取入，從 OUTB端子輸出。即，NAND、反相器和模擬開(kāi)關(guān)ASWl *ASW2(柵極電路)構(gòu)成生成OUTB信號(hào)的信號(hào)生成電路，特別是，模擬開(kāi)關(guān)ASW7 · ASW8構(gòu)成根據(jù)NAND的輸出M取入AONB信號(hào)或時(shí)鐘信號(hào)的柵極電路。圖28是表示與圖沈所示的移位寄存器SR的i級(jí)SRi對(duì)應(yīng)的D閂鎖電路CSLi 的結(jié)構(gòu)的電路圖。如同圖所示，D閂鎖電路CSLi具備三個(gè)CMOS電路5至7、模擬開(kāi)關(guān) ASW15 .ASW16、反相器、CK端子、D端子、out端子。CMOS電路5 · 6分別構(gòu)成為，一個(gè)P溝道晶體管和一個(gè)N溝道晶體管的柵極彼此連接，并且漏極彼此連接，且P溝道晶體管的源極與 VDD連接，N溝道晶體管的源極與VSS連接。CMOS電路7構(gòu)成為，一個(gè)P溝道晶體管和一個(gè) N溝道晶體管的柵極彼此連接，并且漏極彼此連接，且P溝道晶體管的源極與電源VCSH連接，N溝道晶體管的源極與電源VCSL連接。而且，ck端子和反相器的輸入和模擬開(kāi)關(guān)ASW16 的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASW15的P溝道側(cè)柵極連接，反相器的輸出和模擬開(kāi)關(guān)ASW16的P溝道側(cè)柵極和模擬開(kāi)關(guān)ASW15的N溝道側(cè)柵極連接，CMOS電路5的漏極側(cè)和模擬開(kāi)關(guān) ASW15的一導(dǎo)通端子連接，模擬開(kāi)關(guān)ASW16的一導(dǎo)通端子和D端子連接，模擬開(kāi)關(guān)ASW15的另一導(dǎo)通端子、模擬開(kāi)關(guān)ASW16的另一導(dǎo)通端子和CMOS電路6的柵極側(cè)連接，CMOS電路5 的柵極側(cè)和CMOS電路6的漏極側(cè)連接，CMOS電路6的漏極側(cè)和CMOS電路7的柵極側(cè)連接， CMOS電路7的漏極側(cè)和out端子連接。D閂鎖電路CSLi在ck信號(hào)(被輸入到ck端子的信號(hào))為有效(High)的期間，將 D信號(hào)(被輸入到D端子的信號(hào))取入，將該D信號(hào)閂鎖。即，在ck信號(hào)為有效的期間，如果D信號(hào)從Low變成High，則out信號(hào)(從out端子輸出的信號(hào))在從電源VCSL的電位上升到電源VCSH的電位以后，維持電源VCSH的電位，在ck信號(hào)為有效的期間，如果D信號(hào)從High變成Low，則out信號(hào)(從out端子輸出的信號(hào))在從電源VCSH的電位下降到電源 VCSL的電位以后，維持電源VCSL的電位。在液晶顯示裝置!Be的G-CsD，本級(jí)的OUTB端子與下一級(jí)的SB端子連接。另外，本級(jí)的OUT端子和與本級(jí)對(duì)應(yīng)的OR電路的一輸入端子連接，并且下一級(jí)的OUT端子與對(duì)應(yīng)于上述本級(jí)的OR電路的另一輸入端子連接，對(duì)應(yīng)于該本級(jí)的OR電路的輸出和與本級(jí)對(duì)應(yīng)的 D閂鎖電路的ck端子連接。例如，η級(jí)Sfoi的OUTB端子與(η+1)級(jí)Sfoi+Ι的SB端子連接， η級(jí)Sfoi的OUT端子與對(duì)應(yīng)于η級(jí)Sfoi的OR電路的一輸入端子連接，并且(η+1)級(jí)Sfoi+l 的OUT端子與對(duì)應(yīng)于η級(jí)Sfoi的OR電路的另一輸入端子連接，對(duì)應(yīng)于η級(jí)Sfoi的OR電路的輸出與對(duì)應(yīng)于η級(jí)Sfoi的D閂鎖電路CSLn的ck端子連接。另外，向移位寄存器SR的初級(jí)的SB端子輸入GSPB信號(hào)。另外，在液晶顯示裝置!Be的G-CsD，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的GCK線(供給GCK的線)連接，各級(jí)的觸發(fā)器的INITB端子與INITB信號(hào)線連接，各級(jí)的 ONB端子與共用的AONB線(供給AON信號(hào)的線)連接。例如，η級(jí)Sfoi的CKB端子與GCK2B 信號(hào)線連接，(η+1)級(jí)Sfoi+l的CKB端子與GCKlB信號(hào)線連接，η級(jí)Sfoi和(η+1)級(jí)Sfoi+l 各自的ONB端子與共用的AONB信號(hào)線連接。另外，每對(duì)應(yīng)于連續(xù)的兩級(jí)的兩個(gè)D閂鎖電路，D端子都與不同的CMI線(供給CMI信號(hào)的線)連接。例如，對(duì)應(yīng)于η級(jí)Sfoi的D閂鎖電路CSLn的D端子與CMI2信號(hào)線連接，對(duì)應(yīng)于(η+1)級(jí)Sfoi+l的D閂鎖電路CSLn+Ι的D 端子與CMI2信號(hào)線連接，對(duì)應(yīng)于(n+2)級(jí)Sfoi+2的D閂鎖電路CSLn+2的D端子與CMIl信號(hào)線連接，對(duì)應(yīng)于(n+3)級(jí)Sfoi+3的D閂鎖電路CSLn+3的D端子與CMIl信號(hào)線連接。圖四是表示液晶顯示裝置!Be的驅(qū)動(dòng)方法的時(shí)序圖。另外，在本圖中，將極性信號(hào) POL的周期設(shè)為一水平掃描期間1H(即，供給到同一數(shù)據(jù)信號(hào)線的數(shù)據(jù)信號(hào)的極性每IH進(jìn)行反轉(zhuǎn))，將CMIl · CMI2分別設(shè)為同相位。在液晶顯示裝置!Be，在顯示視頻的最初的幀(垂直掃描期間)之前，進(jìn)行以下的顯示準(zhǔn)備動(dòng)作。具體而言，AONB信號(hào)和INITB信號(hào)同時(shí)被有效(Low)化，在AONB信號(hào)恢復(fù)到無(wú)效(High)之后，與GSPB的有效化同步地，INITB信號(hào)恢復(fù)到無(wú)效(High)，在AONB信號(hào)為有效的期間，各GCKB信號(hào)固定在有效(Low)。另外，各CMI信號(hào)固定在High (或Low)。 由此，在移位寄存器SR的各級(jí)，AONB信號(hào)經(jīng)由ASW7從OUTB端子輸出，因此整個(gè)級(jí)的OUTB 信號(hào)成為有效(Low)，全部掃描信號(hào)線被選擇。此時(shí)，由于與各數(shù)據(jù)信號(hào)線對(duì)應(yīng)的模擬開(kāi)關(guān) asw為0N，向全部數(shù)據(jù)信號(hào)線供給Vcom。另外，在各級(jí)的觸發(fā)器，INITB信號(hào)成為有效(Low)， 因此Q信號(hào)為L(zhǎng)ow(無(wú)效)，QB信號(hào)成為High (無(wú)效)。另外，當(dāng)移位寄存器的各級(jí)的OUTB信號(hào)暫時(shí)變成有效時(shí)，向NAND的反饋信號(hào)成為L(zhǎng)ow，因此ASW7為0FF，ASW8為0N(GCK1B或 GCK2B被取入)。另外，由于對(duì)應(yīng)于各級(jí)的OR電路的輸出也成為有效(High)，因此各D閂鎖電路將CMIl信號(hào)(Low)或CMI2信號(hào)(Low)閂鎖，供給到保持電容配線的out信號(hào)(CS信號(hào))成為電源VCSL的電位。在以上的顯示準(zhǔn)備動(dòng)作結(jié)束后，成為向顯示部DAR的全部PIX 寫入Vcom且設(shè)置于移位寄存器的各級(jí)的FF的QB輸出成為無(wú)效(High)且各D閂鎖電路的 out信號(hào)(保持電容配線的電位)成為電源VCSL的電位的狀態(tài)。在液晶顯示裝置!Be，在最初的幀顯示時(shí)(最初的垂直掃描期間)，進(jìn)行以下的動(dòng)作。即，當(dāng)輸入到移位寄存器SR的本級(jí)的SB信號(hào)變成有效( = Low)時(shí)，本級(jí)的FF的輸出被置位而變成有效，本級(jí)將GCKB信號(hào)取入。當(dāng)本級(jí)的GCKB信號(hào)變成有效(=Low)時(shí)，本級(jí)的OUTB信號(hào)變成有效(=Low)，并且下一級(jí)的SB信號(hào)變成有效，且本級(jí)的FF被復(fù)位而成為High (無(wú)效)。此時(shí)，由于本級(jí)的OUTB信號(hào)為L(zhǎng)ow(即，NAND的輸出為High)，因此繼續(xù)在本級(jí)取入GCKB信號(hào)，在GCKB信號(hào)成為High (無(wú)效)時(shí)，本級(jí)的OUTB信號(hào)變成High，并且NAND的輸出成為L(zhǎng)ow，以后，從OUTB端子輸出AONB信號(hào)，OUTB信號(hào)成為High (無(wú)效)。另外，當(dāng)本級(jí)的OUTB信號(hào)變成有效時(shí)(由于與本級(jí)對(duì)應(yīng)的OR電路的輸出變成有效)，與本級(jí)對(duì)應(yīng)的D閂鎖電路將CMIl信號(hào)或CMI2信號(hào)閂鎖，另外，當(dāng)下一級(jí)的OUTB信號(hào)變成有效時(shí)(由于與本級(jí)對(duì)應(yīng)的OR電路的輸出變成有效)，對(duì)應(yīng)于上述本級(jí)的D閂鎖電路再次將CMIl信號(hào)或CMI2信號(hào)閂鎖。由此，與本級(jí)對(duì)應(yīng)的D閂鎖電路的out信號(hào)(與本級(jí)對(duì)應(yīng)的保持電容配線的電位)在本級(jí)的OUTB信號(hào)成為無(wú)效(與本級(jí)對(duì)應(yīng)的掃描信號(hào)線已經(jīng)為OFF)之后，進(jìn)行從電源VCSL的電位向電源VCSH的電位的上升(向與本級(jí)對(duì)應(yīng)的像素寫入正極性的數(shù)據(jù)信號(hào)的情況)，或者，進(jìn)行從電源VCSH的電位向電源VCSL的電位的下降 (向與本級(jí)對(duì)應(yīng)的像素寫入負(fù)極性的數(shù)據(jù)信號(hào)的情況)。例如，當(dāng)η級(jí)Sfoi的OUTB信號(hào)變成有效時(shí)(由于對(duì)應(yīng)于η級(jí)Sfoi的OR電路的輸出變成有效)，對(duì)應(yīng)于η級(jí)Sfoi的D閂鎖電路CSLn將CMI2信號(hào)閂鎖，進(jìn)而，當(dāng)(η+1)級(jí)Sfoi+1 的OUTB信號(hào)變成有效時(shí)(由于對(duì)應(yīng)于η級(jí)Sfoi的OR電路的輸出變成有效)，D閂鎖電路 CSLn再次將CMI2信號(hào)閂鎖。由此，對(duì)應(yīng)于η級(jí)Sfoi的D閂鎖電路CSLn的out信號(hào)(對(duì)應(yīng)于η級(jí)Sfoi的保持電容配線CSn的電位)在η級(jí)Sfoi的OUTB信號(hào)變成無(wú)效(對(duì)應(yīng)于η級(jí) SRn的掃描信號(hào)線Gn為ON · OFF以后)后，從電源VCSH的電位下降到電源VCSL的電位。 在此，如POL所示，在對(duì)應(yīng)于η級(jí)Sfoi的像素PMn上寫入有負(fù)極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線CSn的下降，能夠使有效電位下降得比數(shù)據(jù)信號(hào)的電位低(提高像素PDCn的亮度)。另外，當(dāng)(η+1)級(jí)Sfoi+Ι的OUTB信號(hào)變成有效時(shí)，對(duì)應(yīng)于(η+1)級(jí)Sfoi+Ι的D閂鎖電路CSLn+Ι將CMI2信號(hào)閂鎖，進(jìn)而，當(dāng)(η+1)級(jí)Sfoi+Ι的OUTB信號(hào)變成有效時(shí)，D閂鎖電路CSLn+Ι再次將CMI2信號(hào)閂鎖。由此，對(duì)應(yīng)于(η+1)級(jí)Sfoi+l的D閂鎖電路CSLn+Ι的 out信號(hào)(保持電容配線CSn+Ι的電位)在(η+1)級(jí)Sfoi+Ι的OUTB信號(hào)成為無(wú)效(掃描信號(hào)線Gn+Ι為ON · OFF后)以后，從電源VCSL的電位上升到電源VCSH的電位。在此，如 POL所示，在對(duì)應(yīng)于(η+1)級(jí)Sfoi+1的像素PDCn+l上寫入有正極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線CSn+Ι的上升，能夠使有效電位上升得比數(shù)據(jù)信號(hào)的電位高(提高像素PDCn+l的亮度)。另外，當(dāng)(n+2)級(jí)Sfoi+2的OUTB信號(hào)變成有效時(shí)，對(duì)應(yīng)于(n+2)級(jí)Sfoi+2的D閂鎖電路CSLn+2將CMIl信號(hào)閂鎖，進(jìn)而，當(dāng)(n+2)級(jí)Sfoi+2的OUTB信號(hào)變成有效時(shí)，D閂鎖
17電路CSLn+2再次將CMIl信號(hào)閂鎖。由此，對(duì)應(yīng)于(n+2)級(jí)Sfoi+2的D閂鎖電路CSLn+2的 out信號(hào)(保持電容配線CSn+2的電位)在(n+2)級(jí)Sfoi+2的OUTB信號(hào)成為無(wú)效(掃描信號(hào)線Gn+2為ON · OFF后)以后，從電源VCSH的電位下降到電源VCSL的電位。在此，如 POL所示，在對(duì)應(yīng)于(n+幻級(jí)Sfoi+2的像素PDCn+2上寫入有負(fù)極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線CSn+2的下降，能夠使有效電位上升得比數(shù)據(jù)信號(hào)的電位高(提高像素PDCn+2的亮度)。另外，第二幀以后也如此，進(jìn)行與最初的幀同樣的顯示。但是，每一幀，POL的相位都位移半周期，因此供給到同一像素的數(shù)據(jù)信號(hào)的極性每一幀進(jìn)行反轉(zhuǎn)。與此相應(yīng)，D閂鎖電路CSLi的out信號(hào)(保持電容配線CSi的電位)的上升和下降也每一幀交替一次。在液晶顯示裝置3e，例如，在電源ON時(shí)，同時(shí)選擇全部掃描信號(hào)線，向全部像素寫入同電位(例如Vcom)，因此能夠消除電源ON時(shí)的畫面紊亂。在此，在從同時(shí)選擇返回時(shí)， 移位寄存器SR的各級(jí)的觸發(fā)器如圖13至圖15或圖23所示進(jìn)行動(dòng)作，因此能夠使從同時(shí)選擇返回時(shí)和返回后的移位寄存器的動(dòng)作穩(wěn)定化。另外，通過(guò)將AONB信號(hào)輸入到ASW7，與現(xiàn)有的如圖43所示的結(jié)構(gòu)相比，能夠?qū)崿F(xiàn)柵極驅(qū)動(dòng)器的小型化。另外，與分別進(jìn)行同時(shí)選擇和移位寄存器的初始化的現(xiàn)有結(jié)構(gòu)相比， 能夠迅速完成準(zhǔn)備動(dòng)作。另外，由于能夠?qū)崿F(xiàn)各級(jí)的自復(fù)位，因此能夠簡(jiǎn)化級(jí)間的連接關(guān)系。另外，由于能夠適當(dāng)?shù)貜淖畛醯膸饘?duì)各像素行進(jìn)行CC驅(qū)動(dòng)，因此也能夠消除在現(xiàn)有的CC驅(qū)動(dòng)中成為問(wèn)題的最初的幀的畫面紊亂(橫條紋狀的不均勻)。另外，要關(guān)注的是如下這一點(diǎn)，即，在液晶顯示裝置:3e，如圖30所示，僅使CMI2信號(hào)的相位(從圖四起)位移半周期，就能夠?qū)O性信號(hào)POL的周期切換到2H(供給到同一數(shù)據(jù)信號(hào)線的數(shù)據(jù)信號(hào)的極性每2H進(jìn)行反轉(zhuǎn))，且能夠適當(dāng)?shù)貜淖畛醯膸饘?duì)各像素行進(jìn)行CC驅(qū)動(dòng)。即，在液晶顯示裝置:3e，僅控制CS反轉(zhuǎn)信號(hào)CMI1和CMI2信號(hào)各自的相位，就能夠?qū)O性信號(hào)POL的周期從IH切換到2H，也能夠消除此時(shí)的畫面紊亂。[實(shí)施方式4]圖31是表示本發(fā)明的液晶顯示裝置3f的結(jié)構(gòu)的電路圖。液晶顯示裝置3f為所謂的CC(charge coupled，電荷耦合)驅(qū)動(dòng)的液晶顯示裝置，具備顯示部DAR、柵極*Cs驅(qū)動(dòng)器G-CsD、源極驅(qū)動(dòng)器SD和顯示控制電路DCC。顯示控制電路DCC向柵極驅(qū)動(dòng)器⑶供給柵極啟動(dòng)脈沖GSP、柵極導(dǎo)通使能信號(hào)GOE、INITB信號(hào)、AONB信號(hào)(同時(shí)選擇信號(hào))、CS反轉(zhuǎn)信號(hào)CMIl · CMI2和柵極時(shí)鐘信號(hào)GCKlB · GCK2B。另外，顯示控制電路DCC向源極驅(qū)動(dòng)器 SD供給源極啟動(dòng)脈沖SSP、數(shù)字?jǐn)?shù)據(jù)DAT、極性信號(hào)POL和源極時(shí)鐘信號(hào)SCK。柵極· Cs驅(qū)動(dòng)器G-CsD包含由多級(jí)構(gòu)成的移位寄存器SR和多個(gè)D閂鎖電路CSL，對(duì)應(yīng)于移位寄存器的一級(jí)設(shè)有一個(gè)反相器、一個(gè)D閂鎖電路CSL和一個(gè)緩沖器。以下，適當(dāng)?shù)貙⒁莆患拇嫫鞯膇 級(jí)(i = 1……η-1 ·η ·η+1……)簡(jiǎn)稱為i級(jí)SRi。另外，對(duì)應(yīng)于移位寄存器的i級(jí)SRi設(shè)有D閂鎖電路CSLi。來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(OUT信號(hào))經(jīng)由緩沖器供給到顯示部DAR 的掃描信號(hào)線Gi。另外，來(lái)自對(duì)應(yīng)于i級(jí)SRi的D閂鎖電路CSLi的輸出信號(hào)(out信號(hào)、 CS信號(hào))供給到顯示部DAR的保持電容配線CSi-I。例如，η級(jí)Sfoi的OUT信號(hào)經(jīng)由緩沖器供給到掃描信號(hào)線&1，來(lái)自對(duì)應(yīng)于η級(jí)Sfoi的D閂鎖電路CSLn的輸出信號(hào)(out信號(hào)、 CS信號(hào))供給到顯示部DAR的保持電容配線CSn-I。在顯示部DAR，掃描信號(hào)線&ι連接于與PMn內(nèi)的像素電極連接的晶體管的柵極，并且在PMn內(nèi)的像素電極和保持電容配線CSn 之間形成有保持電容(輔助電容)，另外，掃描信號(hào)線連接于與PMn-I內(nèi)的像素電極連接的晶體管的柵極，并且在PMn-I內(nèi)的像素電極和保持電容配線CSn-I之間形成有保持電容(輔助電容)。另外，對(duì)應(yīng)于一根數(shù)據(jù)信號(hào)線設(shè)有一個(gè)模擬開(kāi)關(guān)asw和反相器，該反相器的輸入與AONB信號(hào)線連接，數(shù)據(jù)信號(hào)線的端部與模擬開(kāi)關(guān)asw的一導(dǎo)通端子連接，模擬開(kāi)關(guān)asw 的另一導(dǎo)通端子與Vcom(共用電極電位)電源連接，模擬開(kāi)關(guān)asw的N溝道側(cè)柵極與反相器的輸出連接，模擬開(kāi)關(guān)asw的P溝道側(cè)柵極與AONB信號(hào)線連接。另外，圖31所示的移位寄存器SR的i級(jí)SRi的結(jié)構(gòu)如圖27所示，D閂鎖電路CSLi 的結(jié)構(gòu)如圖觀所示。在液晶顯示裝置3f的G-CsD的移位寄存器SR，本級(jí)的OUTB端子與下一級(jí)的SB端子連接。另外，本級(jí)的M端子和與本級(jí)對(duì)應(yīng)的D閂鎖電路的ck端子連接。例如，η級(jí)Sfoi的 OUTB端子與(η+1)級(jí)Sfoi+l的SB端子連接，η級(jí)Sfoi的M端子與對(duì)應(yīng)于η級(jí)Sfoi的D閂鎖電路CSLn的ck端子連接。另外，向移位寄存器SR的初級(jí)的SB端子輸入GSPB信號(hào)。另外，在G-CsD，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的GCK線(供給 GCK的線)連接，各級(jí)的觸發(fā)器的INITB端子與INITB信號(hào)線連接，各級(jí)的ONB端子與共用的AONB線(供給AON信號(hào)的線)連接。例如，η級(jí)Sfoi的CKB端子與GCK2B信號(hào)線連接， (η+1)級(jí)Sfoi+l的CKB端子與GCKlB信號(hào)線連接，η級(jí)Sfoi和(η+1)級(jí)Sfoi+l各自的ONB端子與共用的AONB信號(hào)線連接。另外，每對(duì)應(yīng)于連續(xù)的兩級(jí)的兩個(gè)D閂鎖電路，D端子都與不同的CMI線(供給CMI信號(hào)的線)連接。例如，對(duì)應(yīng)于(n-1)級(jí)Sfoi-I的D閂鎖電路CSLn-I的D端子與CMIl信號(hào)線連接， 對(duì)應(yīng)于η級(jí)Sfoi的D閂鎖電路CSLn的D端子與CMIl信號(hào)線連接，對(duì)應(yīng)于(η+1)級(jí)Sfoi+1 的D閂鎖電路CSLn+Ι的D端子與CMI2信號(hào)線連接，對(duì)應(yīng)于(n+2)級(jí)Sfoi+2的D閂鎖電路 CSLn+2的D端子與CMI2信號(hào)線連接。圖32是表示液晶顯示裝置3f的驅(qū)動(dòng)方法的時(shí)序圖。另外，在本圖中，將極性信號(hào) POL的周期設(shè)為一水平掃描期間1H(即，供給到同一數(shù)據(jù)信號(hào)線的數(shù)據(jù)信號(hào)的極性每IH進(jìn)行反轉(zhuǎn))，將CMIl · CMI2分別設(shè)為同相位。在液晶顯示裝置3f，在顯示視頻的最初的幀(垂直掃描期間)之前，進(jìn)行以下的顯示準(zhǔn)備動(dòng)作。具體而言，AONB信號(hào)和miTB信號(hào)同時(shí)被有效(Low)化，在AONB信號(hào)恢復(fù)到無(wú)效(High)之后，與GSPB的有效化同步地，INITB信號(hào)恢復(fù)到無(wú)效(High)，在AONB信號(hào)為有效的期間，各GCKB信號(hào)固定在有效(Low)。另外，各CMI信號(hào)固定在High (或Low)。由此，在移位寄存器SR的各級(jí)，AONB信號(hào)經(jīng)由ASW7(參照?qǐng)D27)從OUTB端子輸出，因此整個(gè)級(jí)的OUTB信號(hào)成為有效(Low)，全部掃描信號(hào)線被選擇。另外，此時(shí)，由于與各數(shù)據(jù)信號(hào)線對(duì)應(yīng)的模擬開(kāi)關(guān)asw為0N，向全部數(shù)據(jù)信號(hào)線供給Vcom。另外，在各級(jí)的觸發(fā)器，INITB信號(hào)成為有效(Low)，因此Q信號(hào)為L(zhǎng)ow (無(wú)效)，QB信號(hào)成為High (無(wú)效)。另外，當(dāng)移位寄存器的各級(jí)的OUTB信號(hào)暫時(shí)變成有效時(shí)，向NAND的反饋信號(hào)成為L(zhǎng)ow，因此ASW7為0FF， ASW8為0N(GCK1B或GCK2B被取入)。另外，由于各級(jí)的M信號(hào)(從M端子輸出的信號(hào))也成為有效(High)，因此各D閂鎖電路將CMIl信號(hào)(Low)或CMI2信號(hào)(Low)閂鎖，供給到保持電容配線的out信號(hào)(CS信號(hào))成為電源VCSL的電位。在以上的顯示準(zhǔn)備動(dòng)作結(jié)束后，成為向顯示部DAR的全部PIX寫入Vcom且設(shè)置于移位寄存器的各級(jí)的移位寄存器的QB輸出成為無(wú)效(High)且各D閂鎖電路的out信號(hào)(保持電容配線的電位)成為電源VCSL的電位的狀態(tài)。在液晶顯示裝置3f，在最初的幀顯示時(shí)(最初的垂直掃描期間)，進(jìn)行以下的動(dòng)作。即，當(dāng)輸入到移位寄存器SR的本級(jí)的SB信號(hào)變成有效( = Low)時(shí)，本級(jí)的FF的輸出被置位而變成有效，本級(jí)將GCKB信號(hào)取入。當(dāng)本級(jí)的GCKB信號(hào)變成有效(Low)時(shí)，本級(jí)的OUTB信號(hào)變成有效(Low)，并且下一級(jí)的SB信號(hào)變成有效，且本級(jí)的FF被復(fù)位而成為 High (無(wú)效)。此時(shí)，由于本級(jí)的OUTB信號(hào)為L(zhǎng)ow(即，NAND的輸出為High)，因此繼續(xù)在本級(jí)取入GCKB信號(hào)，在GCKB信號(hào)成為High (無(wú)效)時(shí)，本級(jí)的OUTB信號(hào)變成High，并且NAND 的輸出成為L(zhǎng)ow，以后，從OUTB端子輸出AONB信號(hào)，OUTB信號(hào)成為High (無(wú)效)。另外，當(dāng)下一級(jí)的M信號(hào)變成有效時(shí)，對(duì)應(yīng)于下一級(jí)的D閂鎖電路將CMIl信號(hào)或 CMI2信號(hào)閂鎖。由此，與本級(jí)對(duì)應(yīng)的D閂鎖電路的out信號(hào)(與本級(jí)對(duì)應(yīng)的保持電容配線的電位)在本級(jí)的OUTB信號(hào)成為無(wú)效(與本級(jí)對(duì)應(yīng)的掃描信號(hào)線為OFF)以后，進(jìn)行從電源VCSL的電位向電源VCSH的電位的上升(向與本級(jí)對(duì)應(yīng)的像素寫入正極性的數(shù)據(jù)信號(hào)的情況)，或者，進(jìn)行從電源VCSH的電位向電源VCSL的電位的下降(向與本級(jí)對(duì)應(yīng)的像素寫入負(fù)極性的數(shù)據(jù)信號(hào)的情況)。例如，當(dāng)η級(jí)Sfoi的M信號(hào)變成有效時(shí)，對(duì)應(yīng)于η級(jí)Sfoi的D閂鎖電路CSLn將CMI1 信號(hào)閂鎖。由此，D閂鎖電路CSLn的out信號(hào)(保持電容配線CSn-I的電位)在(n_l)級(jí) Sfoi-I的OUT信號(hào)成為無(wú)效(掃描信號(hào)線&1-1為ON AFF后)以后，從電源VCSL的電位上升到電源VCSH的電位。在此，如POL所示，在對(duì)應(yīng)于(η-l)級(jí)Sfoi-I的像素PMn-I上寫入有正極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線CSn-I的上升，能夠使有效電位上升得比數(shù)據(jù)信號(hào)的電位高(提高像素PMn-I的亮度)。另外，當(dāng)(η+l)級(jí)Sfoi+Ι的M信號(hào)變成有效時(shí)，對(duì)應(yīng)于(n+1)級(jí)Sfoi+Ι的D閂鎖電路CSLn+Ι將CMI2信號(hào)閂鎖。由此，D閂鎖電路CSLn+Ι的out信號(hào)(保持電容配線CSn的電位)在η級(jí)Sfoi的OUT信號(hào)成為無(wú)效(對(duì)應(yīng)于η級(jí)Sfoi的掃描信號(hào)線&ι為ON ·OFF后) 以后，從電源VCSH的電位下降到電源VCSL的電位。在此，如POL所示，在對(duì)應(yīng)于η級(jí)Sfoi 的像素PMn上寫入有負(fù)極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線CSn的下降，能夠使有效電位下降得比數(shù)據(jù)信號(hào)的電位低(提高像素PMn的亮度)。另外，當(dāng)(η+2)級(jí)Sfoi+2的M信號(hào)變成有效時(shí)，對(duì)應(yīng)于(n+2)級(jí)Sfoi+2的D閂鎖電路CSLn+2將CMI2信號(hào)閂鎖。由此，D閂鎖電路CSLn+2的out信號(hào)(保持電容配線CSn+1 的電位)在(η+l)級(jí)Sfoi+Ι的OUT信號(hào)成為無(wú)效(掃描信號(hào)線&1+1為ON · OFF后)以后， 從電源VCSL的電位上升到電源VCSH的電位。在此，如POL所示，在對(duì)應(yīng)于(η+l)級(jí)Sfoi+1 的像素PMn+l上寫入有正極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線CSn+Ι的上升，能夠使有效電位上升得比數(shù)據(jù)信號(hào)的電位高(提高像素PMn+l的亮度)。另外，第二幀以后也如此，進(jìn)行與最初的幀同樣的顯示。但是，每一幀，POL的相位都位移半周期，因此供給到同一像素電極PIXi的數(shù)據(jù)信號(hào)的極性每一幀進(jìn)行反轉(zhuǎn)。據(jù)此，D 閂鎖電路CSLi的out信號(hào)(保持電容配線CSi的電位)的上升和下降也每一幀交替一次。在液晶顯示裝置3f，例如，在電源ON時(shí)，同時(shí)選擇全部掃描信號(hào)線，向全部像素寫入同電位(例如Vcom)，因此能夠消除電源ON時(shí)的畫面紊亂。在此，在從同時(shí)選擇返回時(shí)，移位寄存器SR的各級(jí)的觸發(fā)器如圖13至圖15或圖23所示進(jìn)行動(dòng)作，因此能夠使從同時(shí)選擇返回時(shí)和返回后的移位寄存器的動(dòng)作穩(wěn)定化。另外，通過(guò)將AONB信號(hào)輸入到ASW7(參照?qǐng)D27)，與現(xiàn)有的如圖43所示的結(jié)構(gòu)相比，能夠?qū)崿F(xiàn)柵極驅(qū)動(dòng)器的小型化。另外，與分別進(jìn)行同時(shí)選擇和移位寄存器的初始化的現(xiàn)有結(jié)構(gòu)相比，能夠迅速完成準(zhǔn)備動(dòng)作。另外，由于能夠?qū)崿F(xiàn)各級(jí)的自復(fù)位，因此能夠簡(jiǎn)化級(jí)間的連接關(guān)系。另外，通過(guò)將移位寄存器的內(nèi)部信號(hào)(M信號(hào))輸入到D閂鎖電路的Ck端子，在 G-Cs驅(qū)動(dòng)器內(nèi)不需要NOR電路、OR電路，能夠?qū)崿F(xiàn)進(jìn)一步的小型化。另外，由于能夠適當(dāng)?shù)貜淖畛醯膸饘?duì)各像素行進(jìn)行CC驅(qū)動(dòng)，因此也能夠消除在現(xiàn)有的CC驅(qū)動(dòng)中成為問(wèn)題的最初的幀的畫面紊亂(橫條紋狀的不均勻)。另外，要關(guān)注的是如下這一點(diǎn)，即，在液晶顯示裝置3f，如圖33所示，僅將CMI2信號(hào)的相位(從圖32起)位移半周期，就能夠?qū)O性信號(hào)POL的周期切換到2H(供給到同一數(shù)據(jù)信號(hào)線的數(shù)據(jù)信號(hào)的極性每2H進(jìn)行反轉(zhuǎn))，且能夠適當(dāng)?shù)貜淖畛醯膸饘?duì)各像素行進(jìn)行CC驅(qū)動(dòng)。即，在液晶顯示裝置3f，僅對(duì)CS反轉(zhuǎn)信號(hào)CMI1和CMI2信號(hào)各自的相位進(jìn)行控制，就能夠?qū)O性信號(hào)POL的周期從IH切換到2H，也能夠消除此時(shí)的畫面紊亂。另外，如圖34所示，也可對(duì)液晶顯示裝置!Be -3f的移位寄存器的各級(jí)的結(jié)構(gòu)(參照?qǐng)D27)進(jìn)行變更。即，使圖27的ASW7為單溝道(P溝道)晶體管TR。這樣的話，就能夠?qū)崿F(xiàn)移位寄存器的進(jìn)一步的小型化。另外，在液晶顯示裝置3d的驅(qū)動(dòng)中，如圖35所示，也可以將AONB信號(hào)在同時(shí)選擇的期間的過(guò)程中設(shè)為無(wú)效(High)，另外，如圖36所示，也可以將miTB信號(hào)在AONB變成有效(Low)以后再變成無(wú)效(High)之前設(shè)為有效(Low)，另夕卜，如圖37所示，也可以將INITB 信號(hào)在AONB從有效(Low)變成無(wú)效(High)以后設(shè)為有效(Low)。另外，也可以單片地(在同一基板上)形成有上述柵極驅(qū)動(dòng)器、源極驅(qū)動(dòng)器或柵極-CS驅(qū)動(dòng)器和顯示部的像素電路。另外，在本申請(qǐng)中，在晶體管(P溝道或N溝道)具有的兩個(gè)導(dǎo)通電極中，將輸出側(cè)稱為漏極端子。本顯示驅(qū)動(dòng)電路的特征在于，具備移位寄存器，在規(guī)定的定時(shí)進(jìn)行多個(gè)信號(hào)線的同時(shí)選擇，在上述移位寄存器的各級(jí)設(shè)有被輸入初始化用信號(hào)的置位復(fù)位型觸發(fā)器；和被輸入同時(shí)選擇信號(hào)，利用上述觸發(fā)器的輸出生成本級(jí)的輸出信號(hào)的信號(hào)生成電路，其中上述移位寄存器的各級(jí)的輸出信號(hào)通過(guò)上述同時(shí)選擇信號(hào)的有效化而成為有效，在進(jìn)行上述同時(shí)選擇的期間設(shè)為有效，在初始化用信號(hào)為有效的情況下，無(wú)論置位用信號(hào)和復(fù)位用信號(hào)各自為有效還是為無(wú)效，上述觸發(fā)器的輸出都成為無(wú)效，上述初始化用信號(hào)在同時(shí)選擇結(jié)束前設(shè)為有效，在結(jié)束后設(shè)為無(wú)效。根據(jù)上述結(jié)構(gòu)，在同時(shí)選擇結(jié)束且置位用信號(hào)和復(fù)位用信號(hào)分別變成無(wú)效的時(shí)點(diǎn)，移位寄存器的初始化(各級(jí)的觸發(fā)器的初始化)完成。因此，與在同時(shí)選擇結(jié)束后直到 INI信號(hào)被輸入觸發(fā)器為止都成為不定狀態(tài)的現(xiàn)有驅(qū)動(dòng)器(參照?qǐng)D38 -39)相比，能夠使同時(shí)選擇結(jié)束后的移位寄存器的動(dòng)作穩(wěn)定化。在本顯示驅(qū)動(dòng)電路中，也可采用上述信號(hào)生成電路具備柵極電路的結(jié)構(gòu)，上述柵極電路將與輸入的切換信號(hào)相對(duì)應(yīng)的信號(hào)選擇性地取入，作為本級(jí)的輸出信號(hào)。
在本顯示驅(qū)動(dòng)電路中，也可采用將上述觸發(fā)器的輸出作為切換信號(hào)輸入至柵極電路的結(jié)構(gòu)。在本顯示驅(qū)動(dòng)電路中，也可采用如下結(jié)構(gòu)，S卩，上述信號(hào)生成電路還具備邏輯電路，上述觸發(fā)器的輸出輸入到邏輯電路，該邏輯電路的輸出作為上述切換信號(hào)輸入到柵極電路，本級(jí)的輸出信號(hào)反饋到該邏輯電路和上述觸發(fā)器的復(fù)位用端子。在本顯示驅(qū)動(dòng)電路中，也可采用上述柵極電路選擇性地取入上述同時(shí)選擇信號(hào)或時(shí)鐘信號(hào)的結(jié)構(gòu)。在本顯示驅(qū)動(dòng)電路中，也可采用在進(jìn)行同時(shí)選擇的期間將上述時(shí)鐘信號(hào)固定為有效的結(jié)構(gòu)。在本顯示驅(qū)動(dòng)電路中，也可采用上述邏輯電路包含NAND的結(jié)構(gòu)。在本顯示驅(qū)動(dòng)電路中，也可采用如下結(jié)構(gòu)，即，上述NAND包括多個(gè)P溝道的晶體管和多個(gè)N溝道的晶體管，在該NAND中，P溝道的各晶體管的驅(qū)動(dòng)能力比N溝道的各晶體管的驅(qū)動(dòng)能力高。在本顯示驅(qū)動(dòng)電路中，也可采用如下結(jié)構(gòu)，S卩，上述觸發(fā)器具備P溝道的第一晶體管和N溝道的第二晶體管的柵極端子彼此連接且漏極端子彼此連接的第一 CMOS電路； P溝道的第三晶體管和N溝道的第四晶體管的柵極端子彼此連接且漏極端子彼此連接的第二 CMOS電路；輸入晶體管；多個(gè)輸入端子；和第一和第二輸出端子，其中，第一 CMOS電路的柵極側(cè)、第二 CMOS電路的漏極側(cè)和第一輸出端子連接，并且第二 CMOS電路的柵極側(cè)、第一 CMOS電路的漏極側(cè)和第二輸出端子連接，上述輸入晶體管的柵極端子和源極端子分別與不同的輸入端子連接。在本顯示驅(qū)動(dòng)電路中，也可采用上述輸入晶體管的漏極端子與第一輸出端子連接的結(jié)構(gòu)。在本顯示驅(qū)動(dòng)電路中，也可采用如下結(jié)構(gòu)，S卩，上述輸入晶體管為P溝道晶體管， 該輸入晶體管的源極端子與在無(wú)效時(shí)為第一電位且在有效時(shí)成為低于第一電位的第二電位的信號(hào)的輸入端子連接。在本顯示驅(qū)動(dòng)電路中，也可采用如下結(jié)構(gòu)，S卩，上述多個(gè)輸入端子包含置位用信號(hào)的輸入端子和復(fù)位用信號(hào)的輸入端子，上述輸入晶體管為柵極端子與置位用信號(hào)的輸入端子連接并且源極端子與復(fù)位用信號(hào)的輸入端子連接的置位晶體管。在本顯示驅(qū)動(dòng)電路中，也可采用如下結(jié)構(gòu)，即，上述多個(gè)輸入端子還包含上述初始化用信號(hào)的輸入端子，該初始化用信號(hào)的輸入端子與第一至第四晶體管中的任一個(gè)晶體管的源極端子連接。在本顯示驅(qū)動(dòng)電路中，也可采用具備復(fù)位晶體管的結(jié)構(gòu)，上述復(fù)位晶體管的柵極端子與復(fù)位用信號(hào)的輸入端子連接，并且源極端子與第一電源線連接，且漏極端子與第二輸出端子連接。在本顯示驅(qū)動(dòng)電路中，也可為采用具備如下兩種釋放晶體管中的至少一種的結(jié)構(gòu)，一種釋放晶體管為柵極端子與復(fù)位用信號(hào)的輸入端子連接，并且源極端子與第二電源線連接，且漏極端子與第二晶體管的源極端子連接的釋放晶體管；另一種釋放晶體管為 柵極端子與置位用信號(hào)的輸入端子連接，并且源極端子與第二電源線連接，且漏極端子與第四晶體管的源極端子連接的釋放晶體管。
22
在本顯示驅(qū)動(dòng)電路中，也可以采用用于如下顯示裝置的結(jié)構(gòu)，上述顯示裝置具備經(jīng)由開(kāi)關(guān)元件與數(shù)據(jù)信號(hào)線和掃描信號(hào)線連接的像素電極，并且向和該像素電極形成電容的保持電容配線供給寫入該像素電極的信號(hào)電位的極性相對(duì)應(yīng)的調(diào)制信號(hào)。在本顯示驅(qū)動(dòng)電路中，也可采用如下結(jié)構(gòu)，即，對(duì)應(yīng)于上述移位寄存器的各級(jí)各設(shè)置一個(gè)保持電路，并且向各保持電路輸入保持對(duì)象信號(hào)，當(dāng)由本級(jí)生成的控制信號(hào)變成有效時(shí)，與本級(jí)對(duì)應(yīng)的保持電路將上述保持對(duì)象信號(hào)取入并對(duì)其進(jìn)行保持，將本級(jí)的輸出信號(hào)供給到和與本級(jí)對(duì)應(yīng)的像素連接的掃描信號(hào)線，并且將與本級(jí)對(duì)應(yīng)的保持電路的輸出作為上述調(diào)制信號(hào)供給到和與本級(jí)的前一級(jí)對(duì)應(yīng)的像素的像素電極形成電容的保持電容配線。在本顯示驅(qū)動(dòng)電路中，也可采用如下結(jié)構(gòu)，即，對(duì)應(yīng)于上述移位寄存器的各級(jí)各設(shè)置一個(gè)保持電路，并且向各保持電路輸入保持對(duì)象信號(hào)，當(dāng)由一個(gè)級(jí)生成的控制信號(hào)變成有效時(shí)，與該級(jí)對(duì)應(yīng)的保持電路將上述保持對(duì)象信號(hào)取入并對(duì)其進(jìn)行保持，將一個(gè)保持電路的輸出作為上述調(diào)制信號(hào)供給到保持電容配線，由各級(jí)生成的控制信號(hào)在顯示視頻的最初的垂直掃描期間之前成為有效。在本顯示驅(qū)動(dòng)電路中，也可采用使供給到上述數(shù)據(jù)信號(hào)線的信號(hào)電位的極性按每多個(gè)水平掃描期間進(jìn)行反轉(zhuǎn)的結(jié)構(gòu)。在本顯示驅(qū)動(dòng)電路中，也可采用如下結(jié)構(gòu)，即，對(duì)應(yīng)于上述移位寄存器的各級(jí)各設(shè)置一個(gè)保持電路，并且向各保持電路輸入保持對(duì)象信號(hào)，本級(jí)的輸出信號(hào)和本級(jí)的后一級(jí)的輸出信號(hào)輸入到邏輯電路，并且當(dāng)該邏輯電路的輸出變成有效時(shí)，與本級(jí)對(duì)應(yīng)的保持電路將上述保持對(duì)象信號(hào)取入并對(duì)其進(jìn)行保持，將本級(jí)的輸出信號(hào)供給到和與本級(jí)對(duì)應(yīng)的像素連接的掃描信號(hào)線，并且將與本級(jí)對(duì)應(yīng)的保持電路的輸出作為上述調(diào)制信號(hào)供給到和與本級(jí)對(duì)應(yīng)的像素的像素電極形成電容的保持電容配線，使輸入到多個(gè)保持電路的保持對(duì)象信號(hào)的相位和輸入到其它的多個(gè)保持電路的保持對(duì)象信號(hào)的相位不同。在本顯示驅(qū)動(dòng)電路中，也可采用如下結(jié)構(gòu)，即，對(duì)應(yīng)于上述移位寄存器的各級(jí)各設(shè)置一個(gè)保持電路，并且向各保持電路輸入保持對(duì)象信號(hào)，當(dāng)由本級(jí)生成的控制信號(hào)變成有效時(shí)，與本級(jí)對(duì)應(yīng)的保持電路將上述保持對(duì)象信號(hào)取入并對(duì)其進(jìn)行保持，將本級(jí)的輸出信號(hào)供給到和與本級(jí)對(duì)應(yīng)的像素連接的掃描信號(hào)線，并且將與本級(jí)對(duì)應(yīng)的保持電路的輸出作為上述調(diào)制信號(hào)供給到和與本級(jí)的前一級(jí)對(duì)應(yīng)的像素的像素電極形成電容的保持電容配線，使輸入到多個(gè)保持電路的保持對(duì)象信號(hào)的相位與輸入到其它的多個(gè)保持電路的保持對(duì)象信號(hào)的相位不同。在本顯示驅(qū)動(dòng)電路中，也可采用如下結(jié)構(gòu)，S卩，在使供給到上述數(shù)據(jù)信號(hào)線的信號(hào)電位的極性按每η個(gè)水平掃描期間進(jìn)行反轉(zhuǎn)的模式、和使供給到數(shù)據(jù)信號(hào)線的信號(hào)電位的極性按每m個(gè)水平掃描期間進(jìn)行反轉(zhuǎn)的模式之間進(jìn)行切換，其中η為自然數(shù)，m為與η不同的自然數(shù)。本顯示面板的特征為，單片地形成有上述顯示驅(qū)動(dòng)電路和像素電路。本顯示裝置的特征為，具備上述顯示驅(qū)動(dòng)電路。本發(fā)明不局限于上述的實(shí)施方式，基于公知技術(shù)、技術(shù)常識(shí)對(duì)上述實(shí)施方式適當(dāng)變更了的實(shí)施方式或?qū)⑦@些實(shí)施方式組合而得到的實(shí)施方式也包含在本發(fā)明的實(shí)施方式中。另外，各實(shí)施方式記載的作用效果等也只不過(guò)是本說(shuō)明書的例示。
產(chǎn)業(yè)上的可利用性本發(fā)明的移位寄存器適于各種驅(qū)動(dòng)器，特別適于液晶顯示裝置的驅(qū)動(dòng)器。符號(hào)說(shuō)明3a至3f 液晶顯示裝置ASW9 ‘ ASfflO asw 模擬開(kāi)關(guān)SR 移位寄存器SRi 移位寄存器的i級(jí)DCC 顯示控制電路⑶ 柵極驅(qū)動(dòng)器SD 源極驅(qū)動(dòng)器G-CsD 柵極-Cs驅(qū)動(dòng)器DAR 顯示部Gn掃描信號(hào)線CSn 保持電容配線PIXn 像素CSLi 對(duì)應(yīng)于SR的i級(jí)的D閂鎖電路FF 觸發(fā)器ST 置位晶體管(輸入晶體管)RT 復(fù)位晶體管(輸入晶體管)LRT 閂鎖釋放晶體管LC 閂鎖電路POL (數(shù)據(jù))極性信號(hào)CMIl CMI2 CS 反轉(zhuǎn)信號(hào)
權(quán)利要求
1.一種顯示驅(qū)動(dòng)電路，其特征在于具備移位寄存器，在規(guī)定的定時(shí)進(jìn)行多個(gè)信號(hào)線的同時(shí)選擇，在所述移位寄存器的各級(jí)設(shè)有被輸入初始化用信號(hào)的置位復(fù)位型觸發(fā)器；和被輸入同時(shí)選擇信號(hào)，利用所述觸發(fā)器的輸出生成本級(jí)的輸出信號(hào)的信號(hào)生成電路，其中所述移位寄存器的各級(jí)的輸出信號(hào)通過(guò)所述同時(shí)選擇信號(hào)的有效化而成為有效，在進(jìn)行所述同時(shí)選擇的期間設(shè)為有效，在初始化用信號(hào)為有效的情況下，無(wú)論置位用信號(hào)和復(fù)位用信號(hào)各自為有效還是為無(wú)效，所述觸發(fā)器的輸出都成為無(wú)效，所述初始化用信號(hào)在同時(shí)選擇結(jié)束前設(shè)為有效，在結(jié)束后設(shè)為無(wú)效。
2.如權(quán)利要求1所述的顯示驅(qū)動(dòng)電路，其特征在于所述信號(hào)生成電路具備柵極電路，所述柵極電路將與輸入的切換信號(hào)相對(duì)應(yīng)的信號(hào)選擇性地取入，作為本級(jí)的輸出信號(hào)。
3.如權(quán)利要求2所述的顯示驅(qū)動(dòng)電路，其特征在于 所述觸發(fā)器的輸出作為切換信號(hào)輸入至柵極電路。
4.如權(quán)利要求2所述的顯示驅(qū)動(dòng)電路，其特征在于 所述信號(hào)生成電路還具備邏輯電路，所述觸發(fā)器的輸出輸入到邏輯電路，該邏輯電路的輸出作為所述切換信號(hào)輸入到柵極電路，本級(jí)的輸出信號(hào)反饋到該邏輯電路和所述觸發(fā)器的復(fù)位用端子。
5.如權(quán)利要求2所述的顯示驅(qū)動(dòng)電路，其特征在于所述柵極電路選擇性地取入所述同時(shí)選擇信號(hào)或時(shí)鐘信號(hào)。
6.如權(quán)利要求5所述的顯示驅(qū)動(dòng)電路，其特征在于 在進(jìn)行同時(shí)選擇的期間，將所述時(shí)鐘信號(hào)固定為有效。
7.如權(quán)利要求4所述的顯示驅(qū)動(dòng)電路，其特征在于 所述邏輯電路包含NAND。
8.如權(quán)利要求7所述的顯示驅(qū)動(dòng)電路，其特征在于所述NAND包括多個(gè)P溝道的晶體管和多個(gè)N溝道的晶體管，在該NAND中，P溝道的各晶體管的驅(qū)動(dòng)能力比N溝道的各晶體管的驅(qū)動(dòng)能力高。
9.如權(quán)利要求1所述的顯示驅(qū)動(dòng)電路，其特征在于 所述觸發(fā)器具備P溝道的第一晶體管和N溝道的第二晶體管的柵極端子彼此連接且漏極端子彼此連接的第一 CMOS電路；P溝道的第三晶體管和N溝道的第四晶體管的柵極端子彼此連接且漏極端子彼此連接的第二 CMOS電路； 輸入晶體管； 多個(gè)輸入端子；和第一和第二輸出端子，其中第一 CMOS電路的柵極側(cè)、第二 CMOS電路的漏極側(cè)和第一輸出端子連接，并且第二 CMOS 電路的柵極側(cè)、第一 CMOS電路的漏極側(cè)和第二輸出端子連接，所述輸入晶體管的柵極端子和源極端子分別與不同的輸入端子連接。
10.如權(quán)利要求9所述的顯示驅(qū)動(dòng)電路，其特征在于所述輸入晶體管的漏極端子與第一輸出端子連接。
11.如權(quán)利要求9所述的顯示驅(qū)動(dòng)電路，其特征在于所述輸入晶體管為P溝道晶體管，該輸入晶體管的源極端子，與在無(wú)效時(shí)為第一電位而在有效時(shí)為低于第一電位的第二電位的信號(hào)的輸入端子連接。
12.如權(quán)利要求9所述的顯示驅(qū)動(dòng)電路，其特征在于所述多個(gè)輸入端子包含置位用信號(hào)的輸入端子和復(fù)位用信號(hào)的輸入端子，所述輸入晶體管為柵極端子與置位用信號(hào)的輸入端子連接并且源極端子與復(fù)位用信號(hào)的輸入端子連接的置位晶體管。
13.如權(quán)利要求9所述的顯示驅(qū)動(dòng)電路，其特征在于所述多個(gè)輸入端子還包含所述初始化用信號(hào)的輸入端子，該初始化用信號(hào)的輸入端子與第一至第四晶體管中的任一個(gè)晶體管的源極端子連接。
14.如權(quán)利要求9所述的顯示驅(qū)動(dòng)電路，其特征在于具備復(fù)位晶體管，所述復(fù)位晶體管的柵極端子與復(fù)位用信號(hào)的輸入端子連接，并且源極端子與第一電源線連接，且漏極端子與第二輸出端子連接。
15.如權(quán)利要求14所述的顯示驅(qū)動(dòng)電路，其特征在于具備如下兩種釋放晶體管中的至少一種，其中一種釋放晶體管為柵極端子與復(fù)位用信號(hào)的輸入端子連接，并且源極端子與第二電源線連接，且漏極端子與第二晶體管的源極端子連接的釋放晶體管，另一種釋放晶體管為柵極端子與置位用信號(hào)的輸入端子連接，并且源極端子與第二電源線連接，且漏極端子與第四晶體管的源極端子連接的釋放晶體管。
16.如權(quán)利要求1至15中的任一項(xiàng)所述的顯示驅(qū)動(dòng)電路，其特征在于所述顯示驅(qū)動(dòng)電路用于顯示裝置，所述顯示裝置具備經(jīng)由開(kāi)關(guān)元件與數(shù)據(jù)信號(hào)線和掃描信號(hào)線連接的像素電極，并且向和該像素電極形成電容的保持電容配線供給與寫入該像素電極的信號(hào)電位的極性相對(duì)應(yīng)的調(diào)制信號(hào)。
17.如權(quán)利要求16所述的顯示驅(qū)動(dòng)電路，其特征在于對(duì)應(yīng)于所述移位寄存器的各級(jí)各設(shè)置一個(gè)保持電路，并且向各保持電路輸入保持對(duì)象信號(hào)，當(dāng)由本級(jí)生成的控制信號(hào)變成有效時(shí)，與本級(jí)對(duì)應(yīng)的保持電路將所述保持對(duì)象信號(hào)取入并對(duì)其進(jìn)行保持，將本級(jí)的輸出信號(hào)供給到連接至與本級(jí)對(duì)應(yīng)的像素的掃描信號(hào)線，并且將與本級(jí)對(duì)應(yīng)的保持電路的輸出作為所述調(diào)制信號(hào)供給到和與本級(jí)的前一級(jí)對(duì)應(yīng)的像素的像素電極形成電容的保持電容配線。
18.如權(quán)利要求16所述的顯示驅(qū)動(dòng)電路，其特征在于對(duì)應(yīng)于所述移位寄存器的各級(jí)各設(shè)置一個(gè)保持電路，并且向各保持電路輸入保持對(duì)象信號(hào)，當(dāng)由一個(gè)級(jí)生成的控制信號(hào)變成有效時(shí)，與該級(jí)對(duì)應(yīng)的保持電路將所述保持對(duì)象信號(hào)取入并對(duì)其進(jìn)行保持，將一個(gè)保持電路的輸出作為所述調(diào)制信號(hào)供給到保持電容配線，由各級(jí)生成的控制信號(hào)在顯示視頻的最初的垂直掃描期間之前成為有效。
19.如權(quán)利要求16所述的顯示驅(qū)動(dòng)電路，其特征在于使供給到所述數(shù)據(jù)信號(hào)線的信號(hào)電位的極性按每多個(gè)水平掃描期間進(jìn)行反轉(zhuǎn)。
20.如權(quán)利要求19所述的顯示驅(qū)動(dòng)電路，其特征在于對(duì)應(yīng)于所述移位寄存器的各級(jí)各設(shè)置一個(gè)保持電路，并且向各保持電路輸入保持對(duì)象信號(hào)，本級(jí)的輸出信號(hào)和本級(jí)的后一級(jí)的輸出信號(hào)輸入到邏輯電路，并且當(dāng)該邏輯電路的輸出變成有效時(shí)，與本級(jí)對(duì)應(yīng)的保持電路將所述保持對(duì)象信號(hào)取入并對(duì)其進(jìn)行保持，將本級(jí)的輸出信號(hào)供給到和與本級(jí)對(duì)應(yīng)的像素連接的掃描信號(hào)線，并且將與本級(jí)對(duì)應(yīng)的保持電路的輸出作為所述調(diào)制信號(hào)供給到和與本級(jí)對(duì)應(yīng)的像素的像素電極形成電容的保持電容配線，使輸入到多個(gè)保持電路的保持對(duì)象信號(hào)的相位與輸入到其它的多個(gè)保持電路的保持對(duì)象信號(hào)的相位不同。
21.如權(quán)利要求19所述的顯示驅(qū)動(dòng)電路，其特征在于對(duì)應(yīng)于所述移位寄存器的各級(jí)各設(shè)置一個(gè)保持電路，并且向各保持電路輸入保持對(duì)象信號(hào)，當(dāng)由本級(jí)生成的控制信號(hào)變成有效時(shí)，與本級(jí)對(duì)應(yīng)的保持電路將所述保持對(duì)象信號(hào)取入并對(duì)其進(jìn)行保持，將本級(jí)的輸出信號(hào)供給到和與本級(jí)對(duì)應(yīng)的像素連接的掃描信號(hào)線，并且將與本級(jí)對(duì)應(yīng)的保持電路的輸出作為所述調(diào)制信號(hào)供給到和與本級(jí)的前一級(jí)對(duì)應(yīng)的像素的像素電極形成電容的保持電容配線，使輸入到多個(gè)保持電路的保持對(duì)象信號(hào)的相位與輸入到其它的多個(gè)保持電路的保持對(duì)象信號(hào)的相位不同。
22.如權(quán)利要求19所述的顯示驅(qū)動(dòng)電路，其特征在于在使供給到所述數(shù)據(jù)信號(hào)線的信號(hào)電位的極性按每η個(gè)水平掃描期間進(jìn)行反轉(zhuǎn)的模式、和使供給到數(shù)據(jù)信號(hào)線的信號(hào)電位的極性按每m個(gè)水平掃描期間進(jìn)行反轉(zhuǎn)的模式之間進(jìn)行切換，其中，η為自然數(shù)，m為與η不同的自然數(shù)。
23.—種顯示面板，其特征在于單片地形成有權(quán)利要求1至22中的任一項(xiàng)所述的顯示驅(qū)動(dòng)電路和像素電路。
24.—種顯示裝置，其特征在于具備權(quán)利要求1至22中的任一項(xiàng)所述的顯示驅(qū)動(dòng)電路。
全文摘要
在移位寄存器的各級(jí)具備被輸入初始化用信號(hào)(INITB)的置位復(fù)位型觸發(fā)器、被輸入同時(shí)選擇信號(hào)(AONB)且利用上述觸發(fā)器的輸出(Q)生成本級(jí)的輸出信號(hào)(OUT)的信號(hào)生成電路，在初始化用信號(hào)(INITB)為有效時(shí)，無(wú)論置位用信號(hào)(SB)和復(fù)位用信號(hào)(R)各自為有效還是無(wú)效，上述觸發(fā)器的輸出(Q)都成為無(wú)效，上述初始化用信號(hào)(INITB)在上述同時(shí)選擇結(jié)束前設(shè)為有效，在結(jié)束后設(shè)為無(wú)效。這樣，在以規(guī)定的定時(shí)進(jìn)行多個(gè)信號(hào)線的同時(shí)選擇的顯示驅(qū)動(dòng)電路中，能夠使同時(shí)選擇結(jié)束后的移位寄存器的動(dòng)作穩(wěn)定化。
文檔編號(hào)G11C19/00GK102460559SQ201080026979
公開(kāi)日2012年5月16日 申請(qǐng)日期2010年3月18日 優(yōu)先權(quán)日2009年6月17日
發(fā)明者佐佐木寧, 古田成, 村上祐一郎, 橫山真, 缽田卓也 申請(qǐng)人:夏普株式會(huì)社