專利名稱：非易失性半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種可進(jìn)行電刪除和編程的非易失性半導(dǎo)體存儲裝置(EEPR0M: Electrically Erasable Programmable Only Memory)，特別是提供一種雙端口 EEPROM。
背景技術(shù)：
雙端口 EEPROM具有多個存儲體，是一種構(gòu)成為能夠獨立地對各存儲體進(jìn)行存取 的 EEPROM。例如，具有第一和第二存儲體的雙端口 EEPROM具有第一和第二端口。而且，通過 向第一端口串行輸入第一控制信號(時鐘、地址數(shù)據(jù)等)，能夠?qū)Φ谝淮鎯w進(jìn)行存取，并 且通過向第二端口串行輸入第二控制信號(時鐘、地址數(shù)據(jù)等)，能夠?qū)Φ诙鎯w進(jìn)行存 取。從用戶的角度考慮，雙端口 EEPROM通過在一個封裝體上搭載多個EEPROM而構(gòu)成， 對于多個系統(tǒng)獨立的系統(tǒng)，能夠獨立地且同時使用這些EEPR0M。專利文獻(xiàn)1公開了雙端口 EEPROM。專利文獻(xiàn)1日本特開平11-306010號公報如上所述，在現(xiàn)有的雙端口 EEPROM中，能夠獨立地對多個存儲體進(jìn)行存取。因此， 對各存儲體進(jìn)行數(shù)據(jù)的寫入時，也需要輸入對應(yīng)于與各存儲體的端口相應(yīng)的端口的控制信 號，存在耗時長的問題。

發(fā)明內(nèi)容
本發(fā)明的非易失性半導(dǎo)體存儲裝置的特征在于，具備第一存儲體，其包括能夠 進(jìn)行電寫入和電讀取的多個存儲器單元；第二存儲體，其包括能夠進(jìn)行電寫入和電讀取的 多個存儲器單元；第一端口，其串行輸入第一控制信號；第二端口，其串行輸入第二控制信 號；模式切換端子，其輸入對第一模式和第二模式進(jìn)行切換的模式切換信號；和控制電路， 其根據(jù)輸入給所述模式切換端子的模式切換信號，在第一模式中，能夠根據(jù)輸入給所述第 一端口的第一控制信號對所述第一存儲體進(jìn)行存取，并且能夠根據(jù)輸入給所述第二端口的 第二控制信號對所述第二存儲體進(jìn)行存取，在第二模式中，根據(jù)輸入給所述第一端口的第 一控制信號，能夠?qū)λ龅谝缓偷诙鎯w雙方進(jìn)行存取。(發(fā)明效果)根據(jù)本發(fā)明，能夠減少EEPROM的寫入時間。


圖1是表示本發(fā)明的實施方式的EEPROM的構(gòu)成的圖。圖2是說明本發(fā)明的實施方式的EEPROM的動作的圖。圖3是說明本發(fā)明的實施方式的EEPROM的動作的圖。圖4是說明本發(fā)明的實施方式的EEPROM的動作的圖。
圖5是表示EEPROM的端子配置的圖。圖6是表示本發(fā)明的實施方式的EEPROM與ROM記錄器之間的連接例的圖。圖7是說明本發(fā)明的實施方式的EEPROM的寫入動作的圖。圖8是具有HDMI連接器的顯示器裝置的系統(tǒng)構(gòu)成圖。圖中1-EEPR0M ;10_第一時鐘輸入端子；11_第一數(shù)據(jù)輸入輸出端子；12-第 二時鐘輸入端子；13-第二數(shù)據(jù)輸入輸出端子；14-模式切換端子；15 17-輸入緩沖 器；18、19-輸入輸出緩沖器；20-模式切換電路；20A、20B-多路轉(zhuǎn)接器；21-第一存儲體； 22-第二存儲體；23-第一存儲體控制電路；24-第二存儲體控制電路；100-液晶電視； 101U02-HDMI連接器；103、104_電平轉(zhuǎn)換器；105-HDMI接收機(jī)；106-影像信號處理器； Ill-DVD ； 112-HDD。
具體實施例方式下面，參照添圖說明本發(fā)明的實施方式。
[EEPR0M1 的構(gòu)成]圖1是表示本發(fā)明的實施方式的EEPR0M1的構(gòu)成的圖。EEPR0M1是串行接口方式 的EEPR0M，具備輸入第一串行時鐘SCLl的第一時鐘輸入端子10、輸入輸出與第一串行時鐘 SCLl同步的第一串行數(shù)據(jù)SDAl的第一數(shù)據(jù)輸入輸出端子11、輸入第二串行時鐘SCL2的第 二時鐘輸入端子12、輸入輸出與第二串行時鐘SCL2同步的第二串行數(shù)據(jù)SDA2的第二數(shù)據(jù) 輸入輸出端子13、輸入模式切換信號COMB的模式切換端子14。第一時鐘輸入端子10和第一數(shù)據(jù)輸入輸出端子11構(gòu)成第一端口，第二時鐘輸入 端子12和第二數(shù)據(jù)輸入輸出端子13構(gòu)成第二端口。EEPR0M1還具備輸入緩沖器15 17、輸入輸出緩沖器18、19、模式切換電路20、第 一存儲體21、第二存儲體22、第一存儲體控制電路23、第二存儲體控制電路24。第一和第二存儲體21、22是包括可進(jìn)行電寫入和電讀取的多個存儲器單元的存 儲區(qū)域。以下，以具有2k比特(256X8比特)的存儲容量的存儲體為一例說明第一和第二 存儲體21、22。第一存儲體控制電路23基于從第一時鐘輸入端子10通過輸入緩沖器15而被輸 入的第一串行時鐘SCL1、和從第一數(shù)據(jù)輸入輸出端子11通過輸入輸出緩沖器18而被輸入 的第一串行數(shù)據(jù)SDA1，控制對第一存儲體21的存取。S卩，在進(jìn)行寫入動作時，第一存儲體控制電路23進(jìn)行控制，使得根據(jù)包含在第一 串行數(shù)據(jù)SDAl中的寫入命令代碼、地址數(shù)據(jù)、數(shù)據(jù)，向?qū)?yīng)的地址寫入數(shù)據(jù)。另外，在進(jìn)行 讀取動作時，第一存儲體控制電路23進(jìn)行控制，使得根據(jù)包含在第一串行數(shù)據(jù)SDAl中的讀 取命令代碼、地址數(shù)據(jù)讀取存儲在對應(yīng)的地址中的數(shù)據(jù)，并且通過輸入輸出緩沖器18從第 一數(shù)據(jù)輸入輸出端子11串行輸出所讀取的數(shù)據(jù)。模式切換電路20包括多路轉(zhuǎn)接器20A、28B而構(gòu)成。而且，當(dāng)輸入給模式切換端子 14的模式切換信號COMB為L電平時(單體模式)，多路轉(zhuǎn)接器20A將從第二時鐘輸入端子 12通過輸入緩沖器17被輸入的第二串行時鐘SCL2提供給第二存儲體控制電路24，多路轉(zhuǎn) 接器20B將從第二數(shù)據(jù)輸入輸出端子13通過輸入輸出緩沖器19被輸入的第二串行數(shù)據(jù) SDA2提供給第二存儲體控制電路24。
并且，第二存儲體控制電路24基于第二串行時鐘SCL2和第二串行數(shù)據(jù)SDA2，控制 對第二存儲體22的存取。另一方面，當(dāng)輸入給模式切換端子14的模式切換信號COMB為H電平時(聯(lián)合模 式)，多路轉(zhuǎn)接器20A將從第一時鐘輸入端子10通過輸入緩沖器15被輸入的第一串行時鐘 SCLl提供給第二存儲體控制電路24，多路轉(zhuǎn)接器20B將從第一數(shù)據(jù)輸入輸出端子11通過 輸入輸出緩沖器18被輸入的第一串行數(shù)據(jù)SDAl提供給第二存儲體控制電路24。此時，輸 入到第二時鐘輸入端子12的第二串行時鐘SCL2和輸入到第二數(shù)據(jù)輸入輸出端子13的第 二串行數(shù)據(jù)SDA2無效。圖2是示意表示單體模式和聯(lián)合模式的動作的圖。如圖所示，在圖2(a)的單體模 式中，根據(jù)第一端口的控制信號(SCL1、SDA1)和第二端口的控制信號(SCL2、SDA2)，分別獨 立地對第一和第二存儲體21、22進(jìn)行存取。此時，EEPR0M1起到作為一般的雙端口 EEPROM 的作用，第一和第二存儲體21、22的地址都是OOh-FFh。在圖2(b)的聯(lián)合模式中，第一和第二存儲體21、22構(gòu)成連接在一起的4k比特的 一個存儲體，根據(jù)第一端口控制信號(SCL1、SDA1)對其進(jìn)行存取。此時，第一存儲體21的 地址是OOOh-OFFh，第二存儲體22的地址是100h-lFFh。即，根據(jù)最高位比特的地址數(shù)據(jù)是 “ 1”還是“0”，切換進(jìn)行存取的存儲體。第二端口控制信號(SCL2、SDA2)變?yōu)闊o效。[EEPR0M1 的動作]一般，為了在系統(tǒng)上的主設(shè)備和從設(shè)備之間進(jìn)行數(shù)據(jù)通信，主設(shè)備使從設(shè)備產(chǎn)生 開始條件。在本實施方式中，EEPR0M1是從設(shè)備。產(chǎn)生開始條件之后，主設(shè)備通過使包括7比特長的設(shè)備地址和1比特長的讀取/ 寫入命令代碼的串行數(shù)據(jù)與串行時鐘同步，并使其經(jīng)由串行數(shù)據(jù)母線被發(fā)送到EEPR0M1，從 而能夠與EEPR0M1進(jìn)行通信。圖3表示對應(yīng)于第一存儲體21的第一串行數(shù)據(jù)SDAl的構(gòu)成。如圖所示，將第 一串行數(shù)據(jù)SDAl的設(shè)備地址的高位4比特稱作設(shè)備代碼，若為EEPR0M1，則例如被固定為 “1010”。將設(shè)備代碼后續(xù)的3比特稱作從地址。第一存儲體22的從地址是SA2、SA1、SA0， 在EEPR0M1出廠時設(shè)定為SA2 = 0、SA1 = 0.SA0 = 0。而且，從地址后續(xù)的1比特對應(yīng)于讀 取/寫入命令代碼(R/W)，當(dāng)該代碼為“ 1”時，是讀取命令代碼，當(dāng)該代碼為“0”時，是寫入 命令代碼。將第一串行數(shù)據(jù)SDAl的地址代碼+從地址分別在第一串行時鐘SCLl的第一 第八串行時鐘期間進(jìn)行輸入。之后，第一存儲體控制電路23檢測第一串行數(shù)據(jù)SDAl的設(shè)備代碼+從地址與 EEPR0M1的設(shè)備代碼+出廠時設(shè)定的從地址是否一致。之后，第一存儲體控制電路23在檢 測出一致時，在第九串行時鐘期間，向主設(shè)備返回確認(rèn)信號。之后，第一存儲體控制電路23 根據(jù)第八串行時鐘期間輸入的讀取命令代碼或?qū)懭朊畲a(R/W)，進(jìn)行讀取動作或?qū)懭?動作。當(dāng)模式切換信號CMOB為L電平的單體模式時，與第十 第十七串行時鐘同步輸入 的8比特的地址數(shù)據(jù)A7 AO是有效地址數(shù)據(jù)。第一存儲體控制電路23根據(jù)該有效地址 數(shù)據(jù)，進(jìn)行與第一存儲體21對應(yīng)的地址的讀取動作或?qū)懭雱幼?。另一方面，?dāng)模式切換信號CMOB為H電平的聯(lián)合模式時，9比特的地址數(shù)據(jù)A8 AO是有效地址數(shù)據(jù)。第一和第二存儲體控制電路23、24構(gòu)成為當(dāng)最高位的地址數(shù)據(jù)A8 = 0時，選擇第一存儲體21，當(dāng)A8 = 1時選擇第二存儲體22。聯(lián)合模式時，從地址變成SA2、 SAl的2比特，但是SA2、SAI的值被忽略。即，第一存儲體控制電路23只對設(shè)備代碼進(jìn)行
一致檢測。圖4表示對應(yīng)于第二存儲體22的第二串行數(shù)據(jù)SDA2的構(gòu)成。同樣，第二串行數(shù) 據(jù)SDA2的設(shè)備代碼被固定為“1010”。設(shè)備代碼后續(xù)的3比特的從地址是SB2、SBU SB0, EEPR0M1出廠時設(shè)定為SB2 = 0、SBl = 0、SBO = 0。從地址后續(xù)的1比特是讀取/寫入命 令代碼(R/W)。之后，第二存儲體控制電路24檢測第二串行數(shù)據(jù)SDA2的設(shè)備代碼+從地址與 EEPR0M1的設(shè)備代碼+出廠時設(shè)定的從地址是否一致。之后，第二存儲體控制電路24在檢 測出一致時，在第九串行時鐘期間，向主設(shè)備返回確認(rèn)信號。之后，第二存儲體控制電路24 根據(jù)第八串行時鐘期間輸入的讀取命令代碼或?qū)懭朊畲a(R/W)，進(jìn)行讀取動作或?qū)懭?動作。當(dāng)模式切換信號CMOB為L電平的單體模式時，與第十 第十七串行時鐘同步輸入 的8比特的地址數(shù)據(jù)A7 AO是有效地址數(shù)據(jù)。第二存儲體控制電路24根據(jù)該有效地址 數(shù)據(jù)，進(jìn)行與第二存儲體22對應(yīng)的地址的讀取動作或?qū)懭雱幼鳌Ａ硪环矫?，?dāng)模式切換信 號CMOB為H電平的聯(lián)合模式時，根據(jù)第一串行時鐘SCLl和第一串行數(shù)據(jù)SDAl控制第二存 儲體22，第二串行時鐘SCL2和第二串行數(shù)據(jù)SDA2變?yōu)闊o效。[聯(lián)合模式中的ROM記錄器的寫入]如上所述，EEPR0M1通過將模式切換端子14設(shè)定為H電平而變成聯(lián)合模式，能夠 將兩存儲體結(jié)構(gòu)(2k比特+2k比特)作為一個偽存儲體結(jié)構(gòu)(4k比特)來使用。由此，能 夠作為一般的4k比特的EEPROM來進(jìn)行使用ROM記錄器的寫入。圖5是表示EEPROM的端子的配置的圖。如圖5 (a)所示，一般的4k比特的EEPROM 是8端子結(jié)構(gòu)，向端子6分配串行時鐘SCL，向端子5分配串行數(shù)據(jù)SDA。很多情況下都不 使用對應(yīng)于從地址SO S2的端子1 3。因此，如圖5 (b)所示，向端子1分配第二串行時鐘SCL2，向端子2分配第二串行數(shù) 據(jù)SDA2，向端子3分配模式切換信號COMB。另外，向端子5分配第一串行數(shù)據(jù)SDA1，向端子 6分配第一串行時鐘SCLl。如上所述，通過向?qū)?yīng)的端子分配各信號，在聯(lián)合模式(COMB = H電平)時，使用 與一般的4k比特的EEPROM相同的ROM記錄器，能夠進(jìn)行數(shù)據(jù)的寫入。即，如圖6所示，將端 子3(C0MB)設(shè)定為H電平，將端子4 (GND)接地，向端子S(VDD)施加電源電壓，將端子7 (WP) 接地。端子7是寫入保護(hù)端子，通過接地(施加L電平)，可解除寫入保護(hù)。而且，通過從ROM記錄器向端子6輸入第一串行時鐘SCL1、向端子2輸入第一串行 數(shù)據(jù)SDAl，能夠進(jìn)行寫入。下面，基于圖7詳細(xì)說明聯(lián)合模式中的寫入動作。首先，從作為主設(shè)備的ROM記錄 器輸入設(shè)備代碼，作為第一串行數(shù)據(jù)SDAl的高位4比特。檢測輸入的設(shè)備代碼與EEPR0M1 的固有設(shè)備代碼“1010”之間的一致。由此，能夠進(jìn)行ROM記錄器與EEPR0M1之間的數(shù)據(jù)通 信。之后，忽略從地址SA2、SA1。從地址SA2、SAl后續(xù)的1比特是最高位比特的地址數(shù)據(jù)A8。當(dāng)A8 = 0時，選擇第一存儲體21，當(dāng)A8 = 1時選擇第二存儲體22。地址數(shù)據(jù)A8后續(xù)的1比特是寫入命令代碼W( = 0)。輸入寫入命令代碼W時， EEPR0M1向ROM記錄器返回確認(rèn)信號ACK。由此，從ROM記錄器向EEPR0M1串行輸入地址數(shù) 據(jù)A7 AO。EEPR0M1完成地址數(shù)據(jù)A7 AO的輸入時，向ROM記錄器返回確認(rèn)信號ACK。 由此，從ROM記錄器向EEPR0M1串行輸入數(shù)據(jù)D7 D0。由此，對根據(jù)地址數(shù)據(jù)A7 AO指 定的地址寫入數(shù)據(jù)D7 D0。這樣，在單體模式中，根據(jù)輸入給第一端口的控制信號(SCL1、SDA1)從第一存儲 體21讀取寫入到第一和第二存儲體21、22中的數(shù)據(jù)D7 D0，根據(jù)輸入給第二端口的控制 信號(SCL2、SDA2)從第一存儲體21讀取寫入到第一和第二存儲體21、22中的數(shù)據(jù)D7 D0。如以上所說明的，EEPR0M1具有通常的單體模式和聯(lián)合模式，在聯(lián)合模式中，第一 和第二存儲體21、22構(gòu)成連接在一起的4k比特的一個存儲體，根據(jù)第一端口的控制信號 (SCL1、SDA1)對其進(jìn)行存取。由此，能夠削減數(shù)據(jù)寫入時間。另外，EEPR0M1等效于通常的 4k比特的EEPR0M，由于能夠從同一端子進(jìn)行寫入，因此能夠直接利用用于通常的4k比特的 EEPROM的寫入的ROM記錄器。[使用EEPR0M1的系統(tǒng)構(gòu)成例]圖8是具有HDMI連接器的液晶電視等的顯示器裝置100的系統(tǒng)構(gòu)成。HDMI是 High Definition multimedia Interface 的簡禾爾。顯示器裝置100構(gòu)成為包括兩個HDMI連接器101、102、具有端口 1和端口 2的雙 端口 EEPR0M1、兩個電平轉(zhuǎn)換器103、104、HDMI接收機(jī)105、影像信號處理器106。在HDMI 連接器101上例如連接外部記錄介質(zhì)的DVDlll (Digital Video Disc)，在HDMI連接器102 上連接 HDDl 12 (Hard Disk Drive)。由于HDMI連接器101、102直接輸出數(shù)字信號，因此不會存在影像的劣化，所以是 一種公知的對實現(xiàn)高像質(zhì)的影像顯示有效的接口。HDMI連接器101、102通過串行數(shù)據(jù)母線 分別與EEPR0M1的第一端口、第二端口連接。此時，使用所述的聯(lián)合模式向EEPR0M1寫入與 顯示器裝置100的分辨率或輸入信號的種類等相關(guān)的顯示器信息。另外，HDMI連接器101、 102分別通過電平轉(zhuǎn)換器103、104與HDMI接收機(jī)105和影像信號處理器106連接。說明該顯示器裝置100的動作。首先，接通電源時，分別從第一端口、第二端口讀 取存儲在EEPR0M1中的顯示器信息，并通過HDMI連接器101、102發(fā)送給DVDl 11、HDD112側(cè)。此時，想在顯示器裝置100上顯示存儲在DVDlll中的影像數(shù)據(jù)時，DVDl 11基于從 EEPR0M1接收到的顯示器信息，從第一端口輸出影像數(shù)據(jù)和影像控制數(shù)據(jù)。從DVDlll輸出的影像數(shù)據(jù)通過HDMI連接器101、電平轉(zhuǎn)換器103被HDMI接收機(jī) 105接收，并被放大后，輸出給影像信號處理器106。另外，通過HDMI連接器101、電平轉(zhuǎn)換 器103向影像信號處理器106輸入影像控制數(shù)據(jù)。而且，影像信號處理器106處理影像控 制數(shù)據(jù)、影像數(shù)據(jù)并將其顯示在顯示器上。另外，也可以在顯示器裝置100上顯示記錄在 HDDI112中的影像數(shù)據(jù)。如上所述，由于能夠在一個EEPR0M1中存儲對應(yīng)于兩個HDMI連接器102、103的的 顯示器信息，因此能夠?qū)@示器信息存儲器的部件數(shù)量減半。另外，由于使用聯(lián)合模式將第 一和第二存儲體21、22連接成一個存儲體來進(jìn)行顯示信息的寫入，因此能夠減少寫入的時間。 另外，本實施方式的EEPR0M1具有第一和第二存儲體21、22，但是EEPR0M1也可以 具有三個以上的存儲體。此時，在單體模式中，從對應(yīng)的端口獨立地對各個存儲體進(jìn)行存 取，在聯(lián)合模式中多個存儲體被連接成一個存儲體，根據(jù)來自一個端口的控制信號對其進(jìn) 行存取。另外，也能夠自由地變更各存儲體的存儲容量。
權(quán)利要求
一種非易失性半導(dǎo)體存儲裝置，其特征在于，具備第一存儲體，其包括能夠進(jìn)行電寫入和電讀取的多個存儲器單元；第二存儲體，其包括能夠進(jìn)行電寫入和電讀取的多個存儲器單元；第一端口，其串行輸入第一控制信號；第二端口，其串行輸入第二控制信號；模式切換端子，其輸入對第一模式和第二模式進(jìn)行切換的模式切換信號；和控制電路，其根據(jù)輸入給所述模式切換端子的模式切換信號，在第一模式中，能夠根據(jù)輸入給所述第一端口的第一控制信號對所述第一存儲體進(jìn)行存取，并且能夠根據(jù)輸入給所述第二端口的第二控制信號對所述第二存儲體進(jìn)行存取，在第二模式中，根據(jù)輸入給所述第一端口的第一控制信號，能夠?qū)λ龅谝缓偷诙鎯w雙方進(jìn)行存取。
2.根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲裝置，其特征在于， 所述控制電路具備第一控制電路，其控制對第一存儲體的存??； 第二控制電路，其控制對第二存儲體的存??；和模式切換電路，其按照在第一模式中分別向所述第一和第二控制電路提供所述第一和 第二控制信號，而在第二模式中分別向所述第一和第二控制電路提供所述第一控制信號并 且使所述第二控制信號無效的方式進(jìn)行切換，在所述第二模式中，所述第一和第二控制電路根據(jù)所述第一控制信號分別控制對所述 第一和第二存儲體的存取。
3.根據(jù)權(quán)利要求1或2所述的非易失性半導(dǎo)體存儲裝置，其特征在于，所述第一控制信號包含第一串行時鐘、與第一串行時鐘同步的第一串行數(shù)據(jù)，所述第 二控制信號包含第二串行時鐘、與第二串行時鐘同步的第二串行數(shù)據(jù)。
4.根據(jù)權(quán)利要求3所述的非易失性半導(dǎo)體存儲裝置，其特征在于，在所述第二模式中，為了對所述第一和第二存儲體雙方進(jìn)行存取，在所述第一串行數(shù) 據(jù)中追加1比特的地址數(shù)據(jù)，所述控制電路在所述第二模式中，當(dāng)被追加的地址數(shù)據(jù)為第一值時，能夠?qū)λ龅谝?存儲體進(jìn)行存取，當(dāng)被追加的地址數(shù)據(jù)為第二值時，能夠?qū)λ龅诙鎯w進(jìn)行存取。
全文摘要
本發(fā)明提供一種能夠減少EEPROM的寫入時間的非易失性半導(dǎo)體存儲裝置。當(dāng)模式切換信號COMB為L電平時，將EEPROM(1)設(shè)定成單體模式。此時，分別根據(jù)第一端口的控制信號SCL1、SDA1和第二端口的控制信號SCL2、SDA2對第一和第二存儲體(21、22)獨立地進(jìn)行存取。當(dāng)模式切換信號COMB為H電平時，將EEPROM(1)設(shè)定成聯(lián)合模式。此時，第一和第二存儲體成為連接在一起的4k比特的存儲體，根據(jù)第一端口的控制信號(SCL1、SDA1)對其進(jìn)行存取。
文檔編號G11C16/02GK101882466SQ20101017593
公開日2010年11月10日 申請日期2010年5月5日 優(yōu)先權(quán)日2009年5月7日
發(fā)明者金田義宣 申請人:三洋電機(jī)株式會社;三洋半導(dǎo)體株式會社