專利名稱：用較大容量dram參與閃存介質(zhì)管理構(gòu)建高速固態(tài)存儲(chǔ)盤的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及可擦除可編程序只讀存儲(chǔ)器，特別是涉及在存儲(chǔ)器系統(tǒng)或者體系
結(jié)構(gòu)內(nèi)的存取、尋址或分配，尤其是涉及用動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM復(fù)合到Flash管理構(gòu)建 固態(tài)存儲(chǔ)硬盤的方法及裝置。
背景技術(shù)：
隨著計(jì)算機(jī)領(lǐng)域中央處理器(CPU)速度和內(nèi)存(Memory)速度的不斷發(fā) 展，傳統(tǒng)的機(jī)械式硬盤(硬盤驅(qū)動(dòng)器英文為hard disk drives,用于指這類硬盤，以下簡稱 HHD)越來越成為數(shù)據(jù)輸入/輸出(I/O)的瓶頸，雖然硬盤緩存(Cache)技術(shù)和接口 (PATA,SATA等)技術(shù)不斷改進(jìn)使得HHD的速度得到了很大提升，但仍不能滿足CPU和總 線對進(jìn)一步提升I/O速度的要求。
閃存介質(zhì)(Flash)技術(shù)的迅速發(fā)展，在容量不斷提升，成本逐步降低的情況下，提 供給硬盤制造一種新型的非易失性固體數(shù)據(jù)存儲(chǔ)器。如圖2所示的(solid-statedrives, 簡稱SSD)開始出現(xiàn)。此類型的SSD,由于考慮到Flash寫入次數(shù)的限制，為增加穩(wěn)定性 往往采用單層單元結(jié)構(gòu)(single-level cell,簡稱SLC)的Flash,但其成本高，制造該 硬盤價(jià)格昂貴，目前多層單元結(jié)構(gòu)(Multi-Level Cell,簡稱MLC)高容量低成本都開始 進(jìn)入批量生產(chǎn)，為減少寫入次數(shù)而加入了 Cache處理的空間，為提高Flash的使用壽命而 采用了進(jìn)階動(dòng)態(tài)損耗均衡(Advanced Dynamic Wear Level ing,簡稱ADWL)算法，為提高 寫入速度而釆用了多通道、數(shù)據(jù)寬帶、以及并行作業(yè)(Concurrent Operations,簡稱CO ) 等措施。此種解決方案低溫低噪聲，能提供個(gè)人計(jì)算機(jī)及網(wǎng)絡(luò)服務(wù)器重量輕、低耗電及速 度快的存儲(chǔ)解決方案。
但受限于I/O的速度提升及I/O速度的不對稱性(Flash的寫入速度要比讀出速度慢 許多)、制造成本過高、硬盤的耐久性和穩(wěn)定性等諸多因素的影響，使用這類固態(tài)硬盤難 于廣泛地推向巿場。造成這種結(jié)果的主要原因來自于Hash的技術(shù)本身，由于采用了區(qū)塊 (Block)和頁面(Page)的管理模式，F(xiàn)lash寫入前要把整塊內(nèi)容讀出備份，加入要更改 的內(nèi)容，再用該內(nèi)容對擦除操作完成的塊進(jìn)行寫入編程。這種整塊寫入的方式和機(jī)理決定 了是有寫入次數(shù)限制的，特別是為了增加容量而開發(fā)的MLC集成度提高了，單位容量的 成本較SLC大大縮減，但同時(shí)寫入編程的時(shí)間也相對延長了 ，有效寫入次數(shù)也大幅度降低。 再加上晶片Wafer制成的不斷縮進(jìn)(從70nm,到56nm,再到50nm，43nm，甚至為34nm)，容壞點(diǎn)區(qū)域在增加，寫入編程有效次數(shù)在縮減。等等這些都為有效的把新的 制成和新的低成本的型號應(yīng)用到SSD使用制造中，帶來了是否可行的問題。
動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Dynamic Random Access Memory,簡稱DRAM )技術(shù)是為CPU提供 存儲(chǔ)Memory的過程中速度和容量不斷被訴求進(jìn)步而目前活躍發(fā)展著的一種技術(shù)。 一些接 口形式(如接口 PCI-E和SATA-II及PATA形式等)的純DRAM形式的SSD也相繼出現(xiàn) (如圖3所示)，容量由于價(jià)格等的限制大多在4GB,8GB,16GB的范圍內(nèi)，該形式由于要 持續(xù)提供電源才能保持內(nèi)部存儲(chǔ)數(shù)據(jù)不丟失，所以只應(yīng)用于一些特殊速度要求較髙的場 合，為保證數(shù)據(jù)不丟失，掉電或者關(guān)機(jī)時(shí)要在軟件層面設(shè)置數(shù)據(jù)回寫到后備式硬盤中或者 直接將數(shù)據(jù)通過接口掛在后備式硬盤上。由于價(jià)格和不能掉電保存數(shù)據(jù)等原因，單獨(dú)作為 后備存儲(chǔ)硬盤存在困境。
從SDRAM發(fā)展到DDR1,DDR2,DDR3等及一些特殊應(yīng)用形式的DRAM，速度越來越 快，同時(shí)Wafer制成的不斷縮進(jìn)，速度容量不斷提高的同時(shí)，制造過程的良品和帶有壞點(diǎn) 區(qū)域的B級品(通常也稱為存儲(chǔ)空間有缺陷點(diǎn)或者稱瑕瘋點(diǎn))的數(shù)量始終占有一定比例。 由于Memory的使用是連續(xù)空間的I/O,不允許類似硬盤這種壞塊區(qū)域管理的運(yùn)算和標(biāo)定參 與，所以，目前這種B級的產(chǎn)品應(yīng)用場合受到限制，由于不能像Flash能被有效使用一定 比例，可以有效完成一定比例的成本攤銷，目前DRAM的生產(chǎn)廠家存在數(shù)量龐多的貨量 并且仍在積累中。如果能有效應(yīng)用 一定比例的B級品的部分將會(huì)對整個(gè)行業(yè)成本攤銷是有 利的。這是DRAMB級品目前存在的客觀面。同時(shí)，在SSD的應(yīng)用中，Cache部分多半 也是釆用DRAM的產(chǎn)品來完成的，但由于成本因素的考慮，釆用DRAM容量的都不大， 構(gòu)建的Cache也是為塊回寫和減少塊回寫，以及采用最近最少使用(least recently used, LRU)和最近使用(most recently used, MRU)緩存技術(shù)的傳統(tǒng)緩存器
發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是針對上述現(xiàn)有技術(shù)中的不足而提出的一種用動(dòng) 態(tài)隨機(jī)存儲(chǔ)器DRAM復(fù)合到Flash管理構(gòu)建固態(tài)存儲(chǔ)硬盤的方法，既發(fā)揮了 DRAM的高速 和均衡I/0能力，又有效使得Flash的大容量存儲(chǔ)發(fā)揮作用，將二者有機(jī)的結(jié)合起來，并 使SSD擺脫單獨(dú)使用Flash構(gòu)建時(shí)對寫入次數(shù)的依賴及單獨(dú)使用DRAM構(gòu)建對掉電保護(hù) 的依賴。
本發(fā)明為解決上述技術(shù)問題而提出的技術(shù)方案是 一種用動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM復(fù)合 到Flash管理構(gòu)建固態(tài)存儲(chǔ)硬盤的方法，用于組成計(jì)算機(jī)或服務(wù)器的存儲(chǔ)系統(tǒng)，所述方法 包括步驟A. 設(shè)置閃存介質(zhì)模塊和接口電路模塊；
B. 設(shè)置較大容量的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM模塊，將其一部分存儲(chǔ)空間同所述閃存介 質(zhì)模塊一起用作數(shù)據(jù)存儲(chǔ)；
C. 設(shè)置DRAM參與管理閃存介質(zhì)的硬盤控制器；
D. 設(shè)置兩重備電管理模塊，用于在關(guān)機(jī)或者掉電時(shí)將所述DRAM模塊中的數(shù)據(jù)回寫
到所述閃存介質(zhì)模塊中提供保護(hù)性備用電源；
E. 用所述較大容量的DRAM模塊構(gòu)建超級高速緩存器Cache區(qū)域，采用分區(qū)和分級 形式劃分存儲(chǔ)空間，同時(shí)構(gòu)建復(fù)合型自適應(yīng)調(diào)整的多種緩存策略的高效算法對 所述區(qū)域和各分區(qū)進(jìn)行內(nèi)部管理；
F. 在所述固態(tài)存儲(chǔ)盤SSD生產(chǎn)完成初始化階段，要對所述DRAM模塊做離線測試， 以便構(gòu)建缺陷點(diǎn)區(qū)域表；
G. 所述DRAM模塊各存儲(chǔ)器邏輯地址，在結(jié)合了所述缺陷點(diǎn)區(qū)域表之后映射到所述 DRAM模塊的良好物理地址上；
H. 采用硬件實(shí)現(xiàn)的差錯(cuò)校驗(yàn)ECC糾錯(cuò)方式進(jìn)行在線監(jiān)視和檢索，實(shí)時(shí)地將所述DRAM
模塊內(nèi)不穩(wěn)定區(qū)域的地址登記到缺陷點(diǎn)區(qū)域表中從而參與新的映射管理。 步驟E所述"采用分區(qū)和分級形式劃分存儲(chǔ)空間"中的分區(qū)是將所述高速緩存器Cache 區(qū)域分為超級Cache的內(nèi)存區(qū)、超級Cache的寫入?yún)^(qū)和超級Cache的傳統(tǒng)Cache區(qū)；所述 超級Cache操作系統(tǒng)內(nèi)存區(qū)是對主機(jī)操作系統(tǒng)開在本固態(tài)存儲(chǔ)硬盤上的用于存儲(chǔ)頁面文件 Page files的內(nèi)存Cache進(jìn)行緩沖；所述超級Cache寫入?yún)^(qū)用于對要寫入本固態(tài)存儲(chǔ)硬盤數(shù) 據(jù)進(jìn)行暫存。
步驟E所述"釆用分區(qū)和分級形式劃分存儲(chǔ)空間"中的分級形式是將所述超級Cache 操作系統(tǒng)內(nèi)存區(qū)劃分一級直聯(lián)區(qū)和二級壓縮區(qū)；超級Cache的傳統(tǒng)Cache區(qū)劃分為一級組 聯(lián)區(qū)和二級全聯(lián)區(qū)。
步驟E所述"復(fù)合型自適應(yīng)調(diào)整的多種緩存策略的高效算法對所述區(qū)域和各分域進(jìn)行 內(nèi)部管理"是對所述超級Cache操作內(nèi)存區(qū)釆用一級直聯(lián)二級壓縮的管理方式和算法；對 所述超級Cache的傳統(tǒng)Cache區(qū)所采取的一級組相聯(lián)二級全相聯(lián)的管理方式及算法；超級 Cache的寫入?yún)^(qū)采用數(shù)據(jù)分類管理方式。
步驟E中所述的劃分存儲(chǔ)空間是依據(jù)應(yīng)用統(tǒng)計(jì)的經(jīng)驗(yàn)值進(jìn)行動(dòng)態(tài)調(diào)整，即將原按缺省 值對高速緩存器Cache空間劃分調(diào)整為以所述經(jīng)驗(yàn)值進(jìn)行空間劃分。
同時(shí)，在使用無壞點(diǎn)區(qū)域的DRAM的A級品時(shí)，可以不實(shí)施步驟F、 G、 H。采用更大容量的DRAM和Flash構(gòu)建超大容量的多級Cache系統(tǒng)，將服務(wù)器和網(wǎng)絡(luò)存 儲(chǔ)與磁盤陣列的數(shù)據(jù)I/O及交換架構(gòu)在這個(gè)高速Cache之上，可構(gòu)建廉價(jià)冗余磁盤陣列 RAID型海量高速存儲(chǔ)系統(tǒng)，從而增強(qiáng)RAID的管理能力和降低成本。
本發(fā)明為解決上述技術(shù)問題還進(jìn)一步地提供了一種用較大容量DRAM參與閃存介質(zhì)管 理構(gòu)建的高速固態(tài)存儲(chǔ)盤裝置，用作計(jì)算機(jī)或服務(wù)器的存儲(chǔ)裝置，包括閃存介質(zhì)模塊和接 口電路模塊，尤其還包括較大容量的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM模塊和DRAM參與管理閃存介質(zhì) 的硬盤控制器，以及為DRAM模塊所需的兩重備電管理模塊。
所述DRAM參與管理閃存介質(zhì)的硬盤控制器分別通過地址/數(shù)據(jù)總線與DRAM模塊、 Flash模塊聯(lián)接;DRAM參與管理閃存介質(zhì)的硬盤控制器通過復(fù)合總線與接口電路模塊聯(lián)接； 兩重備電管理模塊電聯(lián)接到DRAM參與管理閃存介質(zhì)的硬盤控制器。
所述DRAM參與管理閃存介質(zhì)的硬盤控制器包括CPU -程序存儲(chǔ)器、DRAM管理器-超級 Cache策略管理-DMA通道、m個(gè)閃存介質(zhì)通道控制器、n個(gè)DRAM管理區(qū)塊及ECC校驗(yàn)通道 片選；
CPU -程序存儲(chǔ)器通過復(fù)合總線連接DRAM管理器-超級Cache策略管理-DMA通道，同 時(shí)用控制總線聯(lián)接閃存介質(zhì)通道控制器；閃質(zhì)介質(zhì)通道控制器與閃存介質(zhì)模塊通過數(shù)據(jù)總 線聯(lián)接；DRAM管理器-超級Cache策略管理-DMA通道用地址/數(shù)據(jù)總線n與DRAM管理區(qū)塊 及ECC校驗(yàn)通道片選聯(lián)接；DRAM管理區(qū)塊及ECC校驗(yàn)通道片選通過地址/數(shù)據(jù)總線聯(lián)接到 DRAM模塊上。
所述的兩重備電管理模塊的工作方式包括電容式儲(chǔ)電和電池供電兩重結(jié)合的供電方 式；當(dāng)該固態(tài)存儲(chǔ)盤裝置在其所屬的主機(jī)正常工作狀態(tài)時(shí)，所述兩重備電管理模塊，處于 充電狀態(tài)和滿電保護(hù)狀態(tài)；當(dāng)計(jì)算機(jī)關(guān)機(jī)或者掉電時(shí)，該兩重備電管理模塊向所述固態(tài)存 儲(chǔ)盤裝置供電，并由信號線觸發(fā)DRAM參與管理閃存介質(zhì)的硬盤控制器完成對DRAM模塊中 的超級Cache區(qū)內(nèi)有回寫標(biāo)志置位的數(shù)據(jù)回寫到閃存介質(zhì)模塊中。
所述兩重備電管理模塊的電路中，兩個(gè)備用電源無主次之分，根據(jù)使用時(shí)的電壓浮動(dòng) 供電；當(dāng)所述兩路備電中一路失效時(shí)，另一路可獨(dú)立滿足該固態(tài)存儲(chǔ)盤裝置中超級Cache 最大限度完成回寫的電量需求及備電報(bào)警提示所需電量。同時(shí)，兩重備電管理的電路設(shè)計(jì)， 包括用金電容組和鋰電池的組合方式以提高安全性和可靠性；同時(shí)，所述兩重備電管理模 塊的電路中的電池是可更換的。所述兩重務(wù)電管理模塊中使用的金電容為超級大電容。
所述接口電路模塊使用的硬盤接口包括SATAII和PATA。
同現(xiàn)有技術(shù)相比，本發(fā)明的有益效果在于最大程度的降低Flash回寫，同時(shí)由于I/0的命中率髙而達(dá)到了提速的目的，而且讀寫速度因?yàn)椴灰蕾囏lash的寫入速度而得到極 大提升，按本發(fā)明所構(gòu)建的固態(tài)存儲(chǔ)硬盤SSD對系統(tǒng)響應(yīng)的速度得到極大提升；并可根據(jù) 數(shù)據(jù)請求I/0的不同作出因應(yīng)性的區(qū)域策略管理，使得在一個(gè)海量高速存儲(chǔ)系統(tǒng)里邊同時(shí) 適應(yīng)多種數(shù)據(jù)I/O請求的管理策略。這樣，就使得不僅僅是I/O在超級Cache中命中率極 大提高，同時(shí)在因應(yīng)不同的1/0請求上數(shù)據(jù)管理能夠并行應(yīng)對多個(gè)不同類型的訴求，使得 海量高速存儲(chǔ)系統(tǒng)在不增加多少成本的前提下實(shí)現(xiàn)了更快速的響應(yīng)，性能得到更大的提 升。
附圖i兌明圖l是本發(fā)明動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM復(fù)合到Flash管理構(gòu)建固態(tài)存儲(chǔ)硬盤的結(jié) 構(gòu)框圖2是現(xiàn)有技術(shù)的Flash-SSD固態(tài)硬盤結(jié)構(gòu)框圖； 圖3是現(xiàn)有技術(shù)的DRAM-SSD固態(tài)硬盤結(jié)構(gòu)框圖4是本發(fā)明所述DRAM硬件結(jié)構(gòu)的一種形式，缺陷點(diǎn)缺陷區(qū)域的入鏈原則 是壞點(diǎn)區(qū)域X首地址 < 壞點(diǎn)區(qū)域X尾地址 < 壞點(diǎn)區(qū)域Y首地址 壞點(diǎn)區(qū)域Y首地址 < 壞點(diǎn)區(qū)域R首地址 壞點(diǎn)區(qū)域R首地址 < 壞點(diǎn)區(qū)域Z首地址 圖5是本發(fā)明所述DRAM作為超級Cache的一種復(fù)合式Cache策略的劃分 框圖6是本發(fā)明所述超級Cache傳統(tǒng)Cache區(qū)的一級組相聯(lián)Cache策略參與
Flash存儲(chǔ)區(qū)域邏輯單元的映射示意圖； 圖7是本發(fā)明所述超級Cache傳統(tǒng)Cache區(qū)的二級全相聯(lián)Cache策略參與
Flash存儲(chǔ)區(qū)域邏輯單元的映射示意圖； 圖8是本發(fā)明所述超級Cache不同Cache區(qū)域策略協(xié)同工作的流程框圖； 圖9是本發(fā)明所述兩重備電管理模塊的一種電路實(shí)施實(shí)例示意圖； 圖lO是本發(fā)明中為掉電或者關(guān)閉電源,電源保護(hù)及超級Cache回寫Flash存儲(chǔ)
區(qū)域的程序流程框圖；
圖11是本發(fā)明所述用較大容量DRAM復(fù)合參與到Flash管理中構(gòu)建廉價(jià)冗 余磁盤陳列RAID型海量高速存儲(chǔ)系統(tǒng)的一種實(shí)施圖示意圖。
9具體實(shí)施方式
下面，結(jié)合附圖所示之優(yōu)選實(shí)施例進(jìn)一步闡述本發(fā)明
參見圖1，本發(fā)明用動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM復(fù)合到Flash管理構(gòu)建固態(tài)存儲(chǔ)硬盤的方法， 實(shí)施步驟
A. 設(shè)置閃存介質(zhì)模塊37和接口電路模塊31;
B. 設(shè)置較大容量的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM模塊35，將其一部分存儲(chǔ)空間同所述閃 存介質(zhì)模塊37 —起用作數(shù)據(jù)存儲(chǔ)；
C. 設(shè)置DRAM參與管理閃存介質(zhì)的硬盤控制器39;
D. 設(shè)置兩重備電管理模塊38,用于在關(guān)機(jī)或者掉電時(shí)將所述DRAM模塊35中的數(shù) 據(jù)回寫到所述閃存介質(zhì)模塊37中提供保護(hù)性備用電源；
E. 用所述較大容量的DRAM模塊35構(gòu)建超級高速緩存器Cache區(qū)域，采用分區(qū)和 分級形式劃分存儲(chǔ)空間，同時(shí)構(gòu)建復(fù)合型自適應(yīng)調(diào)整的多種緩存策略的高效算 法對所述區(qū)域和各分區(qū)進(jìn)行內(nèi)部管理；
F. 在所述固態(tài)存儲(chǔ)盤SSD生產(chǎn)完成初始化階段，要對所述DRAM模塊35做離線測 試，以便構(gòu)建缺陷點(diǎn)區(qū)域表；
G. 所述DRAM模塊35各存儲(chǔ)器邏輯地址，在結(jié)合了所述缺陷點(diǎn)區(qū)域表之后映射到 所述DRAM模塊35的良好物理地址上；
H. 采用硬件實(shí)現(xiàn)的差錯(cuò)校驗(yàn)ECC糾錯(cuò)方式進(jìn)行在線監(jiān)視和檢索，實(shí)時(shí)地將所述DRAM 模塊35內(nèi)不穩(wěn)定區(qū)域的地址登記到缺陷點(diǎn)區(qū)域表中從而參與新的映射管理。
步驟E所述"采用分區(qū)和分級形式劃分存儲(chǔ)空間"中的分區(qū)是將所述高速緩存器Cache 區(qū)域分為超級Cache的內(nèi)存區(qū)、超級Cache的寫入?yún)^(qū)和超級Cache的傳統(tǒng)Cache區(qū)；所述 超級Cache搡作系統(tǒng)內(nèi)存區(qū)是對主機(jī)操作系統(tǒng)開在本固態(tài)存儲(chǔ)硬盤上的用于存儲(chǔ)頁面文件 Page files的內(nèi)存Cache進(jìn)行緩沖；所述超級Cache寫入?yún)^(qū)用于對要寫入本固態(tài)存儲(chǔ)硬盤數(shù) 據(jù)進(jìn)行暫存。
步驟E所述"釆用分區(qū)和分級形式劃分存儲(chǔ)空間"中的分級形式是將所述超級Cache 操作系統(tǒng)內(nèi)存區(qū)劃分一級直聯(lián)區(qū)和二級壓縮區(qū)；超級Cache的傳統(tǒng)Cache區(qū)劃分為一級組 聯(lián)區(qū)和二級全聯(lián)區(qū)。
步驟E所述"復(fù)合型自適應(yīng)調(diào)整的多種緩存策略的高效算法對所述區(qū)域和分區(qū)進(jìn)行內(nèi) 部管理"是對所述超級Cache操作內(nèi)存區(qū)采用一級直聯(lián)二壓縮的管理方式和算法；對所述 超級Cache的傳統(tǒng)Cache區(qū)所采取的一級組相聯(lián)二級全相聯(lián)的管理方式及算法；超級Cache 的寫入?yún)^(qū)采用數(shù)據(jù)分類管理方式。步驟E中所述的劃分存儲(chǔ)空問是儂據(jù)應(yīng)用統(tǒng)計(jì)的經(jīng)驗(yàn)值進(jìn)行動(dòng)態(tài)調(diào)整，即將原按缺省 值對高速緩存器Cache空間劃分調(diào)整為以所述經(jīng)驗(yàn)值進(jìn)行空間劃分。
在使用無壞點(diǎn)區(qū)域的DRAM的A級品時(shí)，可以不實(shí)施步驟F 、 G、 H。 采用更大容量的DRAM和Flash構(gòu)建超大容量的多級Cache系統(tǒng)，將服務(wù)器和網(wǎng)絡(luò)存 儲(chǔ)與磁盤陣列的數(shù)據(jù)I/O及交換架構(gòu)在這個(gè)高速Cache之上，可構(gòu)建廉價(jià)冗余磁盤陣列 RAID型海量高速存儲(chǔ)系統(tǒng)，從而增強(qiáng)RAID的管理能力和降低成本。
參見圖1，本發(fā)明同時(shí)進(jìn)一步地提供了一種用較大容量DRAM參與閃存介質(zhì)管理構(gòu)建高 速固態(tài)存儲(chǔ)盤裝置，用作計(jì)算機(jī)或服務(wù)器的存儲(chǔ)裝置，包括閃存介質(zhì)模塊37和接口電路 模塊31,尤其還包括較大容量的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM模塊35和DRAM參與管理閃存介質(zhì) 的硬盤控制器39，以及為DRAM模塊35所需的兩重備電管理模塊38。
所述DRAM參與管理閃存介質(zhì)的硬盤控制器39分別通過地址/數(shù)據(jù)總線32、 33與DRAM 模塊35、 Flash模塊37聯(lián)接；DRAM參與管理閃存介質(zhì)的硬盤控制器39通過復(fù)合總線與接 口電路模塊31聯(lián)接；兩重備電管理模塊38電聯(lián)接到DRAM參與管理閃存介質(zhì)的硬盤控制 器39。
所述DRAM參與管理閃存介質(zhì)的硬盤控制器39包括CPU -程序存儲(chǔ)器391， DRAM管理器 -超級Cache策略管理-DMA通道3M, m個(gè)閃存介質(zhì)通道控制器"4， n個(gè)MAM管理區(qū)塊及 ECC校驗(yàn)通道片選393;
CPU -程序存儲(chǔ)器391通過復(fù)合總線連接DRAM管理器-超級Cache策略管理-DMA通道 392,同時(shí)用控制總線聯(lián)接閃存介質(zhì)通道控制器394;閃質(zhì)介質(zhì)通道控制器394與閃存介質(zhì) 模塊37通過數(shù)據(jù)總線33聯(lián)接；DRAM管理器-超級Cache策略管理-DMA通道"2用地址/ 數(shù)據(jù)總線n與DRAM管理區(qū)塊及ECC校驗(yàn)通道片選3"聯(lián)接；DRAM管理區(qū)塊及ECC校驗(yàn)通 道片選393通過地址/數(shù)據(jù)總線32聯(lián)接到DRAM模塊35上。
所述的兩重備電管理模塊38的工作方式包括電容式儲(chǔ)電和電池供電兩重結(jié)合的供電 方式；當(dāng)該固態(tài)存儲(chǔ)盤裝置在其所屬的主機(jī)正常工作狀態(tài)時(shí)，所述兩重備電管理模塊38， 處于充電狀態(tài)和滿電保護(hù)狀態(tài)；當(dāng)計(jì)算機(jī)關(guān)機(jī)或者掉電時(shí)，該兩重備電管理模塊38向所 述態(tài)存儲(chǔ)盤裝置供電，并由信號線觸發(fā)DRAM參與管理閃存介質(zhì)的硬盤控制器39完成對 DRAM模塊35中的超級Cache區(qū)內(nèi)有回寫標(biāo)志置位的數(shù)據(jù)回寫到閃存介質(zhì)模塊37中。
所述兩重備電管理模塊38的電路中，兩個(gè)備用電源無主次之分，根據(jù)使用時(shí)的電壓 浮動(dòng)供電；當(dāng)所述兩路備電中一路失效時(shí)，另一路可獨(dú)立滿足該固態(tài)存儲(chǔ)盤裝置中超級 Cache最大限度完成回寫的電量需求及備電報(bào)警提示所需電量。在兩重備電管理的電路設(shè)計(jì)中，包括用金電容組和鋰電池的組合方式以提髙供電的安全性和可靠性，電路中的電池 是可更換的。所述兩重務(wù)電管理模塊電路中使用的金電容為超級大電容。 所述接口電路模塊31使用的硬盤接口包括SATAII和PATA。
DRAM管理區(qū)塊及ECC校驗(yàn)通道片選392的硬件設(shè)計(jì)的一種形式如圖4所示。根據(jù) DRAM存儲(chǔ)器尋址結(jié)構(gòu)，可以對DRAM在應(yīng)用之前的區(qū)塊分類或者bit分類，剔出掉缺陷 點(diǎn)缺陷區(qū)域354較多的部分在MMU尋址之外，對缺陷點(diǎn)缺陷區(qū)域354比較離散或不多的 可以直接到MMU尋址中。
參見圖1、 4, DRAM模塊35的某一組DRAM組中的1號~9號DRAM存儲(chǔ)器地址線 串聯(lián)到地址總線321上，數(shù)據(jù)線匯集成72位并聯(lián)到數(shù)據(jù)總線322上，其中D0 D63共64 位數(shù)據(jù)線為存儲(chǔ)器數(shù)據(jù)存儲(chǔ)帶寬，D64^D71共8位數(shù)據(jù)線為存取器數(shù)據(jù)ECC校驗(yàn)帶寬(即 9號DRAM355)。地址總線321和數(shù)據(jù)總線321匯集到管理區(qū)塊及ECC校驗(yàn)通道管理器 392之L。該方式數(shù)據(jù)總線可以視具體應(yīng)用做調(diào)整，如32位或者128位等方式。
對無論采用以上任何種形式尋址管理的DRAM存儲(chǔ)器，在SSD生產(chǎn)完成初始化設(shè)置 階段(或者稱低級格式化階段)，都要進(jìn)行非在線的對DRAM存儲(chǔ)器的測試程序，該測試 過程是為了構(gòu)建缺陷點(diǎn)區(qū)域表(如圖4所示:按地址順序構(gòu)建了 351、 352、 353的節(jié)點(diǎn)表)。 完成測試的一組片選CS的所有DRAM存儲(chǔ)器上的缺陷點(diǎn)或區(qū)域354均用首址和尾址的方
式被按地址大小排序的方式記錄在缺陷點(diǎn)區(qū)域表記錄節(jié)點(diǎn)中(排序目的是減少利用缺陷點(diǎn) 區(qū)域表檢索的時(shí)間，從而提升邏輯地址向DRAM物理地址映射的效率；如果下一地址沒 有缺陷點(diǎn)，這樣被登記的首址=尾址)。由于同一片選組的DRAM存儲(chǔ)器數(shù)據(jù)是組合數(shù)據(jù) 帶寬，為提高檢索管理效率，對于同一片選組某一地址的不同DRAM存儲(chǔ)器，只要有一 缺陷點(diǎn)就意味著該地址的所有數(shù)據(jù)存儲(chǔ)區(qū)被做了缺陷點(diǎn)登記(從DRAM大容量區(qū)域作少 數(shù)的缺陷點(diǎn)標(biāo)定，由于這樣被"連累"的好的空間數(shù)目也是少數(shù)的，可以忽略不計(jì))。當(dāng) 測試程序完成測試構(gòu)建了缺陷點(diǎn)區(qū)域表后，程序?qū)?huì)將形成的該表存儲(chǔ)到Flash特定存儲(chǔ) 區(qū)域中(該區(qū)域作為SSD管理區(qū)，對SSD的用戶區(qū)來說屬于不開放區(qū)域；同時(shí)，該區(qū)域 有預(yù)留足夠的空間存儲(chǔ)該表及替換塊儲(chǔ)備盈余)。
當(dāng)SSD投入使用時(shí)，DRAM存儲(chǔ)器的I/O數(shù)據(jù)都是經(jīng)過硬件實(shí)現(xiàn)的ECC校驗(yàn)方式管 理的，該管理在線監(jiān)視和檢索DRAM存儲(chǔ)器中的數(shù)據(jù)完整性，如果出現(xiàn)校驗(yàn)錯(cuò)誤將及時(shí) 糾正該位錯(cuò)誤(能對DRAM存儲(chǔ)器數(shù)據(jù)進(jìn)行l(wèi)Wt在線糾錯(cuò))，若該處錯(cuò)誤不只lbit錯(cuò)誤， 則不可糾正，需要通知重新發(fā)數(shù)據(jù)。并將該地址做缺陷點(diǎn)區(qū)域表的節(jié)點(diǎn)做插入入棧登記。 ECC校驗(yàn)中新發(fā)現(xiàn)的缺陷點(diǎn)(或者缺陷塊)節(jié)點(diǎn)356入棧方式如圖4所示。以地址索引找
12尋入棧節(jié)點(diǎn)位置，做插入登記。同時(shí)，邏輯和物理的映射區(qū)域做缺失處理登記，登記到臨
時(shí)的缺失表中，啟用"邏輯+r的新的地址做i/o操作。待到關(guān)機(jī)后被更新的缺陷點(diǎn)區(qū)域
表被回寫Flash管理區(qū)域，當(dāng)在重新啟用SSD時(shí)，新的DRAM的邏輯地址和物理地址的 映射又在上一次更新過的缺陷點(diǎn)區(qū)域表基礎(chǔ)上進(jìn)行。采用這樣的管理模式，目的是使得 DRAM存儲(chǔ)器的穩(wěn)定性得到更好的保障。構(gòu)建了 DRAM存儲(chǔ)器管理的硬件體系，為有效 的發(fā)揮其高速度，大容量，去構(gòu)造更加高效的Cache策略提供了可靠的硬件平臺。
以下將就圖5、 6、 7所示的超大容量DRAM存儲(chǔ)器所構(gòu)建的超級Cache的實(shí)施實(shí)例 做進(jìn)一步詳細(xì)說明
本發(fā)明中設(shè)計(jì)的超級Cache,由于其超大容量和采用了分區(qū)，其中超級Cache的操作 系統(tǒng)內(nèi)存Cache區(qū)，以下簡稱"超級Cache內(nèi)"；超級Cache的寫入數(shù)據(jù)Cache區(qū)，以下
簡稱"超級Cache寫"；超級Cache的傳統(tǒng)Cache區(qū)，以下簡稱"超級Cache傳"。本實(shí)施
中以一個(gè)存儲(chǔ)容量為2GB的超大容量DRAM存儲(chǔ)器來說明超級Cache的空間分配。圖5 示為初始化后的缺省狀態(tài)空間分配圖。空間分配大小在SSD進(jìn)入實(shí)際應(yīng)用過程后，動(dòng)態(tài)調(diào) 整策略會(huì)根據(jù)實(shí)際工作的情況做出動(dòng)態(tài)分配調(diào)整，以便優(yōu)化具體應(yīng)用的傾向性。
超級Cache被缺省分配為超級Cache內(nèi)51 ;超級Cache寫52;超級Cache傳53。空
間分別為lGBytes;512MBytes;512Mbytes。
超級Cache內(nèi)51內(nèi)部采用二級管理方式 一級為直聯(lián)模式511，缺省空間為
256MBytes; 二級為壓縮模式512，缺省空間為768Mbytes。該區(qū)域主要是對操作系統(tǒng)(OS) 開在SSD上的用于存儲(chǔ)頁面文件(Page Files)的內(nèi)存Cache進(jìn)行緩存。為了最大限度利用 這一空間的同時(shí)不影響響應(yīng)的速度，對這一區(qū)域內(nèi)的存儲(chǔ)內(nèi)容進(jìn)行依據(jù)使用頻率的調(diào)度 經(jīng)常被訪問數(shù)據(jù)塊被放在一級直聯(lián)模式511區(qū)域，不經(jīng)常被訪問數(shù)據(jù)塊被放在二級壓縮模 式512區(qū)域。這樣的調(diào)度策略可以獲得幾倍于有限空間的存儲(chǔ)(經(jīng)抽取頁面文件數(shù)據(jù)進(jìn)行 模擬試驗(yàn)，可以在lGBytes空間內(nèi)完成存儲(chǔ)1.7 4.5GBytes的頁面文件的請求)。若一二級 的方式仍不能滿足內(nèi)存Cache對SSD的空間訴求，其管理策略上可考慮將數(shù)據(jù)使用級別中 在二級壓縮模式512區(qū)域深層的數(shù)據(jù)塊移至Flash存儲(chǔ)空間中，其調(diào)度管理由二級管理上 升到三級管理模式。內(nèi)部一二級的存儲(chǔ)數(shù)據(jù)塊的轉(zhuǎn)換及一二級的空間動(dòng)態(tài)分配調(diào)度，對于 本行業(yè)的工程技術(shù)人員都比較容易理解，在此不再贅述。
超級Cache寫52內(nèi)部管理策略傾向主要是對要寫入SSD的數(shù)據(jù)進(jìn)行暫存，對要寫入
13SSD的數(shù)據(jù)可進(jìn)行數(shù)據(jù)分類管理,該數(shù)據(jù)可分為二種'. 一種是已經(jīng)存在于SSD中要替換的； 一種是新請求SSD分配空間存儲(chǔ)的。對前一種數(shù)據(jù)形式，可以認(rèn)為是正在編輯或者修改的 數(shù)據(jù)，假定修改或者編輯還在繼續(xù)，替換隨時(shí)都有可能發(fā)生，為減少SSD中Flash的寫入 次數(shù)，這種類型的數(shù)據(jù)暫存緩存中，SSD管理器可以當(dāng)這部分?jǐn)?shù)據(jù)為真正的存儲(chǔ)空間一樣 參與管理中，只有等到該區(qū)域滿或者關(guān)機(jī)掉電等情況時(shí)才完成對Flash的寫入。對后一種 數(shù)據(jù)形式，可以作為優(yōu)先級最低的數(shù)據(jù)暫存于緩存中，在緩存空間緊張或者關(guān)機(jī)掉電等時(shí) 被寫入Flash中。由于緩存的后臺操作性，使得對SSD寫入速度的限制約束被放開，寫入 速度擺脫開了 Flash存儲(chǔ)器的速度限制，同時(shí)，最大限度的降低了對Flash存儲(chǔ)器的寫入操 作。
超級Cache傳(53)內(nèi)部采用二級管理方式 一級為組相聯(lián)方式531; 二級為全相聯(lián)方
式532。缺省空間分配為128MBytes; 384Mbytes。以下參考圖6,圖5進(jìn)行詳細(xì)說明。
參見圖6， 一級組相聯(lián)531方式，是對緩存區(qū)域分組，閃存介質(zhì)模塊邏輯單元進(jìn)行分 區(qū)，組內(nèi)空間等于區(qū)內(nèi)空間。"組1~組256"映射"區(qū)1~區(qū)256";映射"區(qū)256+1~區(qū) 256+256";映射"區(qū)1M-256 區(qū)1M"。組內(nèi)的SB區(qū)域號和對應(yīng)映射的區(qū)內(nèi)的SB區(qū) 域號可以不實(shí)際一一對應(yīng)，允許串動(dòng)。該太式的映射形式，依據(jù)的是時(shí)間局部性原理即 如果一個(gè)存儲(chǔ)項(xiàng)被訪問，則可能該訪問項(xiàng)很快被再訪問。
一組1024塊；每塊512Bytes( SB);該組相聯(lián)區(qū)域缺省狀態(tài)為256組(128Mbytes=256 組* 1024塊*5128>^3)(該緩存空間可視硬件結(jié)構(gòu)和動(dòng)態(tài)應(yīng)用空間調(diào)整策略可變)。
一區(qū)1024塊；每塊512Bytes, Flash存儲(chǔ)器設(shè)定為512GBytes容量(該容量根據(jù)具 體應(yīng)用容量可變)，則有1M個(gè)區(qū)(512GBytes=lM區(qū)*1024塊*5128)^3)。
考慮到算法的效率，考慮到時(shí)間局部性， 一級組相聯(lián)(531)緩存的替換和組內(nèi)查找 操作釆用二次哈希(Hash)算法。查找和替換操作均以邏輯單元號(LUN)和邏輯塊組合 (LBA)后的LUN+LBA來作為Hash搜索運(yùn)算的關(guān)鍵字。
參見圖7， 二級全相聯(lián)532方式，是對緩存區(qū)域分大塊區(qū)域，每個(gè)大塊區(qū)域由若干小 塊區(qū)域組成的方式。具體為LBl LBn(iK24K,因?yàn)镕lag區(qū)域和數(shù)據(jù)鏈路區(qū)域有空間占用) 個(gè)大塊，每個(gè)大塊由SB1 SB128共計(jì)128個(gè)小塊和塊前16Bytes的Flag區(qū)域組成，每個(gè) 小塊為512Bytes容量。Flash存儲(chǔ)器區(qū)域邏輯單元仍然是分1M的SB小塊區(qū)域。其編號為 SB1 SB1M。該方式的映射形式，依據(jù)的是空間局部性原理如果一個(gè)存儲(chǔ)項(xiàng)被訪問，則 該項(xiàng)及鄰近的項(xiàng)也可能很快被訪問。具體的說，就是Flash存儲(chǔ)器區(qū)域邏輯單元中的一小
14塊及相鄰的m個(gè)小塊(m小于128)數(shù)據(jù)，作為一個(gè)大塊(LB)數(shù)據(jù)從存儲(chǔ)器中取出到二 級全相聯(lián)的一個(gè)空閑大塊中(LB)，由于是相鄰小塊被取出，體現(xiàn)了預(yù)取的方法。此時(shí)對 已經(jīng)訪問過的小塊在其對應(yīng)的Flag位中標(biāo)識為1,以便將來大塊由于被替換出去時(shí)，可以 將有訪問標(biāo)記的小塊移到一級組相聯(lián)531的緩存中去。
二級全相聯(lián)532的査找采用平衡二叉樹的方式，對應(yīng)于Flash存儲(chǔ)器區(qū)域邏輯單元小 塊(SB)都有一平衡二叉樹節(jié)點(diǎn)單元，以每一節(jié)點(diǎn)單元中的LBA為關(guān)鍵字來査找平衡二 叉樹。
二級全相聯(lián)532的替換采用LRU的替換算法來實(shí)現(xiàn)，把需要被替換出去的大塊中的 Flag中標(biāo)識為1的小塊搬移到一級組相聯(lián)531的相應(yīng)區(qū)域中。替換進(jìn)來的大塊數(shù)據(jù)做新的 Flag的相應(yīng)訪問標(biāo)定，對LRU表做修正。
二級全相聯(lián)532的搬移是單向的，只能向一級組相聯(lián)531搬移。搬移的種類有二種 一是替換時(shí)提到的對Flag標(biāo)識為1的小塊的搬移；二是系統(tǒng)的定時(shí)搬移。
此一級和二級的協(xié)同工作方式，最大限度的把時(shí)間和空間局部性原理得到體現(xiàn)，解決 了單一緩存管理環(huán)節(jié)二者不可得兼的固有矛盾。使得對SSD的數(shù)據(jù)請求的訪問速度擺脫開 了 Flash存儲(chǔ)器的速度限制，大大縮減了換入換出及查詢時(shí)間，提高了系統(tǒng)的速度。
以上對超級Cache的三種空間劃分超級Cache內(nèi)51 ;超級Cache寫52;超級Cache
傳53進(jìn)行了介紹。其三種劃分及每種內(nèi)部的緩存策略的使用，使得應(yīng)用設(shè)備通過系統(tǒng)(OS)
對本發(fā)明的SSD的I/O搡作的速度完全架構(gòu)于DRAM基礎(chǔ)上，使得讀/寫速度擺脫開了 Flash存儲(chǔ)器的束縛。同時(shí)最大限度的減少了對Flash存儲(chǔ)器的寫入，進(jìn)而降低了對均衡損 耗等算法的依賴度，從而進(jìn)一步提升了 SSD的可靠性和使用壽命，更進(jìn)一步，對采用廉價(jià) 新制程的Flash (如3LC等)降低成本將會(huì)有更加深層的意義。
超級Cache的內(nèi)部功能劃分和多種緩存策略的應(yīng)用，具體實(shí)施可釆用如圖8所示流程 超級Cache(缺省值)和超級Cache(經(jīng)驗(yàn)值)指的是對超級Cache空間區(qū)域的劃分方式，缺省 值方式是SSD固態(tài)硬盤出廠的設(shè)定方式。經(jīng)驗(yàn)值方式是在該SSD固態(tài)硬盤被具體的用戶 應(yīng)用到自己的應(yīng)用環(huán)境中，經(jīng)過一系列的數(shù)據(jù)流分類分析統(tǒng)計(jì)得出的經(jīng)驗(yàn)值來重新對超級 Cache空間區(qū)域進(jìn)行設(shè)定的劃分方式。分析統(tǒng)計(jì)的相關(guān)參數(shù)作為全局量，將會(huì)受到具體的
超級Cache(超級Cache內(nèi)、超級Cache寫、超級Cache傳)策略的加權(quán)值影響。幾種超級
Cache之間的數(shù)據(jù)交換和流動(dòng)細(xì)節(jié)在此不做敘述。
釆用的一種兩重備電源管理模塊是為關(guān)機(jī)或者掉電DRAM中數(shù)據(jù)回寫Flash存儲(chǔ)器而采用的保護(hù)性備電方式。具體應(yīng)用可以根據(jù)用電量而采取更精確的測算，參考圖9,本實(shí) 施實(shí)例是以2GB DRAM和512GB Flash存儲(chǔ)器來說明用電量的匹配的一種方式。
按18片DDR2 1Gb (128M*8bit)計(jì)算，消耗電流為18*0. 12=2. 16A,此為1. 8V電源 的消耗，功率約3.5W,再加上Flash和控制電路的消耗，預(yù)算為需要5W的功率，如需3 分鐘，則能量需求為5*3*60=900W 'S,取電容電壓為4. 2V,需要的容量為C=900/4. 22=51F, 考慮電壓變換的效率和隔離二極管的壓降，選用的電容為70F。
設(shè)計(jì)電源輸入為5VDC,備用電源為單只的鋰電和金電容組，主備電源通過二極管隔離 和轉(zhuǎn)換。電源變換電路考慮到DRAM、Flash和主控制器的供電需求不同分別產(chǎn)生3. 3V, 1. 8V 和1.5V的工作電壓。電源變換電路釆用的是比較通用的DC-DC電路，其中1.8V的電流較 大，由SP7651組成，負(fù)載能力可達(dá)3A, 1.5V電源由1. 8V經(jīng)LDO穩(wěn)壓SP6201獲得，負(fù)載 能力為O. 2A， 3. 3V電源由SP6641組成，負(fù)載能力為0.5A。(若采用DDR3作為DRAM的主 要組成時(shí)，要考慮增加l. 5V的負(fù)載能力，而減少1.8V的負(fù)載)
電源輸入的5VDC，經(jīng)過二極管D4到達(dá)后級電源變換電路的VDD端，同時(shí)也通過電池 充電電路U3 (MCP73831 )給電池充電，電池的輸出通過二極管D5到達(dá)VDD，由于 VDD-Vin-0.4V，約為4. 6V，高于二極管D5的正端的4. 2V的電池電壓，所以電池在正常工作 狀態(tài)是不放電的。VDD點(diǎn)的電壓同時(shí)通過D6和R15給金電容組充電，使其上的電壓達(dá)到4.2V 左右，二極管D6的作用是降掉一點(diǎn)電壓以使金電容組不過壓(4.6V),電阻R15限制金電 容組充電的電流。
當(dāng)輸入電源斷開時(shí)，VDD將由電池通過D5和金電容組通過D7供給。由于電池的浮充 電壓是4.2V,而穩(wěn)定的放電電壓為3.7V,所以金電容組的電壓將高于電池電壓，首先由 金電容組通過D7給VDD供電，當(dāng)電壓下降到一定的值后，再由電池同時(shí)供電。
MOS-FET Q2及外圍電路構(gòu)成電源開關(guān)電路，當(dāng)5VDC輸入有效時(shí)，通過Dl和R2使Q2 導(dǎo)接通，從而使VDD得電，這時(shí)電源變換電路的3. 3V電源也通過D9和R2給Q2提供接通 控制。當(dāng)5VDC電源撤掉時(shí)，由于上述備電系統(tǒng)的工作而使3. 3V電源繼續(xù)存在，從而Q2 繼續(xù)接通。
掉電的檢測由Q1及外圍電路組成，當(dāng)5VDC電源正常時(shí)，Ql接通，其集電極輸出低電 平信號給CPU33，為正常模式，當(dāng)5VDC電源失掉時(shí)，Ql截止從而輸出高電平，觸發(fā)CPU 33 進(jìn)行關(guān)機(jī)/掉電模式的操作(其中最主要的是數(shù)據(jù)的Flash回寫)，當(dāng)操作結(jié)束時(shí)，CPU 33 將輸出一個(gè)高電平信號關(guān)掉3.3V的電源，使(}2也關(guān)閉，整機(jī)電源關(guān)閉。圖io是將上述兩重備管理模塊實(shí)施例的原理邏輯和文字描述更進(jìn)一步以程序框圖示
意，以明晰關(guān)機(jī)/掉電后，電源保護(hù)及超級Cache回寫Flash存儲(chǔ)區(qū)域的工作程序流程。
參考圖ll，將本發(fā)明中為超級Cache在更大規(guī)模的RAID中實(shí)例應(yīng)用做一描述，以示 與SSD應(yīng)用的共性和特殊的地方，以示不同和比較說明。如圖11所示，廉價(jià)冗余磁盤陣 列(RAID)型海量高速存儲(chǔ)系統(tǒng)的實(shí)現(xiàn)，是將DRAM & Flash復(fù)合形成的多級超大容量的 Cache91運(yùn)用到RAID的管理設(shè)備當(dāng)中，運(yùn)用的方式有架構(gòu)在RAID陣列卡92、 93和磁盤陣 列94之間；或者直接合并到RAID陣列卡的結(jié)構(gòu)當(dāng)中等多種形式。其工作的高效機(jī)理仍然 是將服務(wù)器，網(wǎng)絡(luò)存儲(chǔ)設(shè)備等(接口可以為SCSI/SATA2等形式)和磁盤陣列94之間的I/O 速度架構(gòu)在DRAM & Flash復(fù)合型高速Cache之上，從而有效的提升磁盤存儲(chǔ)的效率。進(jìn) 而解除了低速后備存儲(chǔ)設(shè)備對服務(wù)器，網(wǎng)絡(luò)速度的約東。DRAM & Flash復(fù)合形成的多級超 大容量的Cache 91和前面所描述的SSD固態(tài)硬盤的共性都是為提速而設(shè)計(jì)，不同則體現(xiàn) 在以下幾個(gè)方面；
其一，DRAM的應(yīng)用容量上有較大區(qū)別，在SSD的應(yīng)用是幾GB的級別，在RAID的應(yīng)用 上是幾十GB的級別(由于位置空間等不受限制，備電系統(tǒng)將會(huì)提供更大的應(yīng)用級別的可 能，比如512GB成為可能)。
其二，F(xiàn)lash的應(yīng)用在SSD上可以作為后備主存儲(chǔ)體，在RAID上可以作為DRAM級Cache 的下一級后備暫存Cache (不排除由于價(jià)格降級或者特殊應(yīng)用要求的情況作為磁盤陣列的 目的應(yīng)用)。
其三，結(jié)構(gòu)設(shè)計(jì)上由于RAID的應(yīng)用有較大的靈活空間位置，設(shè)計(jì)上會(huì)考慮DRAM, Flash 的插疊或堆疊方式，便于應(yīng)用擴(kuò)展的靈活性。SSD由于空間位置的限制將更多的考慮定制 和集成性。
其四，內(nèi)部管理策略上，RAID的應(yīng)用上將會(huì)比SSD的應(yīng)用上更趨于復(fù)雜和要求更多的 智能自適應(yīng)性。
上述過程為本發(fā)明優(yōu)選實(shí)現(xiàn)過程，本領(lǐng)域的技術(shù)人員在本發(fā)明基本上進(jìn)行的通常變化 和替代包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種用較大容量DRAM參與閃存介質(zhì)管理構(gòu)建高速固態(tài)存儲(chǔ)盤的方法，用于組成計(jì)算機(jī)或服務(wù)器的存儲(chǔ)系統(tǒng)；所述方法包括步驟A.設(shè)置閃存介質(zhì)模塊(37)和接口電路模塊(31)；其特征在于還包括步驟B.設(shè)置較大容量的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM模塊(35)，將其一部分存儲(chǔ)空間同所述閃存介質(zhì)模塊(37)一起用作數(shù)據(jù)存儲(chǔ)；C.設(shè)置DRAM參與管理閃存介質(zhì)的硬盤控制器(39)；D.設(shè)置兩重備電管理模塊(38)，用于在關(guān)機(jī)或者掉電時(shí)將所述DRAM模塊(35)中的數(shù)據(jù)回寫到所述閃存介質(zhì)模塊(37)中提供保護(hù)性備用電源；E.用所述較大容量的DRAM模塊(35)構(gòu)建超級高速緩存器Cache區(qū)域，采用分區(qū)和分級形式劃分存儲(chǔ)空間，同時(shí)構(gòu)建復(fù)合型自適應(yīng)調(diào)整的多種緩存策略的高效算法對所述區(qū)域和各分區(qū)進(jìn)行內(nèi)部管理；F.在所述固態(tài)存儲(chǔ)盤SSD生產(chǎn)完成初始化階段，要對所述DRAM模塊(35)做離線測試，以便構(gòu)建缺陷點(diǎn)區(qū)域表；G.所述DRAM模塊(35)各存儲(chǔ)器邏輯地址，在結(jié)合了所述缺陷點(diǎn)區(qū)域表之后映射到所述DRAM模塊(35)的良好物理地址上；H.采用硬件實(shí)現(xiàn)的差錯(cuò)校驗(yàn)ECC糾錯(cuò)方式進(jìn)行在線監(jiān)視和檢索，實(shí)時(shí)地將所述DRAM模塊(35)內(nèi)不穩(wěn)定區(qū)域的地址登記到缺陷點(diǎn)區(qū)域表中從而參與新的映射管理。
2. 按照權(quán)利要求1所述的用較大容量DRAM參與閃存介質(zhì)管理構(gòu)建高速固態(tài)存儲(chǔ)盤的方 法，其特征在于步驟E所述"采用分區(qū)和分級形式劃分存儲(chǔ)空間"中的分區(qū)是將所 述高速緩存器Cache區(qū)域分為超級Cache的內(nèi)存區(qū)、超級Cache的寫入?yún)^(qū)和超級Cache 的傳統(tǒng)Cache區(qū)；所述超級Cache操作系統(tǒng)內(nèi)存區(qū)是對主機(jī)操作系統(tǒng)開在本固態(tài)存儲(chǔ) 硬盤上的用于存儲(chǔ)頁面文件Page files的內(nèi)存Cache進(jìn)行緩沖；所述超級Cache寫入?yún)^(qū) 用于對要寫入本固態(tài)存儲(chǔ)硬盤數(shù)據(jù)進(jìn)行暫存。
3. 按照權(quán)利要求1所述的用較大容量DRAM參與閃存介質(zhì)管理構(gòu)建高速固態(tài)存儲(chǔ)盤的方 法，其特征在于步驟E所述"采用分區(qū)和分級形式劃分存儲(chǔ)空間"中的分級形式是 將所述超級Cache操作系統(tǒng)內(nèi)存區(qū)分一級直聯(lián)區(qū)和二級壓縮區(qū)；超級Cache的傳統(tǒng) Cache區(qū)化分為一級組聯(lián)區(qū)和二級全聯(lián)區(qū)。
4. 按照權(quán)利要求1所述的用較大容量DRAM參與閃存介質(zhì)管理構(gòu)建高速固態(tài)存儲(chǔ)盤的方 法，其特征在于步驟E所述"復(fù)合型自適應(yīng)調(diào)整的多種緩存策略的高效算法對所述 區(qū)域和各分區(qū)進(jìn)行內(nèi)部管理"是對所述超級Cache操作內(nèi)存區(qū)采用一級直聯(lián)二級壓縮 的管理方式和算法；對所述超級Cache的傳統(tǒng)Cache區(qū)所釆取的一級組相聯(lián)二級全相 聯(lián)的管理方式及算法；超級Cache的寫入?yún)^(qū)釆用數(shù)據(jù)分類管理方式。
5. 按照權(quán)利要求1所述的用較大容量DRAM參與閃存介質(zhì)管理構(gòu)建高速固態(tài)存儲(chǔ)盤的方 法，其特征在于步驟E中所述的劃分存儲(chǔ)空間是依據(jù)應(yīng)用統(tǒng)計(jì)的經(jīng)驗(yàn)值進(jìn)行動(dòng)態(tài)調(diào) 整，即將原按缺省值對高速緩存器Cache空間劃分調(diào)整為以所述經(jīng)驗(yàn)值進(jìn)行空間劃分。
6. 按照權(quán)利要求1所述的用較大容量DRAM參與閃存介質(zhì)管理構(gòu)建高速固態(tài)存儲(chǔ)盤的方 法，其特征在于在使用無壞點(diǎn)區(qū)域的DRAM的A級品時(shí)，可以不實(shí)施步驟F、 G、 H。
7. 按照權(quán)利要求1所述的用較大容量DRAM參與閃存介質(zhì)管理構(gòu)建高速固態(tài)存儲(chǔ)盤的方 法，其特征在于釆用更大容量的DRAM和Flash構(gòu)建超大容量的多級Cache系統(tǒng)， 將服務(wù)器和網(wǎng)絡(luò)存儲(chǔ)與磁盤陣列的數(shù)據(jù)I/O及交換架構(gòu)在這個(gè)高速Cache之上，可構(gòu) 建廉價(jià)冗余磁盤陣列RAID型海量高速存儲(chǔ)系統(tǒng)，從而增強(qiáng)RAID的管理能力和降低 成本。
8. —種用較大容量DRAM參與閃存介質(zhì)管理構(gòu)建的高速固態(tài)存儲(chǔ)盤裝置，用作計(jì)算機(jī)或服 務(wù)器的存儲(chǔ)裝置，包括閃存介質(zhì)模塊(37)和接口電路模塊(31),其特征在于還包括較大容量的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM模塊(35)和DRAM參與管理閃存介質(zhì)的 硬盤控制器(39)，以及為DRAM模塊(35)所需的兩重備電管理模塊(38);所述DRAM參與管理閃存介質(zhì)的硬盤控制器(39)分別通過地址/數(shù)據(jù)總線(32、 33)與DRAM模塊(35)、 Flash模塊(37 )聯(lián)接；DRAM參與管理閃存介質(zhì)的硬盤控制 器(39)通過復(fù)合總線與接口電路模塊(31)聯(lián)接；兩重備電管理模塊(38)電聯(lián)接 到DRAM參與管理閃存介質(zhì)的硬盤控制器(39)。
9. 按照權(quán)利要求8所述的用較大容量DRAM參與閃存介質(zhì)管理構(gòu)建的高速固態(tài)存儲(chǔ)盤裝 置，其特征在于所述DRAM參與管理閃存介質(zhì)的硬盤控制器O9)包括CPU -程序存 儲(chǔ)器(391), DRAM管理器-超級Cache策略管理-DMA通道(3") ，m個(gè)閃存介質(zhì)通道控制器(394 )， n個(gè)DRAM管理區(qū)塊及ECC校驗(yàn)通道片選(393);CPU -程序存儲(chǔ)器(391)通過復(fù)合總線連接DRAM管理器-超級Cache策略管理-DMA 通道(39",同時(shí)用控制總線聯(lián)接閃存介質(zhì)通道控制器(394 );閃質(zhì)介質(zhì)通道控制器(3M)與閃存介質(zhì)模塊(37)通過數(shù)據(jù)總線(33)聯(lián)接；DRAM管理器-超級Cache策 略管理-DMA通道(3M)用地址/數(shù)據(jù)總線n與MAM管理區(qū)塊及ECC校驗(yàn)通道片選(393) 聯(lián)接；DRAM管理區(qū)塊及ECC校驗(yàn)通道片選G")通過地址/數(shù)據(jù)總線(32)聯(lián)接到DMM 模塊(35 )上。
10. 按照權(quán)利要求8所述的種用較大容量DRAM參與閃存介質(zhì)管理構(gòu)建的高速固態(tài)存儲(chǔ)盤裝 置，其特征在于所述的兩重備電管理模塊(38)的工作方式包括電容式儲(chǔ)電和電池 供電兩重結(jié)合的供電方式；當(dāng)該態(tài)存儲(chǔ)盤裝置在其所屬的主機(jī)正常工作狀態(tài)時(shí)，所述 兩重備電管理模塊(38),處于充電狀態(tài)和滿電保護(hù)狀態(tài)；當(dāng)計(jì)算機(jī)關(guān)機(jī)或者掉電時(shí)， 該兩重備電管理摸塊(38)向所述固態(tài)存儲(chǔ)盤裝置供電，并由信號線觸發(fā)DRAM參與管 理閃存介質(zhì)的硬盤控制器(39)完成對DRAM模塊(35)中的超級Cache區(qū)內(nèi)有回寫標(biāo) 志置位的數(shù)據(jù)回寫到閃存介質(zhì)模塊(37)中。
11. 按照權(quán)利要求8或IO所述的用較大容量DRAM參與閃存介質(zhì)管理構(gòu)建的高速固態(tài)存儲(chǔ) 盤裝置，其特征在于所述兩重備電管理模塊(38)的電路中，兩個(gè)備用電源無主次 之分，根據(jù)使用時(shí)的電壓浮動(dòng)供電；當(dāng)所述兩路備電中一路失效時(shí)，另一路可獨(dú)立滿 足該高速固態(tài)存儲(chǔ)盤裝置中超級Cache最大限度完成回寫的電量需求及備電報(bào)警提示 所需電量。
12. 按照權(quán)利要求10所述用較大容量DRAM參與閃存介質(zhì)管理構(gòu)建高速固態(tài)存儲(chǔ)盤的裝 置，其特征在于兩重備電管理模塊的電路中，包括用金電容組和鋰電池的組合方式 以提高供電的安全性和可靠性。
13. 按照權(quán)利要求8或IO所述的用較大容量DRAM參與閃存介質(zhì)管理構(gòu)建的高速固態(tài)存儲(chǔ) 盤裝置，其特征在于所述兩重備電管理模塊(38)的電路中的電池是可更換的。
14. 按照權(quán)利要求8所述的用較大容量DMM參與閃存介質(zhì)管理構(gòu)建的高速固態(tài)存儲(chǔ)盤裝 置，其特征在于所述接口電路模塊(31)使用的硬盤接口包括SATAII和PATA。
全文摘要
一種用較大容量DRAM參與閃存介質(zhì)管理構(gòu)建的高速固態(tài)存儲(chǔ)盤裝置，用作計(jì)算機(jī)或服務(wù)器的存儲(chǔ)裝置，包括閃存介質(zhì)模塊(37)和接口電路模塊(31)，尤其還包括較大容量的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM模塊(35)和DRAM參與管理閃存介質(zhì)的硬盤控制器(39)，以及為DRAM模塊(35)所需的兩重備電管理模塊(38)；所述DRAM參與管理閃存介質(zhì)的硬盤控制器(39)分別通過地址/數(shù)據(jù)總線(32、33)與DRAM模塊(35)、Flash模塊(37)聯(lián)接；DRAM參與管理閃存介質(zhì)的硬盤控制器(39)通過復(fù)合總線與接口電路模塊(31)聯(lián)接；兩重備電管理模塊(38)電聯(lián)接到DRAM參與管理閃存介質(zhì)的硬盤控制器(39)。本發(fā)明有益效果在于最大程度的降低Flash回寫，構(gòu)建的固態(tài)存儲(chǔ)硬盤SSD對系統(tǒng)響應(yīng)的速度得到極大提升。
文檔編號G11C7/10GK101552032SQ20081021832
公開日2009年10月7日 申請日期2008年12月12日 優(yōu)先權(quán)日2008年12月12日
發(fā)明者王樹鋒 申請人:深圳市晶凱電子技術(shù)有限公司