專利名稱：：用于降低電流消耗的存儲器系統(tǒng)及其方法
技術領域：
：本發(fā)明涉及一種存儲器系統(tǒng)。更詳細而言涉及在存儲器系統(tǒng)中為了降低工作時的電流消耗而高效地發(fā)生高電平以及低電平電壓的電路以及電壓發(fā)生方法。
背景技術：
：在將通常的n溝道MOS(n-ChannelMetalOxideSemiconductor,n溝道金屬氧化物半導體)的FET(FieldEffectTransistor,場效應晶體管)用作存儲器單元的單元晶體管的現(xiàn)有DRAM(DynamicRandomAccessMemory,動態(tài)隨機存取存儲器)等存儲器中，對與存儲器單元的單元晶體管的柵極相連接的各字線進行驅動的字線電路的消耗電流大的情況迄今成為問題。即，當向這種存儲器的存儲器單元寫入高電平的值時，通過向與該存儲器單元的源極相連接的位線(數(shù)據(jù)線)施加高電平電壓來進行，所以與該存儲器單元的柵極相連接的字線的高電平電壓(高電壓、Vpp)必須比位線的高電平電壓至少高單元晶體管的閾值電壓(Vt)以上。另外，在使字線的電壓成為低電平而在存儲器單元中保持數(shù)據(jù)的狀態(tài)下，為了將單元晶體管的漏極-源極間的泄漏電流抑制成f(Femto、毫微微lxl(T15)A(安培)的數(shù)量級以下，Vt必須相當高。進而當位線為高電平時，由于是使處于襯底被偏置的狀態(tài)下的源極跟隨器(漏極接地)在Vt的電壓下工作，所以實際上足以將該位線的最高程度的高電平高速地寫入到存儲器單元中的字線電壓(單元晶體管的柵極電壓)相當高，可達3.0V以上。最近，由于DRAM技術的微細化，必須降低字線電壓，字線的高電平電壓(Vpp)成為2.6V~2.8V左右；但為此，單元晶體管的Vt也必須降低。但是，如果降低vt，則會造成存儲器單元的泄漏電流增加，所以為了防止該現(xiàn)象，作為字線的低電平電壓(低電壓、Vnn),使用了-0.25V~-0.5V的負電壓。利用DRAM芯片內(nèi)部的電荷泵電路(分別稱為Vpp泵以及Vnn泵)由DRAM的內(nèi)部電壓分別發(fā)生這些2.6V~2.8V的字線高電平電壓和-0.2V~-0.5V的負電壓的字線低電平電壓。這樣通過在字線的低電平電壓中使用負電壓，高電平電壓下降成2.6V2.8V，但發(fā)生該電壓的內(nèi)部電壓也下降成1.6V左右，兩者的電壓比仍較大，并且由于起因于以下敘述的電荷泵電路的效率不良的轉換損失，消耗電流也變大。根據(jù)S.I.Cho等的"IEEEJournalofSolidStateCircuits",pp.1726-1729,vol.38,no.10,Oct.2003，一般，電荷泵電路的效率不良，特別是發(fā)生高電壓時的Vpp泵的效率僅為40%左右。另外，根據(jù)Y.Nakagome等的"IEEEJournalofSolidStateCircuits",pp.465-472，vol.26，no.4,Apr.1991，電荷泵電路的效率不良的原因在于，為了防止結(junction)的反偏置而使用了單一種類的晶體管，所以在控制和驅動電路中流過的電流大。即，Vpp泵全部由n溝道MOSFET構成，為了對高的電壓進行控制必須對柵極施加更高的電壓，為了生成該電壓還需要基于電容器的泵，例如為了獲得電源電壓的2倍作為Vpp必須使用控制電路產(chǎn)生最大為3倍的電壓，這成為使消耗電流變大的原因。由于從電源流出的電流是存儲器的電路(字線電路)內(nèi)實際使用的電流乘以用百分比表示的效率值的倒數(shù)的值，所以例如在效率為40%時，在該存儲器芯片內(nèi)被消耗的電流是實際由字線電路使用的電流的2.5倍。另外，隨著最近的DRAM的存儲容量的增大，需要同時激活的字線變多，除此之外特別在SDRAM(SynchronousDynamicRandomAccessMemory,同步動態(tài)隨機存儲器)中，一般在刷新時要對所有內(nèi)存組(bank)同時進行刷新，所以與通常的存取相比必須激活內(nèi)存組數(shù)量(通常為4內(nèi)存組)那么多倍的字線，在512Mbit的SDRAM中，僅這樣有時就可達20mA左右，成為降低通常的存取電流、刷新電流的較大障礙。另一方面，作為不使用如上所述產(chǎn)生作為比內(nèi)部電壓高的電壓的Vpp的電荷泵電路的方法，以往有使用升壓電路的方法。升壓電路是利用電容器和基于n溝道MOSFET的開關來使電壓提升的電路，是從DRAM僅由n型MOS而并非當前那樣的CMOS(ComplementaryMetalOxideSemiconductor,互補型金屬氧化物半導體)制成的時期開始就使用的公知結構。在日本特開平6-139776號公報中，公開了與該升壓電路的高速化相關的構思。即，在行地址譯碼器(RowAddressDecoder)的周圍存在各種寄生附加電容，升壓電路必須對這些電容所連接的節(jié)點進行升壓，所以如果該電容大，則在升壓中花費時間而無法進行高速動作。為了解決該問題，不是讓對于這些節(jié)點的電壓電平的升壓完全依賴于該升壓電路，而使用別的途徑通過開關由電源提升到預定的電壓電平，之后使用該升壓電路從該預定的電源電平升壓到比其更高的字線電壓電平，從而縮短對于該節(jié)點的電壓電平的升壓過程的總時間。但是，該方法僅解決了電壓電平的升壓的高速化，而并沒有提供與消耗電流的降低化對應的解決方案。另外，如上所述，近來一般使用由電荷泵電路DC地、始終地發(fā)生比電源電壓高的電壓并將其供給到字線的結構，在這樣的結構下，沒有考慮實現(xiàn)供給高的電壓時的高速化和供給時的低消耗電流化的方法。非專利文獻l:S.I.Choetal.，IEEEJournalofSolidStateCircuits,pp.1726-1729，vol.38，no.lO，Oct.2003.非專利文獻2:Y.Nakagomeetal.，IEEEJournalofSolidStateCircuits,pp.465—472,vol.26,no.4,Apr.1991.專利文獻l:日本特開平6-139776號公才艮
發(fā)明內(nèi)容本發(fā)明的主要目的在于提供一種存儲器系統(tǒng)和用于降低其電流的方法。本發(fā)明以具有用于發(fā)生供給到對存儲器單元的柵極進行驅動的字線的高電平以及低電平電壓的、包括電荷泵電路的電壓發(fā)生電路的DRAM等存儲器為對象，通過提高該電壓發(fā)生電路的效率，從而可以降低起因于該電壓發(fā)生電路的原來效率不良而產(chǎn)生的激活時以及待機時這兩種情況下的大的消耗電流，并且還可以達成電壓供給的高速化。該目的是利用所附的權利要求中的獨立權利要求中記栽的特征的組合來達成的。所附權利要求中的從屬權利要求規(guī)定了本發(fā)明的進一步有利的實施例以及具體例。為了解決上述課題，在本發(fā)明的第l方式中，提供一種存儲器系統(tǒng)，具備存儲器單元陣列；存取控制電路，接收對上述存儲器單元陣列的存取開始請求或結束請求來對向上述存儲器單元陣列的存取進行控制；以及高電壓供給升壓電路，用于響應于上述存取開始請求而向上述存取控制電路供給預先充電了的電荷來將上述存取控制電路從存儲器存取用的低電壓驅動成高電壓。另外，提供一種存儲器系統(tǒng)，其中，還具備低電壓供給升壓電路，該低電壓供給升壓電路用于吸收響應于上述存取結束請求而將上述存取控制電路從上述高電壓切換成上述低電壓時的過剩的電荷。另外，在本發(fā)明的第2方式中，提供一種方法，是在存儲器系統(tǒng)中，為了利用存儲器存取用的高電壓以及存儲器存取用的低電壓對接收對存儲器單元陣列的存取開始請求以及存取結束請求中的任意一個來對向上述存儲器單元陣列的存取進行控制的存取控制電路進行驅動，利用電壓供給升壓電路來供給電壓的方法，包括如下步驟第1充電步驟，響應于上述存取開始請求而向上述電壓供給升壓電路充電電荷；第1放電步驟，在上述充電完成后將上述充電了的電荷放電并供給到上述存取控制電路；以及第l初始化步驟，為了再次充電，在上述放電后的殘留電荷仍保持在上述電壓供給升壓電路中的狀態(tài)下，進行初始化。另外，提供一種方法，還包括如下步驟第2充電步驟，響應于上述存取結束請求而從上述存取控制電路向上述電壓供給升壓電路充電電荷；第2放電步驟，在上述充電完成后將所充電的上述電荷放電；以及第2初始化步驟，為了再次的充電，在上述放電后的殘留電荷仍保持在上述電壓供給升壓電路中的狀態(tài)下，進行初始化。另外，在本發(fā)明的第3方式中，提供一種裝置，用于對需要利用高電壓和低電壓這至少2個值的電壓驅動內(nèi)部電路的對象系統(tǒng)供給電壓，所述裝置包括高電壓供給升壓電路，用于響應于對上述對象系統(tǒng)的利用上述高電壓的驅動的開始請求而對上述對象系統(tǒng)供給預先充電了的電荷來將上述對象系統(tǒng)內(nèi)的上述內(nèi)部電路從上述低電壓驅動成上述高電壓；以及低電壓供給升壓電路，用于吸收響應于對上述對象系統(tǒng)的利用上述高電壓的驅動的結束請求而將上述對象系統(tǒng)的上述內(nèi)部電路從上述高電壓切換成上述低電壓時的過剩電荷。另夕卜，上述示出的發(fā)明的概要并非列舉出作為本發(fā)明而必要的全部特征，由這些多個發(fā)明特征的一部分構成的組合當然也可以成為本發(fā)明。根據(jù)本發(fā)明，可以降低DRAM等存儲器系統(tǒng)的激活時以及待機時的消耗電流。圖1示出現(xiàn)有技術中的DRAM芯片的結構圖。圖2示出字線電路的詳細的電路例。圖3示出利用局部升壓電路的電荷的傳送的原理。圖4示出本發(fā)明的實施方式的具備附加有局部升壓電路的字線電路和Vpp泵以及Vnn泵的存儲器系統(tǒng)的結構。圖5示出利用本發(fā)明的實施方式的與字線電路對應的Vpp用局部升壓電路的動作步驟。圖6與圖5對應地使用時序圖示出字線的電壓電平的推移。圖7示出利用本發(fā)明的實施方式的與字線電路對應的Vnn用局部升壓電路的動作步驟。圖8與圖7對應地使用時序圖示出字線的電壓電平的推移。具體實施方式以下，參照附圖，對用于實施本發(fā)明的最佳方式(以下，稱為實施方式)進行詳細說明，但所附權利要求所涉及的發(fā)明并不限于這些實施方式，并且并不是實施方式中說明的特征的所有組合在本發(fā)明的解決手段中都是必須的。作為說明本發(fā)明的實施方式的前提，首先詳細敘述以往技術中的DRAM等存儲器的結構以及動作。圖1示出以往技術中的DRAM芯片的結構圖。在中央具有行地址譯碼器(RowAddressDecoder:RDEC)100，夾著該行地址譯碼器100地在兩側具有存儲器單元陣列(MemoryCellArray)104、106。在存儲器單元陣列104、106中，縱橫排列有作為該DRAM的存儲單位的存儲器單元108~111等，所以對于縱向排列的存儲器單元108、110等，相同的1個位線(也稱為數(shù)據(jù)線)120與構成各存儲器單元的FET的源極112、114等連接，而對于橫向排列的存儲器單元108、109等，相同的1個字線124與構成各存儲器單元的FET的柵極116、117等連接，以適當?shù)亩〞r將該位線和字線驅動成高電平或低電平，從而可以將高或低的值存儲到存儲器單元陣列104、106內(nèi)的任意存儲器單元中，并且可以讀出存儲在該任意存儲器單元中的值。行地址譯碼器IOO是對向其輸入的行地址(未圖示)進行譯碼，來對存儲器單元陣列104、106提供字線的模塊。在行地址譯碼器100中，各存儲器單元陣列的每個具有作為用于生成字線124~126等并將其驅動成高或低的電路模塊的字線電路102。圖2是示出字線電路102的細節(jié)的電路例。在該例子中，示出了輸入10位的行地址來生成總計1024個字線的行地址譯碼器100中的字線電路102。即，對IO位的行地址內(nèi)的3位進行譯碼來生成8個源極驅動信號(SDV)200和8個字線復位信號(WLr)204,并且對行地址的其余7位進行譯碼來生成128個譯碼輸出信號(RDout)202。對應于分別選擇由8個源極驅動信號(SDV)200中的1個和8個字線復位信號(WLr)204中對應于上述l個源極驅動信號的1個所構成的對、以及128個譯碼器輸出(RDout)202中的1個這兩者而輸入時的1024(=8x128)種不同的組合，具有1024個字線驅動器電路220等，據(jù)此來對1024個字線(WL)230等進行驅動。即，1個源極驅動信號206輸入到分別被輸入128個譯碼器輸出信號202的所有128個字線驅動器電路，而1個譯碼器輸出信號208輸入到分別被輸入8個源極驅動信號200的所有8個字線驅動器電路。當針對1個字線驅動電路220觀察時，如果利用IO位的行地址內(nèi)的3位的譯碼而選擇了l個源極驅動信號206,則該信號利用驅動器230的高側電源電壓(Vpp)而成為高電平(Vpp)，而字線復位信號210利用驅動器234的低側電源電壓(Vnn)而成為低電平(Vnn)。此時如果利用其余7位的譯碼還選擇了譯碼器輸出信號208，則該信號利用驅動器232的低側電源電壓(Vnn)而成為低電平(Vnn)。因此，源極驅動信號206所連接的、字線驅動器電路220內(nèi)的p溝道MOSFET222的源極是高電平(Vpp)，其柵極成為4氐電平(Vnn)，所以該p溝道MOSFET222導通且p溝道MOSFET222的漏極的電壓電平也成為高電平(Vpp)。同時，由于與該字線驅動器電路220對應的字線復位信號210是低電平(Vnn)，所以n溝道MOSFET224截止，其結果，字線230被驅動成高電平(Vpp)，使與字線230連接的多個單元晶體管的柵極導通。另一方面，在行地址的譯碼結果的源極驅動信號206為非選擇的情況下，字線復位信號210利用驅動器234的高側電源電壓(Vdd)而成為高電平(Vdd)，n溝道MOSFET224導通，所以字線230被驅動成低電平(Vnn)，與字線230連接的單元晶體管的柵極仍為截止。在該電路中，驅動器230、232的電源電壓(Vpp)、以及驅動器230、232、234的4氐側電源電壓(Vnn)分別從圖1的Vpp泵130、以及Vnn泵132供給。Vpp泵130以及Vnn泵132被配置在存儲器單元陣列104、106的外側的周邊部分，通過金屬的布線140、142分別與行地址譯碼器100內(nèi)的Vpp供給線以及Vnn供給線相連接。此處對字線電路102中的消耗電流進行研究。在字線電路102中將高側電源電壓設為Vpp、并將低側電源電壓設為Vnn，所以在存儲器單元的存取中消耗的電流(Iw)如圖1所示那樣從Vpp泵130流向Vnn泵132。由于Vpp泵130以及Vnn泵132通常也從存儲器芯片的內(nèi)部電源(Vdd)發(fā)生，所以該電流Iw結果成為來自內(nèi)部電源(Vdd)的電流。如果i殳Vpp泵130以及Vnn泵132的以百分比表示的效率分別為Evp、Evn，則作為將它們的倒數(shù)乘到Iw并相加的值的Iw(l/Evp+1/Evn)(式1)的電流從Vdd的電源流向地，成為存儲器芯片的字線電路102中的總消耗電流。Evp、Evn通常都為0.5以下的數(shù)值，所以這些的倒數(shù)為2以上，該消耗電流可達實際在字線電路102中所需的電流Iw的幾倍。Vpp泵130以及Vnn泵132—般設在存儲器芯片的周邊，但從它們供給而實際工作的字線電路102處于存儲器芯片的中央的行地址譯碼器IOO之中，布線的電阻值也相當高。圖1中示出了該布線電阻，為了確保實際工作位置處的充分的字線高電平以及低電平，必須在泵中考慮因布線電阻造成的電平降低而設成高的電壓，這也成為產(chǎn)生多余的電流消耗的原因。為了降低該現(xiàn)有技術的字線電路102所消耗的大的消耗電流，在本發(fā)明中，首先著眼于由Vpp泵130、Vnn泵132供電的電路的工作模式。Vpp泵130、Vnn泵132—般都僅用于字線電路，而在其他電路中都不使用。兩個泵都是以實現(xiàn)如下的二個動作為目的而設置的即在對存儲器單元的存取時將與該存儲器單元相關的字線的電壓電平提高成Vpp然后返回到Vnn的動作；在不存取時使該字線的電壓電平為Vnn的動作。在現(xiàn)有技術中，泵與穩(wěn)壓器同樣地使用反饋電路來對電壓進行控制。因此，如果有存取動作而消耗電流，則Vpp的電壓電平降低，如果達到預先設定的電平以下，則泵的控制電路開始由電容器來供給電荷的動作，將其重復幾次來使由于電流消耗而降低的電壓電平返回到原來的電平。如果存取結束，則由于不再使用電流，所以電壓電平上升，但如果其也達到預先設定的電平以上，則控制電路停止由電容器的電荷供給。電容器的泵動作是一次為25~30ns那樣的比較慢的循環(huán)時間。這樣，Vpp電平具有在預先設定的二個電平間來回的波動而被平均地控制成所期望的DC電平。該控制是針對生成的結果對其進行校正的典型的負反饋控制。但是，在實際的字線電路102中，來自外部的訪問、刷新都從存取開始的請求(命令)發(fā)出開始到字線被驅動(即、實際上開始存取)為止至少被延遲10ns,可以充分地預知Vpp的供給中需要大的電流的定時。在Vnn的供給中需要大的電流的定時是存取結束而字線的電壓電平返回到Vnn時，在該情況下定時也可以充分地預知。因此，關于Vpp以及Vnn的供給，不像現(xiàn)有技術那樣對所產(chǎn)生的結果采取措施的方法、即接收到電壓電平因流過電流而降低這樣的結果并為了應付該現(xiàn)象對泵進行驅動而使電壓返回、或者接收到電壓電平因沒有流過電流而上升那樣的其他結果并為了應付該現(xiàn)象停止泵的那樣的動作，而是預先得知了電流流過的定時，所以在該定時供給所需的電流，從而不會產(chǎn)生原來的電壓電平降低那樣的結果，也不會產(chǎn)生電壓電平隨后上升那樣的其他結果。在本發(fā)明的實施方式中，提出了基于上述的原理的電路結構。即，根據(jù)本發(fā)明的實施方式，在不對存儲器單元存取時必須將字線230的電壓電平保持為Vnn，所以仍使用現(xiàn)有技術所涉及的Vpp泵130以及Vnn泵132;而追加在有存取時以所需的定時局部且高效地供給所需量的電流的電路，據(jù)此泵的控制電路不感知電壓電平的變動，其結果使效率不良的泵幾乎不動作，所以可以大幅降低存取時的字線電路102的工作電流。上述的用于在發(fā)生存取時以所需的定時供給所需電流的電路是必須通過從存儲器芯片的內(nèi)部電壓發(fā)生高電壓(即Vpp)以及負電壓(即Vnn)來供給該電流的電路，且使用了利用電容器的升壓方式，所以稱為局部升壓電路。首先，對該局部升壓電路的原理進行說明。首先，對向字線供給高電平的電壓時的電荷傳送的原理進行說明。圖3是示出了基于局部升壓電路的電荷傳送的原理。該電路由升壓電容器302(靜電電容Cb)和用于將其兩個電極連接到各種電壓電平的切換用開關SW1以及SW2構成。此處，設使用所發(fā)生的電壓的字線電路102的高側電源電壓用的電極為ERws308,在字線電路102中具有與通過其而流過的電流相關的寄生電容310(靜電電容Cw)。在寄生電容310中，除了先前連接的字線的電容之外，還考慮有各種布線的電容以及節(jié)點的結電容等。ERsup312是對升壓電容器302的充電用電極(供給電壓電平Vsup)，且通常是芯片的內(nèi)部電壓(Vdd)。ERpul314是用于提升升壓電容器302的低電位側的電極的電極(供給電壓電平Vpul)。開始，如圖3(a)所示那樣將SW1連接到電極ERsup—側并將SW2連接到接地一側來進行對升壓電容器302的充電。字線電路102在電極ERws308處的電壓電平為低，為了簡單而設其為0V。因此，在升壓電容器302中貯存Cb.Vsup的電荷，而在寄生電容310中無電荷。接下來，如圖3(b)所示，通過將SWl連接到電極ERws308一側并將SW2連接到電極ERpul—側，貯存在升壓電容器302中的電荷通過電荷共享而被傳送到寄生電容310,如果設成為升壓電容器302與寄生電容310的公共節(jié)點的電極ERws308處的電壓電平為Vx，則原來的電荷Cb.Vsup被分成貯存在升壓電容器302中的Cb*(Vx-Vpul)的電荷和貯存在寄生電容310中的CwVx的電荷。該Vx在電極ERws308上產(chǎn)生，其實際上成為作為字線電路102中的字線的高電平的Vpp。如果設Cb/Cw-K，貝'JVx=K.(Vsup+Vpul)/(K+l)(式2)。由于傳送到寄生電容310的電荷Qtr為Cw.Vx，所以Qtr=CwK.(Vsup+Vpul)/(K+l)(式3)。之后，如圖3(c)所示，為了將該電路復位而斷開SW1并將SW2切換到接地一側，從而做好下次存取時的對升壓電容器302充電的準備。此時，由于升壓電容器302的低電位側電極的電壓電平從Vpul下降到OV,所以設該高電位側電極的電壓電平為Vr，貝，JVr-(Vx-Vpul)-(K.Vsup-Vpul)/(K+1)(式4)對升壓電容器302的下一次充電是將SW1再次連接到電極ERsup312—側來進行的，所以從電極ERsup312充電的電荷Qin為Qin=Cb'(Vsup-Vr)-Cb'(Vsup+Vpul)/(K+1)(式5)。圖3(a)所示的最初的充電是從升壓電容器302的兩端未施加電壓的狀態(tài)開始的，但第2次以后則是從殘留有Vr的電壓電平的狀態(tài)開始的充電，這是實際上每次必需的充電電荷。此處，由于K=Cb/Cw,故Qin與Qtr相等。即，每次充電的電荷Qin成為全部傳送到寄生電容310的電荷Qtr。接下來，考慮該局部升壓電路的電荷的傳送效率。所傳送的電荷是Qtr，在基于升壓電容器302的升壓動作中所需的電荷包括對升壓電容器302的充電電荷Qin(與Qtr相等)，除此以外，還有由電路動作而產(chǎn)生的電荷，主要是將升壓電容器302的低電位側電極的電壓電平提升到Vpul的電荷。即，是對升壓電容器302的低電位側電極與地之間的電容器的充電電流，該靜電電容小于Cb,但與Cb成比例，所以如果將小于1的比例常數(shù)設為Rc，則充電電荷為Rc.Cb'Vpul。這表示局部升壓電路中消耗的電流除了對升壓電容器302的充電電流以外，用于將升壓電容器302的低電位側電極的電壓電平提升到Vpul的電流占大部分，所以如果設局部升壓電路的大致的傳送效率為Qef，則Qef=Qtr/(Qin+RcCbVpul)(式6)。如果使用Qin-Qtr來整理該式，則Qef-1/(1+Rc.(K+1)'Vpul/(Vsup+Vpul))(式7)。接下來，根據(jù)上述這些公式求出最優(yōu)的電路方式。首先，可知Vx、Qef以及Vsup、Vpul越高越好，但由于向升壓電容器302的流過大的電流，所以Vsup優(yōu)選單純地使用芯片的內(nèi)部電壓(例如1.65V)。在從Vsup-1.65V的內(nèi)部電壓取得例如2.8V的升壓電壓Vx的情況下，根據(jù)Vx=K.(Vsup+Vpul)/(K+1)=2.8(式8)求出K(sCb/Cw)的值相對于不同的Vpul的值而分別為何值，進而利用該K和Vpul的值根據(jù)(式7)來求出Qef為何值，并表示在表1中。此處在(式7)中假設Rc為0.3。即，假設成升壓電容器302的低電位側電極與地之間的靜電電容是Cb的30%。(表l)<table>tableseeoriginaldocumentpage19</column></row><table>表1示出了將作為提升升壓電容器302的低電位側電極的電壓電平的Vpul設得越高則K可以越小，并且大致的電荷傳送效率也更好的情況。即，乍一看會認為如果增大Vpul則提升升壓電容器302的低電位側電極的電壓電平的電荷增加而Qef不良，但實際上K變小的效果大，可以減小靜電電容Cb,Vpul越高則Qef越良好。因此，可知在以效率良好的小電流來使局部升壓電路工作時，可以盡可能地提高Vpul。假設，如果將Vpul設成與Vpp相等的2.8V,則K為1.7，即Cb可以是Cw增加70%左右；但在Vpul是作為存儲器芯片的內(nèi)部的電壓的1.6V左右的情況下，需要將Cb設成Cw的5.6倍。即，如果考慮Qtr總是恒定的值CwVx=2.8'Cw,則表示為了傳送該相同值的電荷，Vpul越高則Cb越可以非常小。根據(jù)以上的分析結果，以下對本發(fā)明的實施方式的結構進行說明。圖4示出本發(fā)明的實施方式的具備附加有局部升壓電路400的字線電路420和Vpp泵404以及Vnn泵406的存儲器系統(tǒng)410的結構。設驅動向字線電路420內(nèi)的字線驅動電路442的p溝道MOSFET424的源極供給電壓的源極驅動信號(SDV)426的驅動器428的高側電源電壓的供給線(電極)為ERws430(電壓電平Vws)，局部升壓電路400經(jīng)由SW1與其連接。電極ERws430的電壓電平Vws在字線432導通時成為低電平，將從電極ERws430到地的、包括字線電路420內(nèi)的各字線的靜電電容的總靜電電容(相當于上述說明中的"寄生電容")為Cw。作為電源電壓而提供給Vpp的部分與圖2的現(xiàn)有技術的情況相同，即對行地址譯碼器的譯碼器輸出信號RDout434進行驅動的驅動器436的高側電源電壓是由Vpp泵404供給的Vpp，并且驅動器428、436、438的低側電源電壓是由Vim泵406供給的Vnn。驅動器436的高側電源電壓優(yōu)選使用從Vpp泵404供給的Vpp的理由在于，雖然驅動器436的高側電源線對非常多的譯碼器輸出信號(在本實施方式的情況下為128個)進行驅動，但在實際的動作中，在相同時刻其中僅有1個輸出(例如RDout434)從高變成低，而且該輸出僅對其連接的少量(在本實施方式的情況下為8個)字線驅動器電路內(nèi)的FET(例如p溝道MOSFET424)的柵極進行驅動，即使從Vpp泵404供給了驅動器436的高側電源電壓Vpp，也幾乎不從Vpp泵404流出電流。另一方面，源極驅動信號(SDV)用于將連接在其上的字線從低驅動到高，字線由于與存儲器單元陣列452內(nèi)的非常多的存儲器單元的單元晶體管的柵極連接，所以消耗的電流大，所以從使效率最優(yōu)化了的局部升壓電路400而不是從效率不良的Vpp泵404來供給對該源極驅動信號進行驅動的驅動器428的高側電源電壓。另外，由于如上所述局部升壓電路400的最優(yōu)化，對用于提升升壓電容器442(靜電電容Cb)的低電位側電極的電壓電平的電極供給的電壓電平(在圖3所示的Vpul)越高越好，所以在本實施方式中設為Vpp。如上所述，在本發(fā)明的實施方式中，采用Vpp本身與現(xiàn)有技術同樣地使用Vpp泵404發(fā)生并供給，但盡可能不從該效率不良的泵流出電流，而電流供給大部分由局部升壓電路400來承擔的方式。另外，為了將升壓電容器442的低電位側電極提升到Vpp，通常使用來自Vpp泵404的電流，但作為進一步減少來自Vpp泵404的電流的手段，還可以采用最初從0V開始4吏用n溝道MOSFET的源極跟隨器(漏極接地型)電路來提升電壓電平，然后電壓電平上升之后切換成來自Vpp泵404的V卯的方式。其理由在于，升壓電容器442的低電位側電極與地之間的電容通常由n溝道MOSFET中將源極和漏極短路的擴散層的電容、和在反型了的N型溝道下方與P型襯底之間的反偏置了的耗盡(Depletion)層的電容的并聯(lián)電容構成，所以電容很小，并且電壓越高則變得越小。另外，在圖4的SW1中，通常使用僅由n溝道MOSFET構成的源極跟隨器(漏極接地型)電路，但在n溝道MOSFET的情況下，如果不將柵極電壓設得非常高就無法充分地作為開關而動作，所以實際上需要向柵極施加Vdd的三倍的電壓。根據(jù)本發(fā)明的實施方式，代替這種僅基于n溝道MOSFET的開關，還可以采用將N型襯底始終用來自Vpp泵404的電壓保持的p溝道MOSFET，由于可以通過低電阻來實現(xiàn)電荷轉移，所以電流低，并且由于無需向柵極施加高的電壓，所以從可靠性的觀點來看也是有利的。如圖4所示，針對各個激活的存儲器單元陣列450、452的每一個設置了局部升壓電路400，通過對施加到存儲器芯片的行地址進行譯碼，從而可以事先得知在哪里需要電流、即應激活哪個局部升壓電路，所以可以實現(xiàn)進行針對該局部升壓電路的上述升壓動作的準備。另外，使用局部升壓電路400在必要的定時僅以必要的量在必要的位置局部地供給大部分的電流，所以即使存在從Vpp泵404以及Vnn泵406分別到實際動作的字線電路420的布線電阻，也不會成為問題。在實際的設計中，根據(jù)包括所推定出的字線電路420內(nèi)各字線的靜電電容的總靜電電容Cw來確定升壓電容器442的Cb的值，以獲得作為字線的高電平電壓所必需的Vpp，但如上述所述使用少量的來自Vpp的電流，所以通過以對其進行補償?shù)姆绞竭M行Cb等的值的最優(yōu)化，從而可以消除Vpp泵404的控制電路所讀出的電壓電平降低的情況，其結果可以大幅降低字線電路420的消耗電流，而幾乎不使Vpp泵動作。在由1024個字線構成的圖4的字線電路420的例子中，每1個源極驅動信號426連接有128個字線驅動器電路，所以每1個源極驅動信號的字線電路420上的電容按128份每1個字線的電容而大約是2pF左右，所以如果將Vpul設為2.8V的Vpp，則根據(jù)表l,Cb為Cw的1.7倍，即使考慮余裕而為2倍，Cb為4pF也就夠了，從而可以以低電流和小面積來供給必要的電壓以及電流。接下來，以下對基于本發(fā)明的實施方式的結構的詳細的動作步驟進行說明。首先，對使字線的電壓電平成為Vpp時的動作進行說明。圖5(a)~(c)是示出基于本發(fā)明的實施方式的、針對字線電路500的Vpp用局部升壓電路502的動作步驟的圖，另外圖6(a)~(c)是與圖5(a)~(c)分別對應地使用時序圖來示出字線510的電壓電平的推移。響應于對該存儲器系統(tǒng)(實際上是該存儲器系統(tǒng)中的存儲器單元陣列)的存取開始請求、即響應于例如開始了基于行地址譯碼器(未圖示)的行地址的譯碼，以預定的定時(相當于圖6(a)中TO的時刻)，如圖5(a)所示，使SW3斷開，將SWl連接到電極ERsup522側，并將SW2連接到接地一側，從而對Vpp用升壓電容器524(靜電電容Cb)進行充電。其目的在于，在利用行地址譯碼器來選擇了字線(WL)510的同時，成為為了開始基于Vpp用升壓電容器524的升壓的準備狀態(tài)。由于電極ERws512的電壓電平是Vnn，所以字線510是低電平(Vnn)，RDout514被Vpp泵所發(fā)生的Vpp直接偏置。在Vpp泵506以及Vpp用局部升壓電路502之間的連接線與地之間存在去耦電容器520(靜電電容Cdp)，具有nF程度的數(shù)量級的非常大的電容。在對Vpp用升壓電容器524的充電完成后，根據(jù)上述存取開始請求確定基于行地址譯碼器的行地址的譯碼，指定字線電路500所屬的一方的存儲器單元陣列，響應于針對特定的存儲器單元的實際的存取開始，以預定的定時(相當于圖6(b)中Tl時刻)，如圖5(b)所示，將SW1連接到電極ERws512側，之后將SW2連接到Vpp泵506的輸出側，來使電壓電平成為Vpp。由此，電荷從升壓電容器524放電而供給到電極ERws512，電極ERws512的電壓電平上升到由包括字線電路500內(nèi)的各字線的靜電電容的總靜電電容Cw和Cb所決定的電壓電平(比Vpp稍高的電壓電平)，如果利用行地址譯碼器選擇了字線510,則可以使字線510上升到與上述電壓電平相同的電平，可以進行來自字線510所連接的存儲器單元的數(shù)據(jù)讀出動作。在從Vpp用升壓電容器524放電之后，在繼續(xù)對該存儲器單元的存取過程中的預定的定時(相當于圖6(b)中T2時刻)，將SW3閉合而連接到Vpp泵506的輸出側。其目的在于，利用在Vpp用局部升壓電路502中設定得稍微高的電壓對從Vpp泵506失去的電荷進行補償，以及在像頁模式等那樣需要長時間使字線510成為高電平的情況下防止由于存在電流泄漏而使電壓電平降低的現(xiàn)象。泄漏的電流一般較小，且即使存在泄漏，也從大電容Cdp的去耦電容520供給，所以不會出現(xiàn)直接使V卯的值降低而開始泵起動動作的情況。進而之后，在對該存儲器系統(tǒng)的存取結束請求之前的預定的定時(相當于圖6(c)中T3時刻)，如圖5(c)所示，使SW3斷開，之后使SW1斷開并將SW2接地來使Vpp用升壓電容器524的低電位側電極的電壓電平為接地電平，從而為了再次對V卯用升壓電容器524充電而對Vpp用升壓電容器524的兩個電極的電壓電平進行初始化(復位)。電極ERws512不連接到任何部分，并且字線510維持高電平狀態(tài)，所以電極ERws512維持被充電為Vpp。另外，在以上的圖6(a)~(c)的定時中，Vnn用局部升壓電路504不作任何動作。關于本發(fā)明的實施方式的結構的詳細的動作步驟，接下來對使字線的電壓電平返回到Vnn時的動作進行說明。圖7(a)~(c)是示出基于本發(fā)明的實施方式的針對字線電路500的Vnn用局部升壓電路504的動作的圖，并且圖8(a)~(c)是與圖7(a)~(c)分別對應關聯(lián)地使用時序圖來示出字線510的電壓電平的推移。響應于有對該存儲器系統(tǒng)的訪問結束請求、即響應于例如基于行地址譯碼器的行地址的譯碼結束，以預定的定時(相當于圖8(a)中T4時刻)，如圖7(a)所示，將SW4連接到電極ERws512側，并將SW5連接到接地一側。由此，被充電到包括字線電路500內(nèi)各字線的靜電電容的總靜電電容中的電荷向Vnn用升壓電容器530(靜電電容Cn)充電。在地與Vnn泵508的輸出之間，也存在去耦電容器532(靜電電容Cdn),也具有nF程度的數(shù)量級的大電容。利用從電極ERws512向Vnn用升壓電容器530的充電而產(chǎn)生的Cw與Cn之間的電荷共享，電極ERws512的電壓電平開始從Vpp降低，幾乎同時，根據(jù)基于存取結束請求的字線510的非選擇，如圖8(a)的時序圖所示那樣，字線510的電壓電平也開始降低。在向Vnn用升壓電容器530的充電完成后，成為非選擇的字線的電壓電平成為低電平而在實際的存取結束前的預定的定時(相當于圖8(b)中T5時刻)，如圖7(b)所示，將SW4連接到接地一側，并將SW5連接到Vnn泵508的輸出側，來使Vnn用升壓電容器530的低電位側電極的電壓電平成為Vnn。由此，貯存在Vnn用升壓電容器530中的電荷被供給到Vnn泵508。在該定時，字線510成為非選擇(即在T4中已經(jīng)成為非選擇)，據(jù)此RDout514和WLr518成為高電平，字線510的電壓電平被下拉向Vnn,但用來自Vnn用升壓電容器530的升壓來供給該下拉動作中所需的電荷，而且原來充電到Vnn用升壓電容器530中的電荷是貯存在電極ERws512中的電荷的再利用，所以不是基于來自電源的充電電流，而成為效率高的動作。之后，響應于成為非選擇的字線的電壓電平成為低電平(Vnn)、實際的存取結束，以預定的定時(相當于圖8(c)中T6時刻)，如圖7(c)所示，使SW4斷開，并將SW5連接到接地一側，來使Vnn用升壓電容器530的低電位側電極的電壓電平為接地電平，從而為了再次向Vnn用升壓電容器530充電而對Vnn用升壓電容器530的兩個電極的電壓電平進行初始化(復位)。如果以上所有的動作步驟結束，且有對該存儲器系統(tǒng)的接下來的存取開始請求、即有例如基于向行地址譯碼器的行地址的輸入的譯碼開始，則再次重復從圖5(a)開始的狀態(tài)。這樣，Vnn用局部升壓電路504側再次利用在Vpp用局部升壓電路502側產(chǎn)生的電荷，以必要的定時從該處供給電荷，從而獲得高效率；并且在對Vpp以及Vnn的驅動中，Vpp泵506以及Vnn泵508幾乎不動作，而分別從Vpp用局部升壓電路502以及Vnn用局部升壓電路504供給大部分的電流，因此，可以大幅降低字線電路500的消耗電流。以上，利用實施方式說明了本發(fā)明，但本發(fā)明的技術范圍當然不限于上述實施方式中記栽的范圍。本領域技術人員可知，可以對上述實施方式施加各種變更或改良。另外，從所附權利要求的記載可知施加了該各種變更或改良的方式也包含在本發(fā)明的技術范圍內(nèi)。權利要求1.一種存儲器系統(tǒng)，包括存儲器單元陣列；存取控制電路，接收對上述存儲器單元陣列的存取開始請求以及存取結束請求中的任何一個來對向上述存儲器單元陣列的存取進行控制；以及高電壓供給升壓電路，用于響應于上述存取開始請求而向上述存取控制電路供給預先充電了的電荷來將上述存取控制電路從存儲器存取用的低電壓驅動成存儲器存取用的高電壓。2.根據(jù)權利要求1所述的存儲器系統(tǒng)，還包括低電壓供給升壓電路，該低電壓供給升壓電路用于吸收響應于上述存取結束請求而將上述存取控制電路從上述高電壓切換成上述低電壓時的過剩電荷。3.根據(jù)權利要求2所述的存儲器系統(tǒng)，其中，上述高電壓供給升壓電路包括高電壓升壓用電容器，用于響應于上述存取開始請求而從笫1參考電壓的供給源將預先充電了的電荷向上述存取控制電路中的上述高電壓的供給源放電；第l半導體開關，在上述充電時將上述高電壓升壓用電容器的一個電極連接到上述第l參考電壓的上述供給源，在上述放電時將上述一個電極連接到上述存取控制電路中的上述高電壓的上述供給源，而在其他時間將上述一個電極斷開；以及第2半導體開關，在上述充電時將上述高電壓升壓用電容器的另一個電極接地，在上述放電時將上述另一個電極連接到笫2參考電壓的供給源，而在其他時間將上述另一個電極接地。4.根據(jù)權利要求3所述的存儲器系統(tǒng)，還包括從電源電壓生成上述高電壓來供給的高電壓發(fā)生電路，上述高電壓供給升壓電路還包括第3半導體開關，該第3半導體開關用于將上述高電壓升壓用電容器的上述一個電極連接到上述高電壓發(fā)生電路的高電壓供給源，從上述一個電極對上述高電壓發(fā)生電路補充電荷。5.根據(jù)權利要求4所述的存儲器系統(tǒng)，還包括從電源電壓生成上述低電壓來供給的低電壓發(fā)生電路，上述低電壓供給升壓電路包括低電壓升壓用電容器，用于響應于上述存取結束請求而經(jīng)由上述低電壓發(fā)生電路的低電壓供給源來將從上述存取控制電路中的上述高電壓的上述供給源預先充電了的電荷放電；第4半導體開關，在上述充電時將上述低電壓升壓用電容器的一個電極連接到上述存取控制電路中的上述高電壓的上述供給源，在上述放電時將上述一個電極接地，而在其他時間將上述一個電極斷開；以及第5半導體開關，在上述充電時將上述低電壓升壓用電容器的另一個電極接地，在上述放電時將上述另一個電極連接到上述低電壓發(fā)生電路的上述低電壓供給源，而在其他時間將上述另一個電極接地。6.根據(jù)權利要求5所述的存儲器系統(tǒng)，其中，上述存儲器單元陣列是由n溝道MOSFET構成的DRAM的存儲器單元陣列，上述存取控制電路是對與構成上述存儲器單元陣列的單元晶體管的柵極連接的多個字線進行驅動的字線電路。7.根據(jù)權利要求5所述的存儲器系統(tǒng)，其中，上述第1參考電壓包括電源電壓，上述第2參考電壓包括上述高電壓，上述笫2參考電壓由上述高電壓發(fā)生電路的上述高電壓供給源供給。8.根據(jù)權利要求5所述的存儲器系統(tǒng)，其中，上述高電壓發(fā)生電路以及上述低電壓發(fā)生電路均由電荷泵電路構成。9.一種方法，是在存儲器系統(tǒng)中，為了利用存儲器存取用的高電壓以及存儲器存取用的低電壓對接收對存儲器單元陣列的存取開始請求以及存取結束請求中的任意一個來對向上述存儲器單元陣列的存取進行控制的存取控制電路進行驅動，利用電壓供給升壓電路來供給電壓的方法，包括如下步驟第1充電步驟，響應于上述存取開始請求而向上述電壓供給升壓電路充電電荷；第l放電步驟，在上述充電完成后將上述充電了的電荷放電并供給到上述存取控制電路；以及第1初始化步驟，為了再次充電，在上述放電后的殘留電荷仍保持在上述電壓供給升壓電路中的狀態(tài)下，進行初始化。10.根據(jù)權利要求9所述的方法，還包括如下步驟第2充電步驟，響應于上述存取結束請求而從上述存取控制電路向上述電壓供給升壓電路充電電荷；第2放電步驟，在上述充電完成后將所充電的上述電荷放電；以及第2初始化步驟，為了再次的充電，在上述放電后的殘留電荷仍保持在上述電壓供給升壓電路中的狀態(tài)下，進行初始化。11.根據(jù)權利要求10所述的方法，其特征在于，上述電壓供給升壓電路包括高電壓升壓用電容器，上述第1充電步驟包括響應于上述存取開始請求，將上述高電壓升壓用電容器的一個電極連接到第l參考電壓的供給源的步驟；以及將上述高電壓升壓用電容器的另一個電極接地的步驟，上述第l放電步驟包括在上述充電完成后，響應于基于上述存取開始請求的存取開始，將上述一個電極連接到上述存取控制電路的上述高電壓的供給源的步驟；以及在上述連接之后，將上迷另一個電極連接到第2參考電壓的供給源的步驟，上述第l初始化步驟包括在上述放電之后，在上述存取結束請求之前的預定的定時，將上述一個電極斷開的步驟；以及將上述另一個電極接地的步驟，其中，在上述放電后的殘留電荷仍保持在上述高電壓升壓用電容器中的狀態(tài)下將上述另一個電極的電壓電平接地以為了再次的充電進行初始化。12.根據(jù)權利要求11所述的方法，其中，上述存儲器系統(tǒng)還包括從電源電壓生成上述高電壓來供給的高電壓發(fā)生電路，該方法還包括在上述第1放電步驟之后，以上述第1初始化步驟之前的預定的定時，將上述高電壓升壓用電容器的上述一個電極連接到上述高電壓發(fā)生電路的高電壓供給源，從上述一個電極向上述高電壓發(fā)生電路補充電荷的步驟；以及在上述補充步驟之后，以上述第1初始化步驟之前的預定的定時，解除上述一個電極與上述高電壓發(fā)生電路的上述高電壓供給源的連接。13.根據(jù)權利要求12所述的方法，其中，上述電壓供給升壓電路還包括低電壓升壓用電容器，上述存儲器系統(tǒng)還包括從電源電壓生成上述低電壓來供給的低電壓發(fā)生電路，上述第2充電步驟包括響應于上述存取結束請求，將上述低電壓升壓用電容器的一個電極連接到上述存取控制電路中的上述高電壓的上述供給源的步驟；以及將上述低電壓升壓用電容器的另一個電極接地的步驟，上述第2放電步驟包括在上述充電完成后，在基于上述存取結束請求的存取結束之前的預定的定時，將上述一個電極接地的步驟；以及將上述另一個電極連接到上述低電壓發(fā)生電路的低電壓供給源的步驟，上述第2初始化步驟包括響應于上述存取結束，將上述一個電極斷開的步驟；以及將上述另一個電極接地的步驟，其中，在上述放電后的殘留電荷仍保持在上述低電壓升壓用電容器中的狀態(tài)下將上述另一個電極的電壓電平接地以為了再次充電進行初始化。14.一種裝置，用于對需要利用高電壓和低電壓這至少2個值的電壓驅動內(nèi)部電路的對象系統(tǒng)供給電壓，所述裝置包括高電壓供給升壓電路，用于響應于對上述對象系統(tǒng)的利用上述高電壓的驅動的開始請求而對上述對象系統(tǒng)供給預先充電了的電荷來將上述對象系統(tǒng)內(nèi)的上述內(nèi)部電路從上述低電壓驅動成上述高電壓；以及低電壓供給升壓電路，用于吸收響應于對上述對象系統(tǒng)的利用上述高電壓的驅動的結束請求而將上述對象系統(tǒng)的上述內(nèi)部電路從上述高電壓切換成上述低電壓時的過剩電荷。15.—種方法，是利用電壓供給升壓裝置，對需要利用高電壓和低電壓這至少2個值的電壓驅動內(nèi)部電路的對象系統(tǒng)供給電壓的方法，該方法包括如下步驟第1充電步驟，響應于對上述對象系統(tǒng)的利用上述高電壓的驅動的開始請求，向上述電壓供給升壓裝置充電電荷；第l放電步驟，在上述充電完成后，將上述充電了的電荷放電并供給到上述對象系統(tǒng)；第l初始化步驟，為了再次充電，在上述放電后的殘留電荷仍保持在上述電壓供給升壓電路中的狀態(tài)下，進行初始化；第2充電步驟，響應于對上述對象系統(tǒng)的利用上述高電壓的驅動的結束請求，從上述對象系統(tǒng)向上述電壓供給升壓電路充電電荷；第2放電步驟，在上述充電完成后，將充電了的上述電荷放電；以及第2初始化步驟，為了再次充電，在上述放電后的殘留電荷仍保持在上述電壓供給升壓電路中的狀態(tài)下，進行初始化。全文摘要本發(fā)明提供一種存儲器系統(tǒng)及其低電流化方法，通過提高具備電荷泵電路等的DRAM等中的電壓發(fā)生電路的效率，從而可以降低激活時以及待機時的大的消耗電流。在存儲器系統(tǒng)中，包括用于響應于對存儲器單元陣列的存取開始請求而向存取控制電路供給預先充電了的電荷來將上述存取控制電路從存儲器存取用的低電壓驅動成高電壓的高電壓供給升壓電路。另外，還具備用于吸收響應于對存儲器單元陣列的存取結束請求而將上述存取控制電路從上述高電壓切換成上述低電壓時的過剩電荷的低電壓供給升壓電路。文檔編號G11C11/4074GK101331552SQ200680047559公開日2008年12月24日申請日期2006年12月25日優(yōu)先權日2005年12月28日發(fā)明者砂永登志男申請人:國際商業(yè)機器公司