專利名稱：用于降低一個(gè)集成電路電流變化率量值的方法和設(shè)備的制作方法
背景技術(shù)：
因?yàn)榧夹g(shù)改進(jìn)，集成電路，例如微處理器繼續(xù)變成更快和更強(qiáng)有力。然而速度增加和更高的數(shù)據(jù)通過量的益處必須用功耗增加和更高的工作溫度的成本來平衡。
當(dāng)一個(gè)微處理器(在技術(shù)中稱為“中央處理器”或“CPU”)接近或超過某一功率或溫度閾值時(shí)，該微處理器必須降低功率以避免其故障或受損。例如，如果一個(gè)微處理器的冷卻系統(tǒng)出故障，則該微處理器必須快速斷開以避免過熱。類似地，如果一個(gè)微處理器正在以不利地影響其他計(jì)算機(jī)芯片部件的方式提取功率，則該微處理器必須降低功率以避免不希望的影響。
但是一個(gè)微處理器的高功率性質(zhì)使得瞬時(shí)地降低該微處理器功率有困難，這是因?yàn)槿绻@樣進(jìn)行將可引起對(duì)計(jì)算機(jī)芯片的電源受損。這樣的一個(gè)電流的瞬時(shí)變化量可能如此地高，使得一個(gè)大的電壓變化不僅導(dǎo)致可能損害電源，而且可能損害計(jì)算機(jī)芯片部件。等式1表示及時(shí)改變的電壓和電流改變之間的關(guān)系V＝Z*i (1)這里V表示電壓，Z表示阻抗，而i表示電流。由此，它表示當(dāng)i瞬時(shí)下降時(shí)，V將在一般計(jì)算機(jī)芯片不能經(jīng)得住的速率上增加。


圖1表示當(dāng)功率對(duì)一個(gè)微處理器，或其他集成電路瞬時(shí)增加到一個(gè)所要求的水平時(shí)，電流和時(shí)間之間的一般關(guān)系(10)。特別地，圖1表示當(dāng)電流從10A降低到5A時(shí)電流的變化率Δi/Δt。
發(fā)明概要按照本發(fā)明的一個(gè)方面，降低一個(gè)集成電路電流變化率量值的一個(gè)設(shè)備包括一個(gè)控制級(jí)，其依賴于該集成電路的功耗是否需要降低而產(chǎn)生一個(gè)控制信號(hào)，以及一個(gè)計(jì)數(shù)器級(jí)，其輸入該控制信號(hào)并產(chǎn)生多個(gè)順序的信號(hào)到多個(gè)晶體管，該多個(gè)晶體管源自一個(gè)電源的電流。
按照本發(fā)明的另一方面，降低一個(gè)微處理器電流變化率的一個(gè)電路包括一個(gè)控制級(jí)，其連接到一個(gè)電源端和接地端，該控制級(jí)產(chǎn)生一個(gè)控制信號(hào)，以及一個(gè)計(jì)數(shù)器級(jí)，其輸入該控制信號(hào)和一個(gè)時(shí)鐘信號(hào)，該計(jì)數(shù)器級(jí)產(chǎn)生一個(gè)第一信號(hào)到一第一晶體管的柵極。
按照另一方面，降低一個(gè)集成電路電流變化率量值的一種方法包括確定何時(shí)集成電路的功耗需要降低并且基于該確定逐漸降低由一個(gè)電源提供(source)的電流的總量。
按照另一方面，降低一個(gè)集成電路電流變化率量值的一種方法包括確定何時(shí)該集成電路功耗需要降低的步驟，以及基于該確定逐漸降低由一個(gè)電源提供的電流的總量的步驟。
根據(jù)下列說明和附加的權(quán)利要求本發(fā)明其他的方面和優(yōu)點(diǎn)將顯而易見。
附圖的簡(jiǎn)要說明圖1表示功率降低時(shí)電流和時(shí)間之間的一般關(guān)系。
圖2a表示按本發(fā)明一個(gè)實(shí)施例的電路圖。
圖2b表示按圖2a中所示實(shí)施例電流和時(shí)間之間的關(guān)系。
詳細(xì)說明本發(fā)明涉及降低一個(gè)微處理器或其他集成電路的電流變化率量值的方法和設(shè)備。此外，本發(fā)明涉及降低一個(gè)微處理器或其他集成電路功率的方法和設(shè)備。此外，本發(fā)明涉及冷卻一個(gè)微處理器或其他集成電路的方法和設(shè)備。
圖2a表示按本發(fā)明實(shí)施例的一個(gè)示例電路圖。特別地，圖2a表示一個(gè)微-體系結(jié)構(gòu)塊(也稱為“微-體系結(jié)構(gòu)級(jí)”)(30)，它產(chǎn)生一個(gè)信號(hào)m_out控制一個(gè)計(jì)數(shù)器塊(也稱為“計(jì)數(shù)器級(jí)”)(32)，該計(jì)數(shù)器塊(32)可包括一個(gè)有限狀態(tài)機(jī)例如一個(gè)計(jì)數(shù)器(未示)。該計(jì)數(shù)器塊(32)輸入一個(gè)時(shí)鐘信號(hào)CLK用于定時(shí)和計(jì)數(shù)目的，分別產(chǎn)生信號(hào)C0，C1，C2和C3到第一晶體管(34)，第二晶體管(36)，第三晶體管(38)，和第四晶體管(40)。當(dāng)圖2a中所示的一個(gè)特定的晶體管是“接通”時(shí)，即啟動(dòng)時(shí)，那個(gè)特定晶體管起一個(gè)電流源的作用，因?yàn)樗鼜腣DD(42)到VSS(44)提供電流。當(dāng)一個(gè)特定晶體管是“截止”時(shí)，即禁止時(shí)，通過那個(gè)特定晶體管提供的電流減小。
該計(jì)數(shù)器塊(32)在CLK的正沿在C0，C1，C2和C3上連續(xù)產(chǎn)生低信號(hào)。但是本專業(yè)技術(shù)人員將理解在其他的實(shí)施例中，計(jì)數(shù)器塊(32)可不同地加以設(shè)計(jì)。
本專業(yè)的那些技術(shù)人員還將理解在其他實(shí)施例中可使用由該計(jì)數(shù)器塊(32)產(chǎn)生的不同數(shù)量的信號(hào)。此外，本專業(yè)的那些技術(shù)人員將理解在其他實(shí)施例中可使用不同數(shù)量的晶體管。此外，本專業(yè)那些技術(shù)人員將理解該微-體系結(jié)構(gòu)塊(30)可以是一個(gè)熱傳感器，該熱傳感器當(dāng)該微處理器接近或開始過熱時(shí)被用來降低一個(gè)微處理器的功率。
圖2b表示基于圖2a中表示的信號(hào)和電路在電流和時(shí)間之間的關(guān)系(46)。當(dāng)m_out是高電平(48)時(shí)，該計(jì)數(shù)器塊(33)在C0，C1，C2和C3上產(chǎn)生高值，由此依次第一，第二，第三，和最后晶體管(34，36，38，40)被全部轉(zhuǎn)換“導(dǎo)通”。在該情況下，該晶體管(34，36，38，40)共同地從VDD(42)到VSS(44)提供10A電流。
當(dāng)m_out轉(zhuǎn)到低電平(50)時(shí)，該計(jì)數(shù)器塊(32)在CLK的正沿在C0，C1，C2和C3上連續(xù)產(chǎn)生低值。這樣，在m_out轉(zhuǎn)到低電平(50)之后在該CLK的第一正沿，該計(jì)數(shù)器塊(32)在C0(52)上產(chǎn)生一個(gè)低值，由此隨后，使第一晶體管(34)轉(zhuǎn)換到“截止”，從而有效地降低由晶體管(34，36，38，40)提供的從VDD(42)到VSS(44)共同的電流。在CLK的下一個(gè)正沿，該計(jì)數(shù)塊(32)在C1(54)產(chǎn)生一低值。由此，依次使第二晶體管(36)轉(zhuǎn)換到“截止”，從而有效地降低由該晶體管(34，36，38，40)提供的從VDD(42)到VSS(44)共同的電流。在CLK的下一個(gè)正沿，該計(jì)數(shù)塊(32)在C2(56)上產(chǎn)生一低值，由此，依次使第三晶體管(38)轉(zhuǎn)換到“截止”，從而有效地降低由晶體管(34，36，38，40)提供的從VDD(42)到VSS(44)共同的電流。在m_out轉(zhuǎn)到低電平(50)之后，在CLK的下一個(gè)正沿該計(jì)數(shù)器塊(32)在C3(58)上產(chǎn)生一低值，由此，依次使最后晶體管(40)轉(zhuǎn)換到“截止”，從而有效地降低由晶體管(34，36，38，40)提供的從VDD(42)到VSS(44)共同的電流。
本專業(yè)的那些技術(shù)人員將理解無論何時(shí)禁止一個(gè)晶體管，源自VDD(42)到VSS(44)的電流降低的總量比僅僅一個(gè)晶體管用于提供從VDD(42)到VSS(44)電流的場(chǎng)合的情況更小。由此，通過逐漸地降低源自VDD(42)到VSS(44)的電流，電流變化率量值，或Δi/Δt，比通過簡(jiǎn)單地瞬時(shí)地降低該電流到一個(gè)所要求的電平影響該電流降低的場(chǎng)合的情況更小。
本發(fā)明的優(yōu)點(diǎn)可包括一個(gè)或多個(gè)下列方面。在某些實(shí)施例中，由于使用多個(gè)晶體管來降低功耗，一個(gè)微處理器的電流變化率量值降低，而該微處理器運(yùn)行更穩(wěn)定，即比僅用一個(gè)晶體管降低功耗時(shí)噪聲更小。
在某些實(shí)施例中，由于一個(gè)微處理器的電流變化率量值逐漸降低而不是突然降低，該微處理器運(yùn)行更快。
在某些實(shí)施例中，由于一個(gè)微處理器電流變化率量值逐漸降低替代突然降低，電源損壞的機(jī)會(huì)降低。
在某些實(shí)施例中，由于一個(gè)微處理器的電流變化率量值逐漸降低而不是突然降低，將影響平均功耗的降低。
雖然相對(duì)有限實(shí)施例數(shù)描述了本發(fā)明，但是本專業(yè)的那些技術(shù)人員在具有了該公開的受益之后將理解可設(shè)計(jì)其他的實(shí)施例而不偏離在此公開的本發(fā)明的范圍。由此，本發(fā)明的范圍僅由附加的權(quán)利要求所限制。
權(quán)利要求
1.一種用于降低一個(gè)集成電路的電流變化率量值的設(shè)備，包括一個(gè)控制級(jí)，依賴于該集成電路引起的功耗是否需要降低而產(chǎn)生一個(gè)控制信號(hào)；以及一個(gè)計(jì)數(shù)器級(jí)，輸入該控制信號(hào)和向多個(gè)晶體管產(chǎn)生多個(gè)順序信號(hào)，其中該多個(gè)晶體管源自一個(gè)電源的電流。
2.權(quán)利要求1的設(shè)備，其中該控制器級(jí)順序地禁止該多個(gè)晶體管，使得逐漸降低源自該電源的電流總量。
3.權(quán)利要求2的設(shè)備，其中由該集成電路引起的功耗不需要降低時(shí)，該計(jì)數(shù)器級(jí)啟動(dòng)該多個(gè)晶體管。
4.權(quán)利要求1的設(shè)備，其中該多個(gè)晶體管的每一個(gè)選自由一個(gè)p-型晶體管和一個(gè)n-型晶體管組成的組。
5.一種用降低一個(gè)微處理器電流變化率的電路，包括一個(gè)控制級(jí)，連接到一個(gè)電源端和一個(gè)接地端，其中該控制級(jí)產(chǎn)生一個(gè)控制信號(hào)；以及一個(gè)計(jì)數(shù)器級(jí)，輸入該控制信號(hào)和一個(gè)時(shí)鐘信號(hào)，其中該計(jì)數(shù)器級(jí)產(chǎn)生一第一信號(hào)到一第一晶體管的一個(gè)柵極端。
6.權(quán)利要求5的電路，其中該第一晶體管具有連接到電源的一個(gè)端和連接到地的另一端，其中該第一晶體管源自電源到地的電流。
7.權(quán)利要求5的電路，其中該計(jì)數(shù)器級(jí)產(chǎn)生一第二信號(hào)到一第二晶體管的一個(gè)柵極端。
8.權(quán)利要求7的電路，其中該第二晶體管具有連接到電源的一個(gè)端和連接到地的另一端，其中該第二晶體管源自電源到地的電流。
9.權(quán)利要求5的電路，其中該計(jì)數(shù)器級(jí)產(chǎn)生一最后的信號(hào)到一最后晶體管的一個(gè)柵極端。
10.權(quán)利要求9的電路，其中該最后晶體管具有連接到電源的一端和連接到地的另一端，其中該最后晶體管源自電源到地的電流。
11.一種降低一個(gè)集成電路電流變化率量值的方法，包括確定何時(shí)集成電路引起的功耗需要降低；以及基于該確定，逐漸地降低源自一個(gè)電源的電流的總量。
12.權(quán)利要求11的方法，其中逐漸降低電流總量包括基于該確定，選擇性地禁止一第一晶體管，其中禁止該第一晶體管使得源自一個(gè)電源的電流總量降低；以及基于該確定，選擇性地禁止一第二晶體管，其中禁止該第二晶體管使得源自該電源的電流總量降低。
13.權(quán)利要求12的方法，其中該確定是據(jù)一個(gè)微-體系結(jié)構(gòu)級(jí)制定的，該微-體系結(jié)構(gòu)級(jí)包括選擇性地產(chǎn)生一個(gè)信號(hào)到一個(gè)計(jì)數(shù)器級(jí)，其中該計(jì)數(shù)器級(jí)產(chǎn)生一第一信號(hào)到該第一晶體管和一第二信號(hào)到該第二晶體管。
14.權(quán)利要求13的方法，其中該計(jì)數(shù)器級(jí)包括至少一個(gè)選自由一個(gè)有限狀態(tài)機(jī)和一個(gè)計(jì)數(shù)器組成的組。
15.權(quán)利要求12的方法，還包括基于該確定，選擇性地禁止一最后晶體管，其中禁止該最后晶體管使得源自該電源的電流總量降低。
16.權(quán)利要求15的方法，其中該確定是根據(jù)一個(gè)微-體系結(jié)構(gòu)級(jí)制定的，該微-體系結(jié)構(gòu)級(jí)包括選擇性地產(chǎn)生一個(gè)信號(hào)到一個(gè)計(jì)數(shù)器級(jí)，其中該計(jì)數(shù)器級(jí)產(chǎn)生一最后信號(hào)到該最后晶體管。
17.權(quán)利要求15的方法，其中該計(jì)數(shù)器級(jí)包括至少一個(gè)選自由一個(gè)有限狀態(tài)機(jī)和一個(gè)計(jì)數(shù)器組成的組。
18.權(quán)利要求15的方法，還包括當(dāng)由該集成電路引起的功耗不需要降低時(shí)，選擇性地啟動(dòng)該第一，第二和最后晶體管。
19.權(quán)利要求15的方法，其中該第一，第二和最后晶體管每一個(gè)可以是選自由一個(gè)p-型晶體管和一個(gè)n-型晶體管組成的一個(gè)組。
20.一種降低一個(gè)集成電路電流變化率量值的方法，包括確定何時(shí)由該集成電路引起的功耗需要降低的步驟；以及基于該確定逐漸降低源自一個(gè)電源的電流的總量的步驟。
21.權(quán)利要求20的方法，其中逐漸降低電流總量的步驟包括基于確定步驟選擇性禁止一第一晶體管的步驟，其中，禁止該第一晶體管使得降低源自一個(gè)電源的電流的總量；以及基于確定步驟選擇性禁止一第二晶體管的步驟，其中，禁止該第二晶體管使得降低源自一個(gè)電源的電流的總量。
22.權(quán)利要求21的方法，其中該確定步驟是由一個(gè)微-體系結(jié)構(gòu)級(jí)制定的，該微-體系結(jié)構(gòu)級(jí)包括選擇性地產(chǎn)生一個(gè)信號(hào)到一個(gè)計(jì)數(shù)器級(jí)的步驟，其中該計(jì)數(shù)器級(jí)產(chǎn)生一第一信號(hào)到該第一晶體管和第二信號(hào)到該第二晶體管。
23.權(quán)利要求21的方法，還包括基于確定步驟選擇性禁止一最后晶體管的步驟，其中禁止該最后晶體管使得降低源自該電源的電流的總量。
24.權(quán)利要求21的方法，其中該確定步驟是由一個(gè)微-體系結(jié)構(gòu)級(jí)制定的，該微-體系結(jié)構(gòu)級(jí)包括選擇性地產(chǎn)生一個(gè)信號(hào)到一個(gè)計(jì)數(shù)器級(jí)的步驟，其中該計(jì)數(shù)器級(jí)產(chǎn)生一最后信號(hào)到該最后晶體管。
25.權(quán)利要求23的方法，還包括當(dāng)由該集成電路引起的功耗不需要降低時(shí)，選擇性地啟動(dòng)該第一，第二，和最后晶體管的步驟。
全文摘要
提供的一種方法和設(shè)備用于降低一個(gè)集成電路的電流變化率的量值。該設(shè)備使用由一個(gè)控制級(jí)控制的一個(gè)計(jì)數(shù)器級(jí)順序地禁止習(xí)慣用來自一個(gè)電源的源電流的多個(gè)晶體管。通過順序地禁止該多個(gè)晶體管，將逐漸地出現(xiàn)總電流的降低，從而有效地降低了電流變化率的量值。此外，該方法使用多個(gè)由一個(gè)有限狀態(tài)機(jī)例如一個(gè)計(jì)數(shù)器控制的晶體管，以逐漸地降低源自一個(gè)電源的電流。該有限狀態(tài)機(jī)由確定何時(shí)該集成電路需要降低功率的一個(gè)微－體系結(jié)構(gòu)級(jí)所控制。
文檔編號(hào)H03K17/16GK1541450SQ02815869
公開日2004年10月27日 申請(qǐng)日期2002年8月14日 優(yōu)先權(quán)日2001年8月14日
發(fā)明者C·R·戈捷, T·J·托爾普, R·L·惠勒, B·W·阿米克, C R 戈捷, 惠勒, 托爾普, 阿米克 申請(qǐng)人:太陽微系統(tǒng)有限公司