本發(fā)明涉及半導(dǎo)體集成電路中的低通濾波電路，和包括低通濾波電路的電壓調(diào)節(jié)器。

背景技術(shù)：
在裝載有高頻電路、無(wú)線(xiàn)裝置的電子設(shè)備中，需要低噪聲電源，使用噪聲特性良好的LDO(低壓降(lowdropoutvoltage))電壓調(diào)節(jié)器。就電壓調(diào)節(jié)器的輸出噪聲而言，在內(nèi)部基準(zhǔn)電壓電路產(chǎn)生的1/f噪聲和在用于決定輸出電壓的電阻分壓電路產(chǎn)生的電阻熱噪聲是主要原因。與近年希望延長(zhǎng)便攜式電子設(shè)備的使用時(shí)間相應(yīng)地，與雙極晶體管集成電路相比，使用消耗電流更小的CMOS晶體管集成電路的傾向增加，但已知與雙極晶體管電路相比，CMOS晶體管電路的1/f噪聲更大。因此，希望抑制CMOS晶體管電路的電壓調(diào)節(jié)器的噪聲。一般認(rèn)為1/f噪聲是MOS晶體管的溝道的界面效應(yīng)引起的，其特征為在低頻域大。為了得到更低的噪聲電壓，已知使用在內(nèi)部基準(zhǔn)電壓電路的輸出連接低通濾波電路的結(jié)構(gòu)(參照專(zhuān)利文獻(xiàn)1)。但是，由于1/f噪聲在低頻域大，因此為了用低通濾波電路充分抑制噪聲，必須使截止頻率例如為數(shù)Hz至數(shù)十Hz左右的非常低的頻率。首先，說(shuō)明以往的低通濾波電路。圖4是示出包括以往的低通濾波電路的電壓調(diào)節(jié)器的圖。包括以往的低通濾波電路的電壓調(diào)節(jié)器包括：接地端子100、電源端子101、輸出端子102、低通濾波電路403、放大器105、輸出晶體管106和基準(zhǔn)電壓產(chǎn)生電路407。(例如參照專(zhuān)利文獻(xiàn)2)說(shuō)明包括以往的低通濾波電路的電壓調(diào)節(jié)器的動(dòng)作。在基準(zhǔn)電壓產(chǎn)生電路407中，放大器104控制PMOS晶體管120的柵極端子的電壓，使得基準(zhǔn)電壓源108的輸出電壓Vref與用電阻151、152對(duì)輸出電壓Vref進(jìn)行分壓的分壓電壓Vfb的電壓相等。由于Vfb與Vref相等，因此若設(shè)電阻151和152的電阻值分別為R1、R2，則PMOS晶體管120的漏極端子的電壓Vref2如式(1)所示，由R1和R2的分壓比決定。Vref2＝Vref·(R1＋R2)/R2…(1)一般在集成電路中，電阻元件的絕對(duì)值的偏差大，但由于能夠使電阻比的精度比較好，因此通過(guò)調(diào)整電阻151與152的電阻比，Vref2的電壓能夠高精度地設(shè)定為任意的值。由于低通濾波電路403的輸入端子112與輸出端子的113的穩(wěn)定狀態(tài)的電壓相等，因此放大器105的反相輸入端子的電壓與基準(zhǔn)電壓Vref2相等。放大器105控制輸出晶體管106的柵極端子的電壓，使得低通濾波電路403的輸出端子113的電壓與電壓調(diào)節(jié)器的輸出端子102的電壓Vout相等。因此，輸出電壓Vout與Vref2相等。如上所述，由于Vref2由電阻151、152的電阻比決定，因此輸出電壓Vout能夠利用電阻的電阻比的調(diào)整來(lái)任意調(diào)整。接下來(lái)，說(shuō)明低通濾波電路的動(dòng)作。電流源111例如設(shè)計(jì)為流過(guò)nA以下(subnA)至數(shù)nA左右的非常小的電流I1。由于電流I1和PMOS晶體管122的漏極電流相等，因此PMOS晶體管122在弱反相區(qū)域動(dòng)作，并且導(dǎo)通電阻例如為數(shù)百M(fèi)Ω左右，變得非常大。由于與PMOS晶體管122電流鏡連接的PMOS晶體管121的導(dǎo)通電阻Ron同樣也變得非常大，因此由導(dǎo)通電阻Ron和電容161決定的低通濾波器的截止頻率fc變得非常低。利用低通濾波電路403，基準(zhǔn)電壓Vref2所包含的在基準(zhǔn)電壓產(chǎn)生電路407產(chǎn)生的1/f噪聲和在電阻151、152的電阻分壓電路產(chǎn)生的熱噪聲得到抑制，因此在輸出端子102出現(xiàn)的噪聲變小。因此，能夠得到輸出噪聲小的電壓調(diào)節(jié)器?，F(xiàn)有技術(shù)文獻(xiàn)專(zhuān)利文獻(xiàn)專(zhuān)利文獻(xiàn)1：日本特開(kāi)平5－127761號(hào)公報(bào)；專(zhuān)利文獻(xiàn)2：美國(guó)專(zhuān)利第7397226號(hào)說(shuō)明書(shū)。在包括以往的低通濾波電路的電壓調(diào)節(jié)器中，在高溫時(shí)，輸出電壓由于PMOS晶體管的襯底泄漏電流而漂移。在PMOS晶體管的p型導(dǎo)電性的源極、溝道、漏極的各區(qū)域與n型導(dǎo)電性的阱之間形成寄生二極管，在此處熱激發(fā)電流沿二極管的正向流動(dòng)。由于熱激發(fā)電流根據(jù)溫度的上升而呈指數(shù)函數(shù)增大，因此高溫下正向電流變大。在PMOS晶體管中，空穴由于正向電流而流入n型導(dǎo)電性阱。流入n型導(dǎo)電性阱的空穴通過(guò)阱和p型導(dǎo)電性襯底間的反方向的寄生二極管流至接地，或與N阱中的多數(shù)載流子即電子復(fù)合消滅，產(chǎn)生復(fù)合電流，合計(jì)成為襯底泄漏電流。特別是，為了充分減小低通濾波電路的截止頻率，若使PMOS晶體管在弱反相區(qū)域動(dòng)作，則溝道區(qū)域與阱間的電位差比源極與阱間的電位差小，來(lái)自溝道區(qū)域的襯底泄漏電流變大。在以往的電路中，進(jìn)行控制使得低通濾波器的輸入端子的電位、即低通濾波器的PMOS晶體管的源極電位為一定，但在從溝道區(qū)域流過(guò)泄漏電流的情況下，溝道和漏極的電位會(huì)下降。由于若漏極的電位下降，則低通濾波電路的輸出電壓下降，因此按照所述電壓調(diào)節(jié)器的動(dòng)作，電壓調(diào)節(jié)器的輸出電壓也會(huì)下降。上述機(jī)理是對(duì)于空穴進(jìn)行說(shuō)明的，但對(duì)于電子也一樣。

技術(shù)實(shí)現(xiàn)要素：
為解決以往的問(wèn)題，采用將低通濾波電路內(nèi)的PMOS晶體管的背柵極端子固定為比PMOS晶體管的源極高的電位的結(jié)構(gòu)。另外，在裝入有低通濾波電路的電壓調(diào)節(jié)器中，構(gòu)成的特征在于，由已有的基準(zhǔn)電壓電路或者分壓電路來(lái)生成背柵極端子電位。在包括本發(fā)明的低通濾波電路的電壓調(diào)節(jié)器中，由于在高溫下低通濾波電路的泄漏電流變小，因此與以往相比在高溫環(huán)境下的輸出電壓精度變得良好。另外，由于由低噪聲電壓調(diào)節(jié)器電路內(nèi)的已有的電路來(lái)生成低通濾波電路內(nèi)的PMOS晶體管的背柵極電位，因此不需要用于生成背柵極電位的專(zhuān)用電路，IC的芯片面積幾乎不會(huì)增大，制造成本不會(huì)上升。附圖說(shuō)明圖1是示出本實(shí)施方式的低通濾波電路的電路圖；圖2是示出包括本實(shí)施方式的低通濾波電路的電壓調(diào)節(jié)器的電路圖；圖3是示出包括本實(shí)施方式的低通濾波電路的電壓調(diào)節(jié)器的其他例的電路圖；圖4是示出包括以往的低通濾波電路的電壓調(diào)節(jié)器的電路圖。附圖標(biāo)記說(shuō)明100接地端子；101電源端子；102輸出端子；103低通濾波電路；104、105放大器；106輸出晶體管；107、307基準(zhǔn)電壓產(chǎn)生回路。具體實(shí)施方式圖1是示出本實(shí)施方式的低通濾波電路的圖。本實(shí)施方式的低通濾波電路103包括PMOS晶體管121、122、電流源111、電容161、輸入端子112、背柵極輸入端子114和輸出端子113。PMOS晶體管121、122的源極端子與輸入端子112連接，襯底端子與背柵極輸入端子114連接，柵極端子與電流源111的一個(gè)端子和PMOS晶體管122的漏極端子連接。電流源111的另一個(gè)端子與接地端子100連接。PMOS晶體管121的漏極端子與輸出端子113和電容161的一個(gè)端子連接。電容161的另一個(gè)端子與接地端子連接。另外，在輸入端子112與背柵極輸入端子114之間連接有背柵極電壓源109。與現(xiàn)有技術(shù)的差異在于，PMOS晶體管121和122的背柵極端子為比源極端子高的電位。在PMOS晶體管121的強(qiáng)反相動(dòng)作條件下，形成有p型導(dǎo)電性的溝道區(qū)域。利用熱能對(duì)溝道區(qū)域的空穴進(jìn)行熱激發(fā)，流入N阱的概率P近似地由下式(2)給出。P＝P0·exp｛-Vcw/(Kb·T)｝…(2)此處，P0是歸一化常數(shù)，T是溫度，Kb是玻爾茲曼常數(shù)，Vcw是溝道－N阱間的電位差。從式(2)可知，溫度越高且Vcw越小，則熱激發(fā)概率越大，泄漏電流與式(2)的概率P成正比地變大。在本實(shí)施方式的電路中，由于溝道－N阱間Vcw變大，因此泄漏電流變小。若泄漏電小，則由于在低通濾波電路的輸入輸出端子間幾乎不會(huì)產(chǎn)生電位差，因此能夠得到低通濾波電路的輸出電壓幾乎不會(huì)產(chǎn)生漂移這樣的效果。另外，雖然未圖示，但為了防止來(lái)自電壓源109的噪聲信號(hào)傳播到輸出端子113，也可以在電壓源109與PMOS晶體管121的背柵極端子之間連接電阻或者低通濾波電路。圖2是示出包括本實(shí)施方式的低通濾波電路的電壓調(diào)節(jié)器的電路圖。本實(shí)施方式的電壓調(diào)節(jié)器包括接地端子100、電源端子101、輸出端子102、低通濾波電路103、放大器105、輸出晶體管106和基準(zhǔn)電壓產(chǎn)生電路107?；鶞?zhǔn)電壓產(chǎn)生電路107包括基準(zhǔn)電壓源108、放大器104、PMOS晶體管120、電阻151、152、153。PMOS晶體管120將源極連接于電源101，漏極連接于電阻153的一個(gè)端子，電阻153的另一個(gè)端子串聯(lián)連接于電阻151，電阻151還經(jīng)由串聯(lián)連接的電阻152接地。電阻153和電阻151的接點(diǎn)與低通濾波電路103的輸入端子112連接，PMOS晶體管120、電阻153的接點(diǎn)與低通濾波電路103的輸入端子114連接。此處，在電阻153的兩端產(chǎn)生的電壓成為低通濾波電路103內(nèi)的PMOS晶體管121、122的源極－背柵極端子間電壓。通過(guò)使用本實(shí)施方式的電壓調(diào)節(jié)器的結(jié)構(gòu)，能夠抑制低通濾波電路的在高溫下的泄漏電流，能夠防止低噪聲的電壓調(diào)節(jié)器的輸出電壓的下降。另外，由于利用基準(zhǔn)電壓產(chǎn)生電路107內(nèi)的電阻分割來(lái)生成低通濾波電路的PMOS晶體管的背柵極電位，因此不需要追加用于生成背柵極電壓的專(zhuān)用電路，芯片面積的增大得到抑制，因此不會(huì)給制造成本帶來(lái)影響。圖3是示出包括本實(shí)施方式的低通濾波電路的電壓調(diào)節(jié)器的其他例的電路圖。本實(shí)施方式的電壓調(diào)節(jié)器包括低通濾波電路103、放大器105、輸出晶體管106、基準(zhǔn)電壓產(chǎn)生電路307。基準(zhǔn)電壓產(chǎn)生電路307構(gòu)成ED型基準(zhǔn)電壓電路，包括NMOS耗盡型晶體管123和124以及NMOS增強(qiáng)型晶體管125。說(shuō)明基準(zhǔn)電壓產(chǎn)生電路307的連接。NMOS增強(qiáng)型晶體管125的源極端子與接地端子連接，柵極端子和漏極端子與低通濾波電路103的輸入端子112連接。NMOS耗盡型晶體管124的源極端子和柵極端子與NMOS增強(qiáng)型晶體管125的漏極端子和NMOS耗盡型晶體管123的柵極端子連接，漏極端子與NMOS耗盡型晶體管123的源極端子和低通濾波電路103的背柵極輸入端子114連接。NMOS耗盡型晶體管123的漏極端子與電源端子101連接。說(shuō)明本實(shí)施方式的電壓調(diào)節(jié)器的特征。在NMOS耗盡型晶體管124的兩端產(chǎn)生的電位差成為低通濾波電路103內(nèi)的PMOS晶體管的源極－背柵極端子間電壓。此處，串聯(lián)連接的NMOS耗盡型晶體管123和124如果不是與背柵極輸入端子114連接，則本來(lái)由單獨(dú)的元件形成。因此，雖然與將元件分割相應(yīng)地元件布局存在不同，但幾乎不會(huì)導(dǎo)致芯片面積的增大。在ED型基準(zhǔn)電壓電路中，NMOS增強(qiáng)型晶體管和NMOS耗盡型晶體管中產(chǎn)生1/f噪聲，成為電壓調(diào)節(jié)器的輸出噪聲的主要原因。在圖3的構(gòu)成中，能夠利用低通濾波電路103抑制1/f噪聲。