專(zhuān)利名稱(chēng)：半導(dǎo)體存儲(chǔ)裝置及其驅(qū)動(dòng)方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種半導(dǎo)體存儲(chǔ)裝置，且更具體而言關(guān)于一種用于初始化半導(dǎo)體存儲(chǔ)裝置的內(nèi)部邏輯電路的技術(shù)。
背景技術(shù)：
一般而言，半導(dǎo)體存儲(chǔ)裝置包括多個(gè)內(nèi)部邏輯電路及內(nèi)部供電電壓產(chǎn)生區(qū)塊。該內(nèi)部供電電壓產(chǎn)生區(qū)塊自由外部源輸入的源電壓VDD產(chǎn)生諸如核心電壓VCORE、周邊電壓VPERI及位線預(yù)充電電壓VBLP的多個(gè)內(nèi)部供電電壓，以進(jìn)而保證穩(wěn)定操作。本文中，核心電壓VCORE用于自存儲(chǔ)單元讀取數(shù)據(jù)或向存儲(chǔ)單元寫(xiě)入數(shù)據(jù)，且周邊電壓VPERI用于操作包括于半導(dǎo)體存儲(chǔ)裝置中的內(nèi)部邏輯電路。
內(nèi)部邏輯電路應(yīng)由內(nèi)部供電電壓供電以使其在執(zhí)行其自己的操作之前初始化。內(nèi)部供電電壓產(chǎn)生區(qū)塊經(jīng)由供電電壓終端向內(nèi)部邏輯電路供應(yīng)內(nèi)部供電電壓。此時(shí)，若繼供應(yīng)源電壓VDD之后，每一內(nèi)部供電電壓的電壓電平達(dá)到預(yù)定電壓電平，則出現(xiàn)閉鎖(latch-up)問(wèn)題。結(jié)果，難以保證半導(dǎo)體存儲(chǔ)裝置的可靠性。為初始化內(nèi)部邏輯電路而無(wú)閉鎖問(wèn)題，為半導(dǎo)體存儲(chǔ)裝置配備供電電路。
圖1為用于初始化內(nèi)部邏輯電路而無(wú)閉鎖問(wèn)題的常規(guī)半導(dǎo)體存儲(chǔ)裝置的方塊圖。
常規(guī)半導(dǎo)體存儲(chǔ)裝置包括供電信號(hào)產(chǎn)生單元100、內(nèi)部供電電壓產(chǎn)生單元110及內(nèi)部邏輯單元120。
供電信號(hào)產(chǎn)生單元100產(chǎn)生供電信號(hào)PWRUP。當(dāng)自外部源輸入的源電壓VDD達(dá)到預(yù)定電壓電平時(shí)，供電信號(hào)PWRUP以脈沖形狀啟動(dòng)。一般而言，供電信號(hào)產(chǎn)生單元100偵測(cè)源電壓VDD的電壓電平，以當(dāng)源電壓VDD低于預(yù)定電壓電平時(shí)產(chǎn)生具有邏輯電平“低”的供電信號(hào)PWRUP，且當(dāng)源電壓VDD達(dá)到預(yù)定電壓電平時(shí)將供電信號(hào)PWRUP自邏輯電平“高”脈動(dòng)至邏輯電平“低”。
內(nèi)部供電電壓產(chǎn)生單元110通常由模擬電路組成。繼當(dāng)源電壓VDD達(dá)到預(yù)定電壓電平時(shí)供電信號(hào)PWRUP自邏輯電平“高”轉(zhuǎn)變至邏輯電平“低”之后，內(nèi)部供電電壓產(chǎn)生單元110產(chǎn)生多個(gè)內(nèi)部供電電壓，由此使內(nèi)部供電電壓的電壓電平穩(wěn)定。
內(nèi)部邏輯單元120包括諸如鎖存器及觸發(fā)器的時(shí)序電路及諸如數(shù)字電路的動(dòng)態(tài)電路。內(nèi)部邏輯單元120響應(yīng)于供電信號(hào)PWRUP而以預(yù)定值初始化時(shí)序電路及動(dòng)態(tài)電路的內(nèi)部信號(hào)。
繼源電壓VDD達(dá)到預(yù)定電壓電平之后，不轉(zhuǎn)變供電信號(hào)PWRUP，以使內(nèi)部供電電壓為穩(wěn)定的。然而，當(dāng)繼源電壓VDD達(dá)到預(yù)定電壓電平之后供電信號(hào)PWRUP轉(zhuǎn)變時(shí)，難以確定半導(dǎo)體存儲(chǔ)裝置是否錯(cuò)誤地執(zhí)行初始化操作。
若諸如雙工作率3同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DDR3 SDRAM)的半導(dǎo)體存儲(chǔ)裝置并非通過(guò)供電信號(hào)產(chǎn)生單元100而是經(jīng)由專(zhuān)用外部重設(shè)引腳而初始化，則易于確定半導(dǎo)體存儲(chǔ)裝置是否錯(cuò)誤地執(zhí)行初始化操作。
然而，多數(shù)半導(dǎo)體存儲(chǔ)裝置并不包括諸如專(zhuān)用外部重設(shè)引腳的額外初始化設(shè)備。結(jié)果，難以處理在源電壓VDD的穩(wěn)定狀態(tài)下出現(xiàn)的錯(cuò)誤。

發(fā)明內(nèi)容
因此，本發(fā)明的一目標(biāo)為提供一種半導(dǎo)體存儲(chǔ)裝置，其用于在源電壓的穩(wěn)定狀態(tài)且無(wú)額外重設(shè)引腳的狀況下初始化其內(nèi)部邏輯電路。
因此，本發(fā)明的另一目標(biāo)為提供一種方法，其用于在源電壓的穩(wěn)定狀態(tài)且無(wú)額外重設(shè)引腳的狀況下初始化半導(dǎo)體存儲(chǔ)裝置的內(nèi)部邏輯電路。
根據(jù)本發(fā)明的一方面，提供一種半導(dǎo)體存儲(chǔ)裝置，其包括供電信號(hào)產(chǎn)生單元，其用于產(chǎn)生供電信號(hào)；內(nèi)部重設(shè)信號(hào)產(chǎn)生單元，其用于響應(yīng)于在測(cè)試模式期間自任意外部引腳輸入的墊信號(hào)而產(chǎn)生內(nèi)部重設(shè)信號(hào)；內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元，其用于基于供電信號(hào)及內(nèi)部重設(shè)信號(hào)而產(chǎn)生內(nèi)部邏輯初始化信號(hào)；及內(nèi)部邏輯單元，其響應(yīng)于內(nèi)部邏輯初始化信號(hào)而初始化。
根據(jù)本發(fā)明的另一方面，提供一種半導(dǎo)體存儲(chǔ)裝置，其包括供電信號(hào)產(chǎn)生單元，其用于產(chǎn)生供電信號(hào)；測(cè)試模式確定單元，其用于產(chǎn)生在測(cè)試模式期間啟動(dòng)的測(cè)試模式信號(hào)；邏輯組合單元，其用于通過(guò)邏輯地組合自任意外部引腳輸入的墊信號(hào)及測(cè)試模式信號(hào)而產(chǎn)生內(nèi)部重設(shè)信號(hào)；內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元，其用于基于供電信號(hào)及內(nèi)部重設(shè)信號(hào)而產(chǎn)生內(nèi)部邏輯初始化信號(hào)；及內(nèi)部邏輯單元，其響應(yīng)于內(nèi)部邏輯初始化信號(hào)而初始化。
根據(jù)本發(fā)明的又一方面，提供一種用于初始化半導(dǎo)體存儲(chǔ)裝置的方法，其包括產(chǎn)生當(dāng)自外部輸入的源電壓的電壓電平高于預(yù)定電壓電平時(shí)啟動(dòng)的供電信號(hào)；響應(yīng)于自任意外部引腳輸入的墊信號(hào)而產(chǎn)生內(nèi)部重設(shè)信號(hào)；基于供電信號(hào)及內(nèi)部重設(shè)信號(hào)而產(chǎn)生內(nèi)部邏輯初始化信號(hào)；及以?xún)?nèi)部邏輯初始化信號(hào)初始化半導(dǎo)體存儲(chǔ)裝置的內(nèi)部電路。


圖1為用于初始化內(nèi)部邏輯電路而無(wú)閉鎖效應(yīng)的常規(guī)半導(dǎo)體存儲(chǔ)裝置的方塊圖；圖2為根據(jù)本發(fā)明的實(shí)施例的用于初始化內(nèi)部邏輯電路而無(wú)閉鎖效應(yīng)的半導(dǎo)體存儲(chǔ)裝置的方塊圖；圖3為描述在圖2中展示的內(nèi)部重設(shè)信號(hào)產(chǎn)生單元的詳細(xì)方塊圖；圖4為描述在圖3中展示的邏輯組合單元的詳細(xì)方塊圖；及圖5A及5B為分別展示在圖2中展示的內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元的詳細(xì)電路圖。
具體實(shí)施例方式
下文中，將參看附圖詳細(xì)描述根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)裝置，其用于在源電壓的穩(wěn)定狀態(tài)而無(wú)專(zhuān)用外部重設(shè)引腳的狀況下初始化其內(nèi)部邏輯電路。
圖2為根據(jù)本發(fā)明的實(shí)施例的用于初始化內(nèi)部邏輯電路而無(wú)閉鎖效應(yīng)的半導(dǎo)體存儲(chǔ)裝置的方塊圖。
半導(dǎo)體存儲(chǔ)裝置包括供電信號(hào)產(chǎn)生單元200、內(nèi)部供電電壓產(chǎn)生單元210、內(nèi)部邏輯單元220、內(nèi)部重設(shè)信號(hào)產(chǎn)生單元230及內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元240。
供電信號(hào)產(chǎn)生單元200產(chǎn)生供電信號(hào)PWRUP。當(dāng)自外部輸入的源電壓VDD的電壓電平高于預(yù)定電壓電平時(shí)，啟動(dòng)供電信號(hào)PWRUP。
內(nèi)部供電電壓產(chǎn)生單元210響應(yīng)于供電信號(hào)PWRUP而自源電壓VDD產(chǎn)生多個(gè)內(nèi)部供電電壓。內(nèi)部供電電壓產(chǎn)生單元210可包括核心電壓(VCORE)產(chǎn)生器、周邊電壓(VPERI)產(chǎn)生器及位線預(yù)充電電壓(VBLP)產(chǎn)生器。
內(nèi)部重設(shè)信號(hào)產(chǎn)生單元230基于在測(cè)試模式期間自任意外部引腳輸入的墊信號(hào)PAD_IN而產(chǎn)生內(nèi)部重設(shè)信號(hào)RESETI。本文中，任意外部引腳并非專(zhuān)用外部重設(shè)引腳，而為諸如地址引腳及數(shù)據(jù)引腳的通用引腳，其被分配來(lái)產(chǎn)生內(nèi)部信號(hào)。
內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元240響應(yīng)于供電信號(hào)PWRUP及內(nèi)部重設(shè)信號(hào)RESETI而產(chǎn)生內(nèi)部邏輯初始化信號(hào)RESET。
響應(yīng)于內(nèi)部邏輯初始化信號(hào)RESET而以預(yù)定值初始化內(nèi)部邏輯單元220。內(nèi)部邏輯單元220包括諸如鎖存器及觸發(fā)器的時(shí)序電路及諸如數(shù)字電路的動(dòng)態(tài)電路。
圖3為描述在圖2中展示的內(nèi)部重設(shè)信號(hào)產(chǎn)生單元230的詳細(xì)方塊圖。
內(nèi)部重設(shè)信號(hào)產(chǎn)生單元230包括測(cè)試模式確定單元30及邏輯組合單元35。在模式測(cè)試期間，測(cè)試模式確定單元30通過(guò)使用外部模式寄存器集(EMRS)的保留碼(reserved code)而產(chǎn)生且啟動(dòng)測(cè)試模式信號(hào)RESET_TM。測(cè)試模式確定單元30啟動(dòng)。
邏輯組合單元35通過(guò)邏輯地組合墊信號(hào)PAD_IN及測(cè)試模式信號(hào)RESET_TM而產(chǎn)生內(nèi)部重設(shè)信號(hào)RESETI。
因此，當(dāng)在測(cè)試模式期間啟動(dòng)墊信號(hào)PAD_IN時(shí)，邏輯組合單元35啟動(dòng)內(nèi)部重設(shè)信號(hào)RESETI。
圖4為描述在圖3中展示的邏輯組合單元35的詳細(xì)方塊圖。
邏輯組合單元35包括NAND門(mén)NAND0及反轉(zhuǎn)器INV0。
NAND門(mén)NAND0執(zhí)行墊信號(hào)PAD_IN及測(cè)試模式信號(hào)RESET_TM的NAND運(yùn)算。反轉(zhuǎn)器INV0反轉(zhuǎn)NAND門(mén)NAND0的輸出，以輸出內(nèi)部重設(shè)信號(hào)RESETI。
因此，在測(cè)試模式期間，邏輯組合單元35輸出墊信號(hào)PAD_IN作為內(nèi)部重設(shè)信號(hào)RESETI。
圖5A及5B分別為展示在圖2中展示的內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元240的詳細(xì)電路圖。作為參考，內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元240使用供電信號(hào)PWRUP作為內(nèi)部邏輯初始化信號(hào)RESET(惟測(cè)試模式除外)，且在測(cè)試模式期間使用內(nèi)部重設(shè)信號(hào)RESETI作為內(nèi)部邏輯初始化信號(hào)RESET。可用各種實(shí)施例實(shí)施內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元240。
參看圖5A，內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元240包括NOR門(mén)NOR0及反轉(zhuǎn)器INV1。
NOR門(mén)NOR0執(zhí)行供電信號(hào)PWRUP及內(nèi)部重設(shè)信號(hào)RESETI的NOR運(yùn)算。反轉(zhuǎn)器INV1反轉(zhuǎn)NOR門(mén)NOR0的輸出以輸出內(nèi)部邏輯初始化信號(hào)RESET。
因此，當(dāng)供電信號(hào)PWRUP及內(nèi)部重設(shè)信號(hào)RESETI中的任一者啟動(dòng)時(shí)，在圖5A中展示的內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元240啟動(dòng)且輸出內(nèi)部邏輯初始化信號(hào)RESET。
參看圖5B，內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元240包括第一及第二傳輸門(mén)TG1及TG2、第一及第二反轉(zhuǎn)器INV2及INV3以及反轉(zhuǎn)器鎖存單元LAT0。
第一傳輸門(mén)TG1響應(yīng)于通過(guò)第一反轉(zhuǎn)器INV2反轉(zhuǎn)的反轉(zhuǎn)測(cè)試模式信號(hào)而選擇性地傳送供電信號(hào)PWRUP。第二傳輸門(mén)TG2響應(yīng)于測(cè)試模式信號(hào)RESET_TM而選擇性地傳送內(nèi)部重設(shè)信號(hào)RESETI。反轉(zhuǎn)器鎖存單元LAT0鎖存在第一及第二傳輸門(mén)TG1及TG2的共同節(jié)點(diǎn)N0處的信號(hào)。第二反轉(zhuǎn)器INV3反轉(zhuǎn)反轉(zhuǎn)器鎖存單元LAT0的輸出以輸出內(nèi)部邏輯初始化信號(hào)RESET。
因此，在圖5B中展示的內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元240除測(cè)試模式之外輸出供電信號(hào)PWRUP作為內(nèi)部邏輯初始化信號(hào)RESET，且對(duì)于測(cè)試模式，輸出內(nèi)部重設(shè)信號(hào)RESETI作為內(nèi)部邏輯初始化信號(hào)RESET。
下文中，參看圖2至5B，將描述用于初始化內(nèi)部邏輯電路的半導(dǎo)體存儲(chǔ)裝置的操作。
首先，若來(lái)自外部的源電壓VDD的電壓電平達(dá)到預(yù)定電壓電平，則供電信號(hào)PWRUP以邏輯電平“高”短時(shí)間脈動(dòng)。內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元240輸出供電信號(hào)PWRUP作為內(nèi)部邏輯初始化信號(hào)RESET。因此，響應(yīng)于內(nèi)部邏輯初始化信號(hào)RESET，以預(yù)定值初始化在內(nèi)部邏輯單元220內(nèi)的諸如鎖存器及觸發(fā)器的時(shí)序電路及諸如數(shù)字電路的動(dòng)態(tài)電路。
同時(shí)，繼供電信號(hào)PWRUP以邏輯電平“高”短時(shí)間脈動(dòng)之后，在內(nèi)部供電電壓產(chǎn)生單元210內(nèi)的所有核心電壓(VCORE)產(chǎn)生器、周邊電壓(VPERI)產(chǎn)生器及位線預(yù)充電電壓(VBLP)產(chǎn)生器產(chǎn)生其自己的電壓。作為參考，可基于作為使能信號(hào)的供電信號(hào)PWRUP而操作內(nèi)部供電電壓產(chǎn)生單元210。本文中，將作為使用信號(hào)的供電信號(hào)PWRUP自脈沖形狀改變?yōu)殡娖叫螤睢?br> 此后，繼源電壓VDD的電壓電平穩(wěn)定以使半導(dǎo)體存儲(chǔ)裝置正常操作之后，以邏輯電平“高”啟動(dòng)測(cè)試模式信號(hào)RESET_TM，邏輯組合單元35根據(jù)經(jīng)由任意外部引腳施加的墊信號(hào)PAD_IN的狀態(tài)來(lái)啟動(dòng)或撤銷(xiāo)內(nèi)部重設(shè)信號(hào)RESETI。
具體地說(shuō)，參看圖4，當(dāng)測(cè)試模式信號(hào)RESET_TM及墊信號(hào)PAD_IN為邏輯電平“高”時(shí)，以邏輯電平“高”啟動(dòng)內(nèi)部重設(shè)信號(hào)RESETI。當(dāng)測(cè)試模式信號(hào)RESET_TM為邏輯電平“高”且墊信號(hào)PAD_IN為邏輯電平“低”時(shí)，以邏輯電平“低”撤銷(xiāo)內(nèi)部重設(shè)信號(hào)RESETI。本文中，建議以諸如供電信號(hào)PWRUP的脈沖形狀來(lái)施加墊信號(hào)PAD_IN。
若內(nèi)部重設(shè)信號(hào)RESETI短時(shí)間以邏輯電平“高”脈動(dòng)，則內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元240輸出內(nèi)部重設(shè)信號(hào)RESETI作為內(nèi)部邏輯初始化信號(hào)RESET。響應(yīng)于內(nèi)部邏輯初始化信號(hào)RESET，以預(yù)定值初始化在內(nèi)部邏輯單元220內(nèi)的諸如鎖存器及觸發(fā)器的時(shí)序電路及諸如數(shù)字電路的動(dòng)態(tài)電路。
同時(shí)，內(nèi)部供電電壓產(chǎn)生單元210不受內(nèi)部重設(shè)信號(hào)RESETI影響，因此不顧內(nèi)部邏輯單元220的初始化操作，在內(nèi)部供電電壓產(chǎn)生單元210內(nèi)的所有核心電壓(VCORE)產(chǎn)生器、周邊電壓(VPERI)產(chǎn)生器及位線預(yù)充電電壓(VBLP)產(chǎn)生器產(chǎn)生其自己的電壓。
當(dāng)通過(guò)特定測(cè)試偵測(cè)到錯(cuò)誤時(shí)，半導(dǎo)體存儲(chǔ)裝置的內(nèi)部邏輯單元220進(jìn)入測(cè)試模式且通過(guò)使用分配的外部墊予以初始化。若繼初始化之后通過(guò)特定測(cè)試而未偵測(cè)到錯(cuò)誤，則假定該錯(cuò)誤為因內(nèi)部邏輯單元220的初始化操作而產(chǎn)生的差錯(cuò)。
根據(jù)本發(fā)明的實(shí)施例，所有信號(hào)(即供電信號(hào)PWRUP、內(nèi)部重設(shè)信號(hào)RESETI、測(cè)試模式信號(hào)RESET_TM及內(nèi)部邏輯初始化信號(hào)RESET)皆以邏輯電平“高”予以啟動(dòng)。在其它實(shí)施例中，可用邏輯電平“低”啟動(dòng)這些信號(hào)中的任一者且因此應(yīng)相應(yīng)地改變其邏輯門(mén)。
如上所述，本發(fā)明的半導(dǎo)體存儲(chǔ)裝置采用內(nèi)部重設(shè)信號(hào)產(chǎn)生單元以及供電信號(hào)產(chǎn)生單元。因此，在半導(dǎo)體存儲(chǔ)裝置內(nèi)的內(nèi)部邏輯單元不僅當(dāng)供應(yīng)來(lái)自外部的源電壓時(shí)而且在操作期間初始化，而無(wú)專(zhuān)用外部重設(shè)引腳。內(nèi)部重設(shè)信號(hào)產(chǎn)生單元可通過(guò)使用任意外部引腳及指示測(cè)試模式的信息而實(shí)施。在此狀況下，可能響應(yīng)于任意外部引腳的狀態(tài)而容易地控制內(nèi)部邏輯單元。另外，可能確定在操作期間發(fā)生的錯(cuò)誤是否由錯(cuò)誤的初始化操作而導(dǎo)致。結(jié)果，可容易地解決錯(cuò)誤。
同時(shí)，若在操作期間內(nèi)部供電電壓產(chǎn)生單元經(jīng)初始化，則內(nèi)部供電電壓產(chǎn)生單元繼復(fù)雜的初始化操作之后可執(zhí)行正常操作。結(jié)果，希望自?xún)?nèi)部供電電壓產(chǎn)生單元獨(dú)立控制內(nèi)部邏輯單元。
本申請(qǐng)案含有關(guān)于分別于2005年9月28日及2005年12月29日向韓國(guó)專(zhuān)利局申請(qǐng)的韓國(guó)專(zhuān)利申請(qǐng)案第2005-90840及2005-134009號(hào)的主題，其全文以引用的方式并入本文中。
雖然已相對(duì)于特定實(shí)施例描述本發(fā)明，但是本領(lǐng)域技術(shù)人員將易于了解，可進(jìn)行各種改變及修正而不脫離在權(quán)利要求中定義的本發(fā)明的精神及范疇。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，其包含供電信號(hào)產(chǎn)生單元，其用于產(chǎn)生供電信號(hào)；內(nèi)部重設(shè)信號(hào)產(chǎn)生單元，其用于在測(cè)試模式期間基于自任意外部引腳輸入的墊信號(hào)而產(chǎn)生內(nèi)部重設(shè)信號(hào)；內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元，其用于基于該供電信號(hào)及該內(nèi)部重設(shè)信號(hào)而產(chǎn)生內(nèi)部邏輯初始化信號(hào)；及內(nèi)部邏輯單元，其響應(yīng)于該內(nèi)部邏輯初始化信號(hào)而予以初始化。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中該任意外部引腳并非重設(shè)專(zhuān)用引腳。
3.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中當(dāng)自外部源輸入的源電壓的電壓電平高于一預(yù)定電壓電平時(shí)啟動(dòng)該供電信號(hào)。
4.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其進(jìn)一步包含內(nèi)部供電電壓產(chǎn)生單元，該內(nèi)部供電電壓產(chǎn)生單元用于響應(yīng)于該供電信號(hào)而自源電壓產(chǎn)生多個(gè)內(nèi)部供電電壓。
5.如權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)裝置，其中該內(nèi)部供電電壓產(chǎn)生單元包括核心電壓(VCORE)產(chǎn)生器、周邊電壓(VPERI)產(chǎn)生器及位線預(yù)充電電壓(VBLP)產(chǎn)生器。
6.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中該內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元輸出當(dāng)啟動(dòng)該供電信號(hào)及該內(nèi)部重設(shè)信號(hào)中的任一者時(shí)啟動(dòng)的內(nèi)部邏輯初始化信號(hào)。
7.如權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)裝置，其中該內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元包括邏輯門(mén)，其用于執(zhí)行該供電信號(hào)及該內(nèi)部重設(shè)信號(hào)的NOR運(yùn)算；及反轉(zhuǎn)器，其用于反轉(zhuǎn)該邏輯門(mén)的輸出，以輸出該內(nèi)部邏輯初始化信號(hào)。
8.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中該內(nèi)部邏輯單元包括時(shí)序電路及動(dòng)態(tài)電路。
9.一種半導(dǎo)體存儲(chǔ)裝置，其包含供電信號(hào)產(chǎn)生單元，其用于產(chǎn)生供電信號(hào)；測(cè)試模式確定單元，其用于產(chǎn)生在測(cè)試期間啟動(dòng)的測(cè)試模式信號(hào)；邏輯組合單元，其用于通過(guò)邏輯地組合自任意外部引腳輸入的墊信號(hào)及該測(cè)試模式信號(hào)而產(chǎn)生內(nèi)部重設(shè)信號(hào)；內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元，其用于基于該供電信號(hào)及該內(nèi)部重設(shè)信號(hào)而產(chǎn)生內(nèi)部邏輯初始化信號(hào)；及內(nèi)部邏輯單元，其響應(yīng)于該內(nèi)部邏輯初始化信號(hào)而予以初始化。
10.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置，其中該任意外部引腳并非重設(shè)專(zhuān)用引腳。
11.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置，其中當(dāng)自外部源輸入的源電壓的電壓電平高于一預(yù)定電壓電平時(shí)啟動(dòng)該供電信號(hào)。
12.如權(quán)利要求9的半導(dǎo)體存儲(chǔ)裝置，其進(jìn)一步包含內(nèi)部供電電壓產(chǎn)生單元，該內(nèi)部供電電壓產(chǎn)生單元用于響應(yīng)于該供電信號(hào)而自源電壓產(chǎn)生多個(gè)內(nèi)部供電電壓。
13.如權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)裝置，其中該內(nèi)部供電電壓產(chǎn)生單元包括核心電壓(VCORE)產(chǎn)生器、周邊電壓(VPERI)產(chǎn)生器及位線預(yù)充電電壓(VBLP)產(chǎn)生器。
14.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置，其中在該測(cè)試期間該邏輯組合單元輸出該墊信號(hào)作為該內(nèi)部重設(shè)信號(hào)。
15.如權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)裝置，其中該邏輯組合單元包括邏輯門(mén)，其用于執(zhí)行該墊信號(hào)及該測(cè)試模式信號(hào)的NAND運(yùn)算；及反轉(zhuǎn)器，其用于反轉(zhuǎn)該邏輯門(mén)的輸出以輸出該內(nèi)部重設(shè)信號(hào)。
16.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置，其中內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元輸出當(dāng)啟動(dòng)該供電信號(hào)及該內(nèi)部重設(shè)信號(hào)中的任一者時(shí)啟動(dòng)的該內(nèi)部邏輯初始化信號(hào)。
17.如權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)裝置，其中該內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元包括邏輯門(mén)，其用于執(zhí)行該供電信號(hào)及該內(nèi)部重設(shè)信號(hào)的NOR運(yùn)算；及反轉(zhuǎn)器，其用于反轉(zhuǎn)該邏輯門(mén)的輸出以輸出該內(nèi)部邏輯初始化信號(hào)。
18.如權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)裝置，其中該內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元包括第一傳輸門(mén)，其用于響應(yīng)于反轉(zhuǎn)測(cè)試模式信號(hào)而傳送該供電信號(hào)；第二傳輸門(mén)，其用于響應(yīng)于該測(cè)試模式信號(hào)而傳送該內(nèi)部重設(shè)信號(hào)；鎖存單元，其用于鎖存在該第一及該第二傳輸門(mén)的共同輸出節(jié)點(diǎn)處的信號(hào)；及反轉(zhuǎn)器，其用于反轉(zhuǎn)該鎖存單元的輸出以輸出該內(nèi)部邏輯初始化信號(hào)。
19.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置，其中該內(nèi)部邏輯單元包括時(shí)序電路及動(dòng)態(tài)電路。
20.一種用于初始化半導(dǎo)體存儲(chǔ)裝置的方法，其包含產(chǎn)生當(dāng)自外部源輸入的源電壓的電壓電平高于一預(yù)定電壓電平時(shí)啟動(dòng)的供電信號(hào)；響應(yīng)于自任意外部引腳輸入的墊信號(hào)而產(chǎn)生內(nèi)部重設(shè)信號(hào)；基于該供電信號(hào)及該內(nèi)部重設(shè)信號(hào)而產(chǎn)生內(nèi)部邏輯初始化信號(hào)；及以該內(nèi)部邏輯初始化信號(hào)初始化該半導(dǎo)體存儲(chǔ)裝置的內(nèi)部電路。
21.如權(quán)利要求20所述的方法，其中產(chǎn)生該內(nèi)部重設(shè)信號(hào)包括產(chǎn)生在測(cè)試模式期間啟動(dòng)的測(cè)試模式信號(hào)；及邏輯地組合該墊信號(hào)及該測(cè)試模式信號(hào)以產(chǎn)生該內(nèi)部重設(shè)信號(hào)。
22.如權(quán)利要求21所述的方法，其中當(dāng)該測(cè)試模式信號(hào)經(jīng)啟動(dòng)時(shí)輸出該墊信號(hào)作為該內(nèi)部重設(shè)信號(hào)。
23.如權(quán)利要求20所述的方法，其中當(dāng)該供電信號(hào)及該內(nèi)部重設(shè)信號(hào)中的任一者經(jīng)啟動(dòng)時(shí)啟動(dòng)該內(nèi)部邏輯初始化信號(hào)。
24.如權(quán)利要求20所述的方法，其進(jìn)一步包含響應(yīng)于該供電信號(hào)而自該源電壓產(chǎn)生多個(gè)內(nèi)部供電電壓。
25.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，其中該時(shí)序電路包含鎖存器及觸發(fā)器中的至少一個(gè)。
26.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，其中該動(dòng)態(tài)電路包含數(shù)字電路。
27.如權(quán)利要求19所述的半導(dǎo)體存儲(chǔ)裝置，其中該時(shí)序電路包含鎖存器及觸發(fā)器中的至少一個(gè)。
28.如權(quán)利要求19所述的半導(dǎo)體存儲(chǔ)裝置，其中該動(dòng)態(tài)電路包含數(shù)字電路。
全文摘要
本發(fā)明提供一種半導(dǎo)體存儲(chǔ)裝置及驅(qū)動(dòng)方法，用于在源電壓的穩(wěn)定狀態(tài)而無(wú)額外重設(shè)引腳的狀況下初始化該半導(dǎo)體存儲(chǔ)裝置內(nèi)的內(nèi)部邏輯電路。該半導(dǎo)體存儲(chǔ)裝置包括供電信號(hào)產(chǎn)生單元，其用于產(chǎn)生供電信號(hào)；內(nèi)部重設(shè)信號(hào)產(chǎn)生單元，其用于在測(cè)試模式期間響應(yīng)于自任意外部引腳輸入的墊信號(hào)(pad signal)而產(chǎn)生內(nèi)部重設(shè)信號(hào)；內(nèi)部邏輯初始化信號(hào)產(chǎn)生單元，其用于基于該供電信號(hào)及該內(nèi)部重設(shè)信號(hào)而產(chǎn)生內(nèi)部邏輯初始化信號(hào)；及內(nèi)部邏輯單元，其響應(yīng)于該內(nèi)部邏輯初始化信號(hào)而予以初始化。
文檔編號(hào)G11C11/407GK1941180SQ20061014120
公開(kāi)日2007年4月4日 申請(qǐng)日期2006年9月28日 優(yōu)先權(quán)日2005年9月28日
發(fā)明者鄭鎮(zhèn)一, 都昌鎬 申請(qǐng)人:海力士半導(dǎo)體有限公司