專利名稱：半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種半導(dǎo)體存儲裝置，且更特定而言，本發(fā)明是關(guān)于一種使用多個時鐘信號的半導(dǎo)體存儲裝置。
背景技術(shù)：
通常，半導(dǎo)體存儲裝置具有一行操作及一列操作。在行操作中，半導(dǎo)體存儲裝置接收一行地址及一行指令，且選擇一對應(yīng)于核心區(qū)域中的多個字線的行地址的字線。在列操作中，半導(dǎo)體存儲裝置接收一列地址及一列指令，且選擇與該核心區(qū)域中的多個比特線的列地址相對應(yīng)的一或多個比特線。藉由選定字線及比特線判定已存取的數(shù)據(jù)。在列操作中，半導(dǎo)體存儲裝置輸出該裝置外部的已存取數(shù)據(jù)。通常，列操作包括寫入操作及讀取操作。
近來，半導(dǎo)體存儲裝置與時鐘信號(意即，自系統(tǒng)的時鐘產(chǎn)生器提供的系統(tǒng)時鐘信號)同步地執(zhí)行行及列操作。特別地，半導(dǎo)體存儲裝置與該時鐘信號同步地輸出一或多個數(shù)據(jù)。然而，因為已存取的數(shù)據(jù)可為一個比特或多個比特，所以該半導(dǎo)體存儲裝置并不具有用于在列操作中將已存取數(shù)據(jù)自核心區(qū)域輸出至外部目的地的足夠時序容限。
為了克服該問題，半導(dǎo)體存儲裝置執(zhí)行數(shù)據(jù)預(yù)提取操作。數(shù)據(jù)預(yù)提取操作為在將已存取數(shù)據(jù)輸出至外部目的地之前，半導(dǎo)體存儲裝置將該已存取數(shù)據(jù)傳輸至數(shù)據(jù)輸出電路中。接著，當(dāng)輸出已存取數(shù)據(jù)時，半導(dǎo)體存儲裝置與時鐘信號同步地輸出該已存取數(shù)據(jù)。通常，與時鐘信號的轉(zhuǎn)變同步地執(zhí)行數(shù)據(jù)預(yù)提取操作。數(shù)據(jù)預(yù)提取操作的速度是藉由時鐘信號的頻率來決定。因此，若時鐘信號的頻率變得較高，則預(yù)提取操作的速度可變得較快。
如上所述，半導(dǎo)體存儲裝置的列操作的一循環(huán)并不對應(yīng)于時鐘信號的一周期。列操作的循環(huán)對應(yīng)于時鐘信號的兩個周期、四個周期或八個周期。舉例而言，在根據(jù)雙數(shù)據(jù)速率同步隨機(jī)存取存儲器(DDR-SRAM)說明書的半導(dǎo)體存儲裝置的情況下，在時鐘信號的兩個周期中執(zhí)行列操作，且藉由預(yù)提取操作來預(yù)提取2比特的數(shù)據(jù)。在DDR2-SRAM或DDR3-SRAM說明書的情況下，在時鐘信號的四個周期及八個周期中執(zhí)行列操作，且藉由預(yù)提取操作分別預(yù)提取4比特的數(shù)據(jù)及8比特的數(shù)據(jù)。
在參考中，一列操作與下一列操作之間的時間間隔周期在DDR-SRAM、DDR2-SRAM及DDR3-SRAM說明書中稱作“tCCD”。因此，“tCCD”為半導(dǎo)體存儲裝置在接收前一列指令及前一列地址之后接收一列指令及一列地址并執(zhí)行列操作的最小時間間隔。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的實施例，提供一種半導(dǎo)體存儲裝置，其包括響應(yīng)于具有第一頻率的第一時鐘信號而執(zhí)行用于輸入及輸出數(shù)據(jù)的第一操作；及響應(yīng)于具有第二頻率的第二時鐘信號而執(zhí)行用于存儲及讀出核心區(qū)塊中的數(shù)據(jù)的第二操作，其中該第一頻率不同于該第二頻率。
根據(jù)本發(fā)明的另一實施例，提供一種半導(dǎo)體存儲裝置，其包括一操作單元，其用于響應(yīng)于具有第一頻率的第一時鐘信號而存儲用于寫入操作的第一數(shù)據(jù)，或讀出用于讀取操作的第二數(shù)據(jù)；及一數(shù)據(jù)輸入/輸出單元，其用于響應(yīng)于具有第二頻率的第二時鐘信號而自外部源輸入第一數(shù)據(jù)，或?qū)⒌诙?shù)據(jù)輸出至外部目的地，其中該第一頻率不同于該第二頻率。
根據(jù)本發(fā)明的另一實施例，提供一種半導(dǎo)體存儲裝置，其包括一操作時鐘產(chǎn)生單元，其用于響應(yīng)于具有第一頻率的第一外部時鐘而產(chǎn)生一操作時鐘；一數(shù)據(jù)時鐘產(chǎn)生單元，其用于響應(yīng)于具有第二頻率的第二外部時鐘而產(chǎn)生一數(shù)據(jù)時鐘；一操作單元，其用于響應(yīng)于該操作時鐘而存儲用于寫入操作的第一數(shù)據(jù)，或讀出用于讀取操作的第二數(shù)據(jù)；及一數(shù)據(jù)輸入/輸出單元，其用于響應(yīng)于該數(shù)據(jù)時鐘而自外部源接收第一數(shù)據(jù)，或?qū)⒌诙?shù)據(jù)輸出至外部目的地，其中該第一頻率不同于該第二頻率。
根據(jù)本發(fā)明的另一實施例，提供一種用于操作半導(dǎo)體存儲裝置的方法，其包括響應(yīng)于具有第一頻率的操作時鐘而接收一寫指令及地址；響應(yīng)于具有第二頻率的數(shù)據(jù)時鐘而自外部源接收數(shù)據(jù)；及響應(yīng)于該操作時鐘而將數(shù)據(jù)存儲入對應(yīng)于該寫指令及所述地址的存儲單元中。
根據(jù)本發(fā)明的另一實施例，提供一種用于操作半導(dǎo)體存儲裝置的方法，其包括響應(yīng)于具有第一頻率的操作時鐘而接收一讀指令及地址；響應(yīng)于該操作時鐘而讀出對應(yīng)于該讀指令及所述地址的存儲單元的數(shù)據(jù)；及響應(yīng)于具有第二頻率的數(shù)據(jù)時鐘而將數(shù)據(jù)輸出至外部目的地。
根據(jù)本發(fā)明的另一實施例，提供一種半導(dǎo)體存儲裝置，其包括一數(shù)據(jù)選通信號產(chǎn)生單元，其用于響應(yīng)于用于寫入操作的數(shù)據(jù)選通信號而產(chǎn)生內(nèi)部數(shù)據(jù)選通信號，及響應(yīng)于一數(shù)據(jù)時鐘而產(chǎn)生用于讀取操作的讀取數(shù)據(jù)選通信號；一操作單元，其用于響應(yīng)于一操作時鐘而存儲用于寫入操作的第一數(shù)據(jù)，或讀出用于讀取操作的第二數(shù)據(jù)；及一數(shù)據(jù)輸入/輸出單元，其用于響應(yīng)于該內(nèi)部數(shù)據(jù)選通信號而自外部源接收第一數(shù)據(jù)，及響應(yīng)于該數(shù)據(jù)時鐘而將第二數(shù)據(jù)輸出至外部目的地。
根據(jù)本發(fā)明的另一實施例，提供一種半導(dǎo)體存儲裝置，其包括一操作時鐘產(chǎn)生單元，其用于響應(yīng)于具有第一頻率的第一外部時鐘而產(chǎn)生一操作時鐘；一數(shù)據(jù)時鐘產(chǎn)生單元，其用于響應(yīng)于具有第二頻率的第二外部時鐘而產(chǎn)生一數(shù)據(jù)時鐘；一數(shù)據(jù)選通信號產(chǎn)生單元，其用于響應(yīng)于用于寫入操作的數(shù)據(jù)選通信號而產(chǎn)生內(nèi)部數(shù)據(jù)選通信號，及響應(yīng)于數(shù)據(jù)時鐘而產(chǎn)生用于讀取操作的數(shù)據(jù)選通信號；一操作單元，其用于響應(yīng)于該操作時鐘而存儲用于寫入操作的第一數(shù)據(jù)，或讀出用于讀取操作的第二數(shù)據(jù)；及一數(shù)據(jù)輸入/輸出單元，其用于響應(yīng)于該內(nèi)部數(shù)據(jù)選通信號而自外部源接收第一數(shù)據(jù)，及響應(yīng)于該數(shù)據(jù)時鐘而將第二數(shù)據(jù)輸出至外部目的地，其中該第一頻率不同于該第二頻率。
根據(jù)本發(fā)明的另一實施例，提供一種用于操作半導(dǎo)體存儲裝置的方法，其包括響應(yīng)于具有第一頻率的操作時鐘而接收一讀指令及地址；響應(yīng)于該操作時鐘而讀出存儲在對應(yīng)于該讀指令及所述地址的存儲單元中的數(shù)據(jù)；藉由使用具有第二頻率的數(shù)據(jù)時鐘而產(chǎn)生一數(shù)據(jù)選通信號；及響應(yīng)于該數(shù)據(jù)選通信號而將數(shù)據(jù)輸出至外部目的地，其中該第一頻率不同于該第二頻率。


通過結(jié)合附圖根據(jù)優(yōu)選實施例的如下描述本發(fā)明的上述和其他目的和特征將變得清楚，其中圖1展示了根據(jù)本發(fā)明的第一實施例的半導(dǎo)體存儲裝置的方框圖；
圖2A展示了圖1中的半導(dǎo)體存儲裝置的寫入操作的時序圖；圖2B展示了圖1中的半導(dǎo)體存儲裝置的讀取操作的時序圖；圖3展示了根據(jù)本發(fā)明的第二實施例的半導(dǎo)體存儲裝置的方框圖；圖4A展示了圖3中的半導(dǎo)體存儲裝置的寫入操作的時序圖；圖4B展示了圖3中的半導(dǎo)體存儲裝置的讀取操作的時序圖；圖5展示了根據(jù)本發(fā)明的第三實施例的半導(dǎo)體存儲裝置的方框圖；圖6A展示了圖5中的半導(dǎo)體存儲裝置的寫入操作的時序圖；圖6B展示了圖5中的半導(dǎo)體存儲裝置的讀取操作的時序圖。
主要元件符號說明10 時鐘產(chǎn)生單元12 內(nèi)部時鐘緩沖單元14 延遲鎖定回路時鐘產(chǎn)生單元20 數(shù)據(jù)選通信號產(chǎn)生單元22 數(shù)據(jù)選通信號輸入單元24 數(shù)據(jù)選通信號輸出單元30 存取信號輸入單元31 指令解碼單元32 地址輸入單元/數(shù)據(jù)輸入單元40 數(shù)據(jù)輸入電路50 輸入預(yù)提取單元60 核心區(qū)塊61 存儲體控制單元62 存儲體63 比特線感測放大單元64 模式寄存器65 行解碼器66 列地址計數(shù)器67 列解碼器70 輸出預(yù)提取單元80 數(shù)據(jù)輸出單元
120 操作時鐘產(chǎn)生單元140 數(shù)據(jù)時鐘產(chǎn)生單元200 操作區(qū)塊220 存取信號輸入單元221 指令解碼單元222 地址輸入單元240 核心區(qū)塊241 存儲體控制單元242 存儲體243 比特線感測放大單元244 模式寄存器245 行解碼器246 列地址計數(shù)器247 列解碼器300 數(shù)據(jù)輸入/輸出電路300A 數(shù)據(jù)輸入/輸出電路320 數(shù)據(jù)輸入單元320A 數(shù)據(jù)輸入單元340 數(shù)據(jù)輸入預(yù)提取單元340A 數(shù)據(jù)輸入預(yù)提取單元360 數(shù)據(jù)輸出預(yù)提取單元380 數(shù)據(jù)輸出單元400 數(shù)據(jù)選通信號產(chǎn)生單元420 數(shù)據(jù)選通信號輸入單元440 數(shù)據(jù)選通信號輸出單元具體實施方式
下文中，將參看附圖詳細(xì)描述根據(jù)本發(fā)明的半導(dǎo)體存儲裝置。
圖1展示了根據(jù)本發(fā)明的第一實施例的半導(dǎo)體存儲裝置的方框圖。該半導(dǎo)體存儲裝置包括時鐘產(chǎn)生單元10、數(shù)據(jù)選通信號產(chǎn)生單元20、存取信號輸入單元30、數(shù)據(jù)輸入電路40、輸入預(yù)提取單元50、核心區(qū)塊60、輸出預(yù)提取單元70，及數(shù)據(jù)輸出單元80。
時鐘產(chǎn)生單元10接收外部時鐘CLK并產(chǎn)生內(nèi)部時鐘ICLK及延遲鎖定回路(DLL)時鐘DLL_CLK。時鐘產(chǎn)生單元10包括內(nèi)部時鐘緩沖單元12及DLL時鐘產(chǎn)生單元14。內(nèi)部時鐘緩沖單元12接收外部時鐘CLK以輸出內(nèi)部時鐘ICLK。DLL時鐘產(chǎn)生單元14接收外部時鐘CLK以產(chǎn)生DLL時鐘DLL_CLK。DLL時鐘DLL_CLK為經(jīng)延遲一程序設(shè)計的時間以調(diào)整數(shù)據(jù)的輸出時序與外部時鐘CLK的轉(zhuǎn)變邊緣之間的差別時間的時鐘。
數(shù)據(jù)選通信號產(chǎn)生單元20包括數(shù)據(jù)選通信號輸入單元22及數(shù)據(jù)選通信號輸出單元24。數(shù)據(jù)選通信號輸入單元22接收自外部源提供的數(shù)據(jù)選通信號DQS，以產(chǎn)生具有內(nèi)部操作電壓電平的內(nèi)部數(shù)據(jù)選通信號DS_CLK。數(shù)據(jù)選通信號輸出單元24將DLL時鐘DLL_CLK作為數(shù)據(jù)選通信號DQS予以輸出。
存取信號輸入單元30包括指令解碼單元31及地址輸入單元32。指令解碼單元31響應(yīng)于內(nèi)部時鐘ICLK而接收及解碼如/CS、/RAS及CKE的指令信號，并將內(nèi)部指令信號產(chǎn)生入核心區(qū)塊60中。地址輸入單元32接收及解碼自外部源輸入的地址A<0:n>及存儲體地址BA<0:i>，以將內(nèi)部地址及內(nèi)部存儲體地址產(chǎn)生入核心區(qū)塊60中。
數(shù)據(jù)輸入單元40響應(yīng)于內(nèi)部數(shù)據(jù)選通信號DS_CLK而經(jīng)由輸入/輸出墊DQ PAD接收自外部源輸入的數(shù)據(jù)DI
，以輸出內(nèi)部數(shù)據(jù)MI。
輸入預(yù)提取單元50預(yù)提取內(nèi)部數(shù)據(jù)MI，并響應(yīng)于內(nèi)部數(shù)據(jù)選通信號DS_CLK而將內(nèi)部數(shù)據(jù)MI調(diào)準(zhǔn)成并列數(shù)據(jù)4MI，且響應(yīng)于內(nèi)部時鐘ICLK而將數(shù)據(jù)4MI輸出至核心區(qū)塊60中。輸入預(yù)提取單元50可響應(yīng)于內(nèi)部時鐘ICLK而將內(nèi)部數(shù)據(jù)MI調(diào)準(zhǔn)成并列數(shù)據(jù)4MI。
核心區(qū)塊60包括存儲體控制單元61、多個存儲體62、比特線感測放大單元63、模式寄存器64、行解碼器65、列地址計數(shù)器66，及列解碼器67。核心區(qū)塊60響應(yīng)于內(nèi)部指令信號而自輸入預(yù)提取單元50輸入對應(yīng)于內(nèi)部地址及內(nèi)部存儲體地址的數(shù)據(jù)，或?qū)⑺鰯?shù)據(jù)輸出至輸出預(yù)提取單元70中。
輸出預(yù)提取單元70響應(yīng)于內(nèi)部時鐘ICLK而自核心區(qū)塊70預(yù)提取數(shù)據(jù)；響應(yīng)于內(nèi)部時鐘ICLK而將已預(yù)提取的數(shù)據(jù)調(diào)準(zhǔn)成串聯(lián)數(shù)據(jù)；響應(yīng)于DLL時鐘DLL_CLK而將串聯(lián)數(shù)據(jù)輸出至數(shù)據(jù)輸出單元80中。輸出預(yù)提取單元70響應(yīng)于DLL時鐘DLL_CLK而將已預(yù)提取的數(shù)據(jù)調(diào)準(zhǔn)成串聯(lián)數(shù)據(jù)。數(shù)據(jù)輸出單元80響應(yīng)于DLL時鐘DLL_CLK而經(jīng)由輸入/輸出墊DQ PAD將串聯(lián)數(shù)據(jù)作為輸出數(shù)據(jù)DO
予以輸出。
圖2A展示了圖1中的半導(dǎo)體存儲裝置的寫入操作的時序圖。
在寫入操作的情況下，首先，內(nèi)部時鐘產(chǎn)生單元12使用外部時鐘CLK產(chǎn)生內(nèi)部時鐘ICLK。內(nèi)部時鐘ICLK的頻率與外部時鐘CLK的頻率相同。指令解碼單元31接收如/CS、/RAS及CKE的指令信號，并產(chǎn)生內(nèi)部指令信號，意即，用于寫入操作的內(nèi)部寫指令。地址輸入單元32使用自外部源輸入的地址A<0:n>及存儲體地址BA<0:i>而將內(nèi)部地址及內(nèi)部存儲體地址產(chǎn)生入核心區(qū)塊60中。
響應(yīng)于數(shù)據(jù)選通信號DQS的轉(zhuǎn)變而經(jīng)由輸入/輸出墊DQ PAD將輸入數(shù)據(jù)DI
輸入至數(shù)據(jù)輸入單元40。數(shù)據(jù)選通信號輸入單元22使用數(shù)據(jù)選通信號DQS產(chǎn)生內(nèi)部數(shù)據(jù)選通信號DS_CLK。內(nèi)部數(shù)據(jù)選通信號DS_CLK響應(yīng)于數(shù)據(jù)選通信號DQS的上升沿及下降沿而具有一轉(zhuǎn)變。
數(shù)據(jù)輸入單元40響應(yīng)于內(nèi)部數(shù)據(jù)選通信號DS_CLK的轉(zhuǎn)變而將輸入數(shù)據(jù)DI
作為內(nèi)部數(shù)據(jù)MI傳輸至輸入預(yù)提取單元50。輸入預(yù)提取單元50響應(yīng)于內(nèi)部數(shù)據(jù)選通信號DS_CLK而將內(nèi)部數(shù)據(jù)MI調(diào)準(zhǔn)成并列數(shù)據(jù)4MI，并響應(yīng)于內(nèi)部時鐘ICLK而輸出數(shù)據(jù)4MI。核心區(qū)塊60將數(shù)據(jù)4MI寫入對應(yīng)于內(nèi)部地址的存儲單元中。
在參考中，圖2A中的寫入延時WL為用于寫入操作的指令的輸入時間與用于至數(shù)據(jù)輸入/輸出墊DQ PAD的、寫入操作的數(shù)據(jù)的輸入時間之間的時間周期。通常，將寫入延時WL表示為“WL＝AL+CL-1”。一般地，在DDR2或DDR3說明書中，附加延時縮寫成“AL”，且CAS延時縮寫成“CL”。
如上所述，當(dāng)輸入數(shù)據(jù)并將其調(diào)準(zhǔn)成并列數(shù)據(jù)時，半導(dǎo)體存儲裝置將源自數(shù)據(jù)選通信號DQS的內(nèi)部數(shù)據(jù)選通信號DS_CLK用作參考信號。或者，當(dāng)輸入指令信號及地址并執(zhí)行寫入操作時，半導(dǎo)體存儲裝置將源自外部時鐘CLK的內(nèi)部時鐘ICLK用作參考信號。內(nèi)部數(shù)據(jù)選通信號DS_CLK及內(nèi)部時鐘ICLK具有相同的頻率。
圖2B展示了圖1中的半導(dǎo)體存儲裝置的讀取操作的時序圖。
在讀取操作的情況下，內(nèi)部時鐘產(chǎn)生單元12使用外部時鐘CLK產(chǎn)生內(nèi)部時鐘ICLK。DLL時鐘產(chǎn)生單元14產(chǎn)生DLL時鐘DLL_CLK。如上所述，DLL時鐘DLL_CLK為經(jīng)延遲程序設(shè)計的時間的時鐘。內(nèi)部時鐘ICLK及DLL時鐘DLL_CLK的頻率相同于外部時鐘CLK的頻率。
指令解碼單元31接收如/CS及/RAS及CKE的指令信號，并產(chǎn)生內(nèi)部指令信號，意即，用于讀取操作的內(nèi)部讀指令。地址輸入單元32使用自外部源輸入的地址A<0:n>及存儲體地址BA<0:i>將內(nèi)部地址及內(nèi)部存儲體地址產(chǎn)生入核心區(qū)塊60中。
核心區(qū)塊60將對應(yīng)于地址A<0:n>及存儲體地址BA<0:i>的數(shù)據(jù)4M輸出至輸出預(yù)提取單元70中。
輸出預(yù)提取單元70響應(yīng)于內(nèi)部時鐘ICLK而接收并列數(shù)據(jù)4M，并響應(yīng)于DLL時鐘DLL_CLK而將數(shù)據(jù)4M調(diào)準(zhǔn)成串聯(lián)數(shù)據(jù)MO。數(shù)據(jù)輸出單元80響應(yīng)于DLL時鐘DLL_CLK而經(jīng)由輸入/輸出墊DQ PAD將數(shù)據(jù)MO作為輸出數(shù)據(jù)DO
予以輸出。數(shù)據(jù)選通信號輸出單元24經(jīng)由數(shù)據(jù)選通信號墊DOQ PAD使用DLL時鐘DLL_CLK產(chǎn)生數(shù)據(jù)選通信號DQS。輸出數(shù)據(jù)DO
的輸出時序與數(shù)據(jù)選通信號DQS的轉(zhuǎn)變同步。
在參考中，讀取延時RL為用于讀取操作的指令的輸入時間與用于至數(shù)據(jù)輸入/輸出墊DQ PAD的、讀取操作的數(shù)據(jù)的輸出時間之間的時間周期。通常，在DDR2及DDR3說明書中，讀取延時RL表示為“RL＝AL+CL”。在圖2B中，半導(dǎo)體存儲裝置是設(shè)定為AL＝0及CL＝3。接著，CAS延時CL等于讀取延時RL。
如上所述，當(dāng)對輸出數(shù)據(jù)進(jìn)行輸出及將DLL時鐘DLL_CLK作為數(shù)據(jù)選通信號DQS輸出時，半導(dǎo)體存儲裝置使用DLL時鐘DLL_CLK?；蛘?，當(dāng)輸入指令信號及地址并執(zhí)行讀取操作時，半導(dǎo)體存儲裝置將源自外部時鐘CLK的內(nèi)部時鐘ICLK用作參考信號。同樣地，DLL時鐘DLL_CLK及內(nèi)部時鐘ICLK具有相同的頻率。
總而言之，半導(dǎo)體存儲裝置使用具有相同頻率的參考信號(意即，DLL時鐘DLL_CLK、內(nèi)部時鐘ICLK，及內(nèi)部數(shù)據(jù)選通信號DS_CLK)執(zhí)行寫入操作或讀取操作。
另一方面，通常，半導(dǎo)體存儲裝置執(zhí)行寫入操作或讀取操作超過一周期。也即，當(dāng)半導(dǎo)體存儲裝置執(zhí)行寫入操作或讀取操作時，需要參考信號的兩個或兩個以上的循環(huán)。每當(dāng)參考信號具有一轉(zhuǎn)變時，半導(dǎo)體存儲裝置消耗許多功率。附帶地，在參考信號的每一轉(zhuǎn)變時，現(xiàn)有技術(shù)的半導(dǎo)體存儲裝置未執(zhí)行有意義的操作。因此，在參考信號的任何轉(zhuǎn)變時，現(xiàn)有技術(shù)的半導(dǎo)體存儲裝置浪費(fèi)了不必要的功率。
為了提高數(shù)據(jù)傳輸率，必須提高參考信號的頻率。隨著參考信號的頻率變得愈高，不必要的功率變得愈高。因為在參考信號的轉(zhuǎn)變時，半導(dǎo)體存儲裝置未執(zhí)行任何有意義的操作，所以消耗的功率變得愈高。
為了解決以上問題，根據(jù)本發(fā)明的下一實施例的半導(dǎo)體存儲裝置分別使用具有不同頻率的兩個參考信號。
圖3展示了根據(jù)本發(fā)明的第二實施例的半導(dǎo)體存儲裝置的方框圖。
半導(dǎo)體存儲裝置包括操作時鐘產(chǎn)生單元120、數(shù)據(jù)時鐘產(chǎn)生單元140、操作區(qū)塊200，及數(shù)據(jù)輸入/輸出電路300。
操作時鐘產(chǎn)生單元120接收第一外部時鐘TCLK，并產(chǎn)生內(nèi)部操作時鐘TCLKI。內(nèi)部操作時鐘TCLKI的頻率相同于第一外部時鐘TCLK的頻率。數(shù)據(jù)時鐘產(chǎn)生單元140接收第二外部時鐘DCLK，并產(chǎn)生數(shù)據(jù)時鐘DCLKI。數(shù)據(jù)時鐘DCLK的頻率相同于第二外部時鐘DCLKI的頻率。然而，第二外部時鐘DCLK的頻率高于第一外部時鐘TCLK的頻率。
操作區(qū)塊200響應(yīng)于操作時鐘TCLKI而執(zhí)行一操作。特別地，操作區(qū)塊200響應(yīng)于操作時鐘TCLKI而分別將用于讀取操作的數(shù)據(jù)輸出至數(shù)據(jù)輸入/輸出電路300中，及自該數(shù)據(jù)輸入/輸出電路300接收用于寫入操作的數(shù)據(jù)。操作區(qū)塊200包括存取信號輸入單元200及核心區(qū)塊240。該存取信號輸入單元220包括指令解碼單元221及地址輸入單元222。該指令解碼單元221響應(yīng)于操作時鐘TCLKI而接收及解碼如/CS、/RAS及CKE的指令信號，并將內(nèi)部指令信號產(chǎn)生入核心區(qū)塊240中。地址輸入單元222接收及解碼自外部源輸入的地址A<0:n>及存儲體地址BA<0:i>，以將內(nèi)部地址及內(nèi)部存儲體地址產(chǎn)生入核心區(qū)塊240中。核心區(qū)塊240包括存儲體控制單元241、多個存儲體242、一比特線感測放大單元243、模式寄存器244、行解碼器245、列地址計數(shù)器246、及列解碼器247。核心區(qū)塊240響應(yīng)于內(nèi)部指令信號而分別自數(shù)據(jù)輸入/輸出電路300輸入對應(yīng)于內(nèi)部地址及內(nèi)部存儲體地址的數(shù)據(jù)，或?qū)⑺鰯?shù)據(jù)輸出至該數(shù)據(jù)輸入/輸出電路300中。
數(shù)據(jù)輸入/輸出電路300包括數(shù)據(jù)輸入單元320、數(shù)據(jù)輸入預(yù)提取單元340、數(shù)據(jù)輸出預(yù)提取單元360、及數(shù)據(jù)輸出單元380。數(shù)據(jù)輸入單元320響應(yīng)于數(shù)據(jù)時鐘DCLKI而經(jīng)由輸入/輸出墊DQ PAD接收自外部源輸入的數(shù)據(jù)DI
，以輸出內(nèi)部數(shù)據(jù)MI。輸入預(yù)提取單元340預(yù)提取內(nèi)部數(shù)據(jù)MI，并響應(yīng)于數(shù)據(jù)時鐘DCLKI而將內(nèi)部數(shù)據(jù)MI調(diào)準(zhǔn)成并列數(shù)據(jù)4MI，且響應(yīng)于操作時鐘TCLKI而將數(shù)據(jù)4MI輸出至核心區(qū)塊240中。輸入預(yù)提取單元340可響應(yīng)于操作時鐘TCLKI而將內(nèi)部數(shù)據(jù)MI調(diào)準(zhǔn)成并列數(shù)據(jù)4MI。輸出預(yù)提取單元360響應(yīng)于操作時鐘TCLKI而自核心區(qū)塊240預(yù)提取數(shù)據(jù)；響應(yīng)于操作時鐘TCLKI而將已預(yù)提取的數(shù)據(jù)調(diào)準(zhǔn)成串聯(lián)數(shù)據(jù)；響應(yīng)于數(shù)據(jù)時鐘DCLKI而將串聯(lián)數(shù)據(jù)輸出至數(shù)據(jù)輸出單元380中。輸出預(yù)提取單元360可響應(yīng)于數(shù)據(jù)時鐘DCLKI而將已預(yù)提取的數(shù)據(jù)調(diào)準(zhǔn)成串聯(lián)數(shù)據(jù)。數(shù)據(jù)輸出單元380響應(yīng)于數(shù)據(jù)時鐘DCLKI而經(jīng)由輸入/輸出墊DQ PAD將串聯(lián)數(shù)據(jù)作為輸出數(shù)據(jù)DO
予以輸出。輸入預(yù)提取單元340及輸出預(yù)提取單元360改變一參考信號，以傳輸及處理數(shù)據(jù)。也即，輸入預(yù)提取單元340將數(shù)據(jù)時鐘DCLKI改變成操作時鐘TCLKI作為一參考信號，以處理數(shù)據(jù)。輸出預(yù)提取單元360將操作時鐘TCLKI改變成數(shù)據(jù)時鐘DCLKI作為一參考信號，以傳輸數(shù)據(jù)。此是稱作域交叉操作。
總而言之，根據(jù)第二實施例的半導(dǎo)體存儲裝置接收兩個參考信號，意即，彼此具有不同頻率的第一外部時鐘TCLK及第二外部時鐘DCLK。將第一外部時鐘TCLK施加至指令信號及地址的輸入端，且將其用于具有多個存儲單元的核心區(qū)塊。將第二外部時鐘DCLK施加至輸入及輸出數(shù)據(jù)。
此外，半導(dǎo)體存儲裝置可接收一參考信號并將該一參考信號劃分成兩個或兩個以上內(nèi)部參考信號，且接著將已劃分的信號應(yīng)用于數(shù)據(jù)存取的適當(dāng)操作。在此情況下，半導(dǎo)體存儲裝置可具有一用于劃分信號頻率的劃分單元。
圖4A展示了圖3中的半導(dǎo)體存儲裝置的寫入操作的時序圖。
在寫入操作的情況下，首先，操作時鐘產(chǎn)生單元120使用第一外部時鐘TCLK產(chǎn)生操作時鐘TCLKI。操作時鐘TCLKI的頻率相同于第一外部時鐘TCLK的頻率。數(shù)據(jù)時鐘產(chǎn)生單元140使用第二外部時鐘DCLK產(chǎn)生數(shù)據(jù)時鐘DCLKI。數(shù)據(jù)時鐘DCLKI的頻率相同于第二外部時鐘DCLK的頻率。第二外部時鐘DCLK的頻率高于第一外部時鐘TCLK的頻率。在此例證中，第二外部時鐘DCLK的頻率為第一外部時鐘TCLK的頻率的兩倍高。因此，數(shù)據(jù)時鐘DCLKI的頻率為第一外部時鐘TCLKI的頻率的兩倍高。
指令解碼單元221接收如/CS及RAS及CKE的指令信號，并產(chǎn)生用于寫入操作的內(nèi)部寫指令。地址輸入單元222使用自外部源輸入的地址A<0:n>及存儲體地址BA<0:i>將內(nèi)部地址及內(nèi)部存儲體地址產(chǎn)生入核心區(qū)塊240中。
響應(yīng)于第二外部時鐘DCLK的轉(zhuǎn)變而經(jīng)由輸入/輸出墊DQ PAD將輸入數(shù)據(jù)DI
輸入至數(shù)據(jù)輸入單元320。數(shù)據(jù)輸入單元320響應(yīng)于數(shù)據(jù)時鐘DCLKI的轉(zhuǎn)變而將輸入數(shù)據(jù)DI
作為內(nèi)部數(shù)據(jù)MI傳輸至輸入預(yù)提取單元340。輸入預(yù)提取單元340響應(yīng)于數(shù)據(jù)時鐘DCLKI而將內(nèi)部數(shù)據(jù)MI調(diào)準(zhǔn)成并列數(shù)據(jù)4MI，并響應(yīng)于操作時鐘TCLKI而輸出數(shù)據(jù)4MI。核心區(qū)塊240將數(shù)據(jù)4MI寫入對應(yīng)于內(nèi)部地址的存儲單元中。
如上所述，當(dāng)輸入數(shù)據(jù)并將其調(diào)準(zhǔn)成并列數(shù)據(jù)時，半導(dǎo)體存儲裝置將源自第二外部時鐘DCLK的數(shù)據(jù)時鐘DCLKI用作參考信號?；蛘?，當(dāng)輸入指令信號及地址并執(zhí)行寫入操作時，半導(dǎo)體存儲裝置將源自第一外部時鐘TCLK的操作時鐘TCLKI用作參考信號。
圖4B展示了圖3中的半導(dǎo)體存儲裝置的讀取操作的時序圖。
在讀取操作的情況下，操作時鐘產(chǎn)生單元120使用第一外部時鐘TCLK產(chǎn)生操作時鐘TCLKI。操作時鐘TCLKI的頻率相同于第一外部時鐘TCLK的頻率。數(shù)據(jù)時鐘產(chǎn)生單元140使用第二外部時鐘DCLK產(chǎn)生數(shù)據(jù)時鐘DCLKI。數(shù)據(jù)時鐘DCLKI的頻率相同于第二外部時鐘DCLK的頻率。第二外部時鐘DCLK的頻率高于第一外部時鐘TCLK的頻率。在此例證中，第二外部時鐘DCLK的頻率為第一外部時鐘TCLK的頻率的兩倍高。因此，數(shù)據(jù)時鐘DCLKI的頻率為第一外部時鐘TCKKI的頻率的兩倍高。
指令解碼單元221接收如/CS及RAS及CKE的指令信號，并產(chǎn)生用于讀取操作的內(nèi)部讀指令。地址輸入單元222使用自外部源輸入的地址A<0:n>及存儲體地址BA<0:i>將內(nèi)部地址及內(nèi)部存儲體地址產(chǎn)生入核心區(qū)塊240中。
核心區(qū)塊240將對應(yīng)于地址A<0:n>及存儲體地址BA<0:i>的數(shù)據(jù)4MO輸出至輸出預(yù)提取單元360中。
輸出預(yù)提取單元360響應(yīng)于操作時鐘TCLK而接收并列數(shù)據(jù)4MO，并響應(yīng)于數(shù)據(jù)時鐘DCLKI而將數(shù)據(jù)4MO調(diào)準(zhǔn)成串聯(lián)數(shù)據(jù)MO。數(shù)據(jù)輸出單元380響應(yīng)于數(shù)據(jù)時鐘DCLKI而經(jīng)由輸入/輸出墊DQ PAD將數(shù)據(jù)MO作為輸出數(shù)據(jù)DO
予以輸出。
第一外部時鐘TCLK與第二外部時鐘DCLK的頻率之間的相關(guān)性是判定為用于預(yù)提取數(shù)據(jù)的比特數(shù)目。舉例而言，如上所述，在4比特預(yù)提取操作的情況下，第二外部時鐘DCLK的頻率可為第一外部時鐘TCLK的頻率的兩倍高。同樣地，在8比特預(yù)提取操作的情況下，第二外部時鐘DCLK的頻率可為第一外部時鐘TCLK的頻率的四倍高。
如上所述，當(dāng)對輸出數(shù)據(jù)進(jìn)行輸出時，半導(dǎo)體存儲裝置使用源自第二外部時鐘TCLK的數(shù)據(jù)時鐘DCLKI。當(dāng)輸入指令信號及地址并執(zhí)行讀取操作時，半導(dǎo)體存儲裝置將源自第一外部時鐘TCLK的操作時鐘TCLKI用作參考信號。
總而言之，半導(dǎo)體存儲裝置使用彼此具有不同頻率的兩個參考信號(意即，數(shù)據(jù)時鐘DCLKI及操作時鐘TCLKI)執(zhí)行寫入操作或讀取操作。
若在固定第一外部時鐘TCLK的頻率的狀態(tài)下提高第二外部時鐘DCLK的頻率，則同時提高了半導(dǎo)體存儲裝置的數(shù)據(jù)傳輸率且減少了不必要的功率消耗。也即，數(shù)據(jù)輸入/輸出的速率是判定為第二外部時鐘DCLK的頻率，且用于存取數(shù)據(jù)的操作有效地為具有相對較低頻率的第一外部時鐘TCLK的頻率。因此，在核心區(qū)域中，可減少操作時鐘的轉(zhuǎn)變中的不必要功率消耗。
此外，因為半導(dǎo)體存儲裝置響應(yīng)于具有相對較低頻率的第一外部時鐘TCLK而執(zhí)行讀取操作或?qū)懭氩僮鳎钥稍黾佑糜谠诎雽?dǎo)體存儲裝置中傳輸數(shù)據(jù)的設(shè)定時間及保持時間的容限。
圖5展示了根據(jù)本發(fā)明的第三實施例的半導(dǎo)體存儲裝置的方框圖。
半導(dǎo)體存儲裝置包括操作時鐘產(chǎn)生單元120、數(shù)據(jù)時鐘產(chǎn)生單元140、操作區(qū)塊200、數(shù)據(jù)輸入/輸出電路300A、及數(shù)據(jù)選通信號產(chǎn)生單元400。
操作時鐘產(chǎn)生單元120接收第一外部時鐘TCLK，并產(chǎn)生內(nèi)部操作時鐘TCLKI。內(nèi)部操作時鐘TCLKI的頻率相同于第一外部時鐘TCLK的頻率。數(shù)據(jù)時鐘產(chǎn)生單元140接收第二外部時鐘DCLK，并產(chǎn)生數(shù)據(jù)時鐘DCLKI。數(shù)據(jù)時鐘DCLK的頻率相同于第二外部時鐘DCLK的頻率。然而，第二外部時鐘DCLK的頻率高于第一外部時鐘TCLK的頻率。
數(shù)據(jù)選通信號產(chǎn)生單元400包括數(shù)據(jù)選通信號輸入單元420及數(shù)據(jù)選通信號輸出單元440。數(shù)據(jù)選通信號輸入單元420接收自外部源提供的數(shù)據(jù)選通信號DQS，以產(chǎn)生內(nèi)部數(shù)據(jù)選通信號DS_CLK。數(shù)據(jù)選通信號輸出單元440將數(shù)據(jù)時鐘DLL_CLK作為數(shù)據(jù)選通信號DQS予以輸出。圖6中的半導(dǎo)體存儲裝置使用了用于輸入或輸出數(shù)據(jù)的數(shù)據(jù)選通信號DQS。數(shù)據(jù)選通信號DQS的頻率相同于第二外部時鐘DCLK的頻率。
操作區(qū)塊200響應(yīng)于操作時鐘TCLKI而執(zhí)行一操作。特別地，操作區(qū)塊200響應(yīng)于操作時鐘TCLKI而分別將用于讀取操作的數(shù)據(jù)輸出至數(shù)據(jù)輸入/輸出電路300A中，及自該數(shù)據(jù)輸入/輸出電路300A接收用于寫入操作的數(shù)據(jù)。操作區(qū)塊200包括存取信號輸入單元200及核心區(qū)塊240。存取信號輸入單元220包括指令解碼單元221及地址輸入單元222。該指令解碼單元221響應(yīng)于操作時鐘TCLKI而接收及解碼如CS、/RAS及CKE的指令信號，并將內(nèi)部指令信號產(chǎn)生入核心區(qū)塊240中。地址輸入單元222接收及解碼自外部源輸入的地址A<0:n>及存儲體地址BA<0:i>，以將內(nèi)部地址及內(nèi)部存儲體地址產(chǎn)生入核心區(qū)塊240中。核心區(qū)塊240包括存儲體控制單元241、多個存儲體242、一比特線感測放大單元243、模式寄存器244、行解碼器245、列地址計數(shù)器246、及列解碼器247。核心區(qū)塊240響應(yīng)于內(nèi)部指令信號而自數(shù)據(jù)輸入/輸出電路300輸入分別對應(yīng)于內(nèi)部地址及內(nèi)部存儲體地址的數(shù)據(jù)，或?qū)⑺鰯?shù)據(jù)輸出至該數(shù)據(jù)輸入/輸出電路300中。
數(shù)據(jù)輸入/輸出電路300A包括數(shù)據(jù)輸入單元320A、數(shù)據(jù)輸入預(yù)提取單元340A、數(shù)據(jù)輸出預(yù)提取單元360、及數(shù)據(jù)輸出單元380。數(shù)據(jù)輸入單元320A響應(yīng)于內(nèi)部數(shù)據(jù)選通信號DS_CLK而經(jīng)由輸入/輸出墊DQ PAD接收自外部源輸入的數(shù)據(jù)DI
，以輸出內(nèi)部數(shù)據(jù)MI。輸入預(yù)提取單元340A預(yù)提取內(nèi)部數(shù)據(jù)MI，并響應(yīng)于內(nèi)部數(shù)據(jù)選通信號DS_CLK而將內(nèi)部數(shù)據(jù)MI調(diào)準(zhǔn)成并列數(shù)據(jù)4MI，且響應(yīng)于操作時鐘TCLKI而將數(shù)據(jù)4MI輸出至核心區(qū)塊240中。輸入預(yù)提取單元340A響應(yīng)于操作時鐘TCLKI而將內(nèi)部數(shù)據(jù)MI調(diào)準(zhǔn)成并列數(shù)據(jù)4MI。輸出預(yù)提取單元360響應(yīng)于操作時鐘TCLKI而自核心區(qū)塊240預(yù)提取數(shù)據(jù)；響應(yīng)于操作時鐘TCLKI而將已預(yù)提取的數(shù)據(jù)調(diào)準(zhǔn)成串聯(lián)數(shù)據(jù)；響應(yīng)于數(shù)據(jù)時鐘DCLKI而將串聯(lián)數(shù)據(jù)輸出至數(shù)據(jù)輸出單元380中。輸出預(yù)提取單元360響應(yīng)于數(shù)據(jù)時鐘DCLKI而將已預(yù)提取的數(shù)據(jù)調(diào)準(zhǔn)成串聯(lián)數(shù)據(jù)。數(shù)據(jù)輸出單元380響應(yīng)于數(shù)據(jù)時鐘DCLKI而經(jīng)由輸入/輸出墊DQ PAD將串聯(lián)數(shù)據(jù)作為輸出數(shù)據(jù)DO
予以輸出。
總而言之，根據(jù)第三實施例的半導(dǎo)體存儲裝置接收三個參考信號，也即，彼此具有不同頻率的第一外部時鐘TCLK、第二外部時鐘DCLK、及數(shù)據(jù)選通信號DQS。在此例證中，第二外部時鐘DCLK及數(shù)據(jù)選通信號DQS是描述為具有相同頻率。將第一外部時鐘TCLK施加至指令信號及地址的輸入端，并將其用于具有多個存儲單元的核心區(qū)塊。將第二外部時鐘DCLK應(yīng)用于數(shù)據(jù)的輸出操作。將第三外部時鐘DQS施加至輸入數(shù)據(jù)。
此外，半導(dǎo)體存儲裝置可接收僅一參考信號，并將該一個參考信號劃分成兩個或兩個以上的內(nèi)部參考信號，且接著將已劃分的信號應(yīng)用于數(shù)據(jù)存取的適當(dāng)操作。在此情況下，半導(dǎo)體存儲裝置可具有一用于劃分信號頻率的劃分單元。
圖6A展示了圖5中的半導(dǎo)體存儲裝置的寫入操作的時序圖。
在寫入操作的情況下，首先，操作時鐘產(chǎn)生單元120使用第一外部時鐘TCLK產(chǎn)生操作時鐘TCLKI。操作時鐘TCLKI的頻率相同于第一外部時鐘TCLK的頻率。數(shù)據(jù)時鐘產(chǎn)生單元140使用第二外部時鐘DCLK產(chǎn)生數(shù)據(jù)時鐘DCLKI。數(shù)據(jù)時鐘DCLKI的頻率相同于第二外部時鐘DCLK的頻率。第二外部時鐘DCLK的頻率高于第一外部時鐘TCLK的頻率。在此例證中，第二外部時鐘DCLK的頻率為第一外部時鐘TCLK的頻率的兩倍高。因此，數(shù)據(jù)時鐘DCLKI的頻率為第一外部時鐘TCLK的頻率的兩倍高。
響應(yīng)于數(shù)據(jù)選通信號DQS的轉(zhuǎn)變而經(jīng)由輸入/輸出墊DQ PAD將輸入數(shù)據(jù)DI
輸入至數(shù)據(jù)輸入單元320A。數(shù)據(jù)選通信號輸入單元420使用數(shù)據(jù)選通信號DQS產(chǎn)生內(nèi)部數(shù)據(jù)選通信號DS_CLK。內(nèi)部數(shù)據(jù)選通信號DS_CLK響應(yīng)于數(shù)據(jù)選通信號DQS的上升沿及下降沿而具有一轉(zhuǎn)變。
指令解碼單元221接收如/CS及/RAS及CKE的指令信號，并產(chǎn)生用于寫入操作的內(nèi)部寫指令。地址輸入單元222使用自外部源輸入的地址A<0:n>及存儲體地址BA<0:i>將內(nèi)部地址及內(nèi)部存儲體地址產(chǎn)生入核心區(qū)塊240中。
數(shù)據(jù)輸入單元320A響應(yīng)于內(nèi)部數(shù)據(jù)選通信號DS_CLK的轉(zhuǎn)變而將輸入數(shù)據(jù)DI
作為內(nèi)部數(shù)據(jù)MI傳輸至輸入預(yù)提取單元340A。輸入預(yù)提取單元340A響應(yīng)于內(nèi)部數(shù)據(jù)選通信號DS_CLK而將內(nèi)部數(shù)據(jù)MI調(diào)準(zhǔn)成并列數(shù)據(jù)4MI，并響應(yīng)于操作時鐘TCLKI而輸出數(shù)據(jù)4MI。核心區(qū)塊240將數(shù)據(jù)4MI寫入對應(yīng)于內(nèi)部地址的存儲單元中。
如上所述，當(dāng)輸入數(shù)據(jù)并將其調(diào)準(zhǔn)成并列數(shù)據(jù)時，半導(dǎo)體存儲裝置將源自數(shù)據(jù)選通信號的內(nèi)部數(shù)據(jù)選通信號DS_CLK用作參考信號?；蛘?，當(dāng)輸入指令信號及地址并執(zhí)行寫入操作時，半導(dǎo)體存儲裝置將源自第一外部時鐘TCLK的操作時鐘TCLKI用作參考信號。
圖6B展示了圖5中的半導(dǎo)體存儲裝置的讀取操作的時序圖。
在讀取操作的情況下，操作時鐘產(chǎn)生單元120使用第一外部時鐘TCLK產(chǎn)生操作時鐘TCLKI。操作時鐘TCLKI的頻率相同于第一外部時鐘TCLK的頻率。數(shù)據(jù)時鐘產(chǎn)生單元140使用第二外部時鐘DCLK產(chǎn)生數(shù)據(jù)時鐘DCLKI。數(shù)據(jù)時鐘DCLKI的頻率相同于第二外部時鐘DCLK的頻率。第二外部時鐘DCLK的頻率高于第一外部時鐘TCLK的頻率。在此例證中，第二外部時鐘DCLK的頻率為第一外部時鐘TCLK的頻率的兩倍高。因此，數(shù)據(jù)時鐘DCLKI的頻率為第一外部時鐘TCLK的頻率的兩倍高。
指令解碼單元221接收如/CS及/RAS及CKE的指令信號，并產(chǎn)生用于讀取操作的內(nèi)部讀取指令。地址輸入單元222使用自外部源輸入的地址A<0:n>及存儲體地址BA<0:i>將內(nèi)部地址及內(nèi)部存儲體地址產(chǎn)生入核心區(qū)塊240中。
核心區(qū)塊240將對應(yīng)于地址A<0:n>及存儲體地址BA<0:i>的數(shù)據(jù)4MO輸出至輸出預(yù)提取單元360中。
輸出預(yù)提取單元360響應(yīng)于操作時鐘TCLKI而接收并列數(shù)據(jù)4MO，并響應(yīng)于數(shù)據(jù)時鐘DCLKI而將數(shù)據(jù)4MO調(diào)準(zhǔn)成串聯(lián)數(shù)據(jù)MO。數(shù)據(jù)輸出單元380響應(yīng)于數(shù)據(jù)時鐘DCLKI而經(jīng)由輸入/輸出墊DQ PAD將數(shù)據(jù)MO作為輸出數(shù)據(jù)DO
予以輸出。
如上所述，當(dāng)對輸出數(shù)據(jù)進(jìn)行輸出時，半導(dǎo)體存儲裝置使用源自第二外部時鐘TCLK的數(shù)據(jù)時鐘DCLKI。同樣地，當(dāng)輸入指令信號及地址并執(zhí)行讀取操作時，半導(dǎo)體存儲裝置將源自第一外部時鐘TCLK的操作時鐘TCLKI用作參考信號。
總而言之，半導(dǎo)體存儲裝置使用三個參考信號(意即，數(shù)據(jù)時鐘DCLKI、操作時鐘TCLKI、及內(nèi)部數(shù)據(jù)選通信號DS_CLK)執(zhí)行寫入操作或讀取操作。
若在固定第一外部時鐘TLCK的頻率的狀態(tài)下提高第二外部時鐘DLCK的頻率，則同時提高了半導(dǎo)體存儲裝置的數(shù)據(jù)傳輸率并減少了不必要的或率消耗。也即，數(shù)據(jù)輸入/輸出的速率是判定為第二外部時鐘DLCK的頻率，且用于存取數(shù)據(jù)的操作有效地為具有相對較低頻率的第一外部時鐘TCLK的頻率。因此，在核心區(qū)域中，可減少操作時鐘的轉(zhuǎn)變中的不必要功率消耗。
此外，因為半導(dǎo)體存儲裝置響應(yīng)于具有相對較低頻率的第一外部時鐘TCLK而執(zhí)行讀取操作或?qū)懭氩僮?，所以可增加用于在半?dǎo)體存儲裝置中傳輸數(shù)據(jù)的設(shè)定時間及保持時間的容限。
盡管已揭示上述半導(dǎo)體存儲裝置，但可使用各種替代方案、修正及等效物。舉例而言，本領(lǐng)域技術(shù)人員了解，可在任何類型的邏輯電路的情形中采用結(jié)合圖3及圖5描述的方框圖，以及參考信號之間的頻差。
本申請案含有與分別在2005年9月29日及2006年4月7日于韓國專利局申請的韓國專利申請案第2005-90964號及第2005-31956號有關(guān)的主旨，其專利申請案的全部內(nèi)容以引用的方式并入本文中。
盡管已參看特殊實施例對本發(fā)明進(jìn)行了描述，但本領(lǐng)域技術(shù)人員將明顯看出，在不偏離如以下權(quán)利要求所界定的本發(fā)明的精神及范疇的情況下，可進(jìn)行各種改變及修正。
權(quán)利要求
1.一種用于操作半導(dǎo)體存儲裝置的方法，其包含響應(yīng)于具有第一頻率的第一時鐘信號，而執(zhí)行用于輸入及輸出數(shù)據(jù)的第一操作；及響應(yīng)于具有第二頻率的第二時鐘信號，而執(zhí)行用于存儲及讀出一核心區(qū)域中的該數(shù)據(jù)的第二操作，其中該第一頻率不同于該第二頻率。
2.如權(quán)利要求1所述的方法，其中該第一頻率高于該第二頻率。
3.如權(quán)利要求2所述的方法，其中該第一頻率比該第二頻率高N倍，N為一整數(shù)。
4.如權(quán)利要求2所述的方法，其中該第二操作包括一響應(yīng)于該第二時鐘信號而接收一指令及地址的操作。
5.一種半導(dǎo)體存儲裝置，其包含一操作單元，其用于響應(yīng)于具有第一頻率的第一時鐘信號，而存儲用于寫入操作的第一數(shù)據(jù)，或讀出用于讀取操作的第二數(shù)據(jù)；及一數(shù)據(jù)輸入/輸出單元，其用于響應(yīng)于具有第二頻率的第二時鐘信號，而自一外部源輸入該第一數(shù)據(jù)，或?qū)⒃摰诙?shù)據(jù)輸出至一外部目的地，其中該第一頻率不同于該第二頻率。
6.如權(quán)利要求5所述的半導(dǎo)體存儲裝置，其進(jìn)一步包含一用于劃分該第一時鐘信號，以產(chǎn)生該第二時鐘信號的劃分單元。
7.如權(quán)利要求5所述的半導(dǎo)體存儲裝置，其中該第一頻率低于該第二頻率。
8.如權(quán)利要求7所述的半導(dǎo)體存儲裝置，其中該第一頻率比該第二頻率低N倍，其中該數(shù)字N為一整數(shù)。
9.如權(quán)利要求5所述的半導(dǎo)體存儲裝置，其中該數(shù)據(jù)輸入/輸出單元包括一數(shù)據(jù)傳輸單元，其用于將該第一數(shù)據(jù)自該外部源傳輸至一預(yù)提取單元中，或?qū)⒃摰诙?shù)據(jù)自該預(yù)提取單元傳輸至該外部目的地；及預(yù)提取單元，其用于將該第一時鐘信號改變成該第二時鐘信號或?qū)⒃摰诙r鐘信號改變成該第一時鐘信號而作為一參考信號，以傳輸該第一數(shù)據(jù)或該第二數(shù)據(jù)。
10.如權(quán)利要求9所述的半導(dǎo)體存儲裝置，其中該預(yù)提取單元包括一數(shù)據(jù)輸入預(yù)提取單元，其用于將該第二時鐘信號改變成該第一時鐘信號而作為該參考信號，以傳輸該第一數(shù)據(jù)；及一數(shù)據(jù)輸出預(yù)提取單元，其用于將該第一時鐘信號改變成該第二時鐘信號而作為該參考信號，以傳輸該第二數(shù)據(jù)。
11.如權(quán)利要求10所述的半導(dǎo)體存儲裝置，其中該數(shù)據(jù)傳輸單元包括一數(shù)據(jù)輸入單元，其用于響應(yīng)于該第二時鐘信號而將該第一數(shù)據(jù)自該外部源傳輸至該數(shù)據(jù)輸入預(yù)提取單元中；及一數(shù)據(jù)輸出單元，其用于響應(yīng)于該第二時鐘信號而將該第二數(shù)據(jù)自該輸出預(yù)提取單元傳輸至該外部目的地。
12.如權(quán)利要求11所述的半導(dǎo)體存儲裝置，其中該操作單元包括一信號輸入單元，其用于接收用于該寫入操作或該讀取操作的指令信號及地址；及一核心區(qū)塊，其用于對應(yīng)于所述指令信號及所述地址而存儲該第一數(shù)據(jù)或讀出該第二數(shù)據(jù)。
13.一種半導(dǎo)體存儲裝置，其包含一操作時鐘產(chǎn)生單元，其用于響應(yīng)于具有第一頻率的第一外部時鐘而產(chǎn)生一操作時鐘；一數(shù)據(jù)時鐘產(chǎn)生單元，其用于響應(yīng)于具有第二頻率的第二外部時鐘而產(chǎn)生一數(shù)據(jù)時鐘；一操作單元，其用于響應(yīng)于該操作時鐘，而存儲用于一寫入操作的第一數(shù)據(jù)，或讀出用于一讀取操作的第二數(shù)據(jù)；及一數(shù)據(jù)輸入/輸出單元，其用于響應(yīng)于該數(shù)據(jù)時鐘，而自一外部源接收該第一數(shù)據(jù)，或?qū)⒃摰诙?shù)據(jù)輸出至一外部目的地，其中該第一頻率不同于該第二頻率。
14.如權(quán)利要求13所述的半導(dǎo)體存儲裝置，其中該第一頻率低于該第二頻率。
15.如權(quán)利要求14所述的半導(dǎo)體存儲裝置，其中該第一頻率比該第二頻率低N倍，數(shù)字N為一整數(shù)。
16.如權(quán)利要求13所述的半導(dǎo)體存儲裝置，其中該數(shù)據(jù)輸入/輸出單元包括一數(shù)據(jù)傳輸單元，其用于將該第一數(shù)據(jù)自該外部源傳輸至一預(yù)提取單元中，或?qū)⒃摰诙?shù)據(jù)自該預(yù)提取單元傳輸至該外部目的地；及該預(yù)提取單元，其用于將該第一外部時鐘改變成該操作時鐘或?qū)⒃摰诙獠繒r鐘改變成該數(shù)據(jù)時鐘而作為一參考信號，以傳輸該第一數(shù)據(jù)或該第二數(shù)據(jù)。
17.如權(quán)利要求16所述的半導(dǎo)體存儲裝置，其中該預(yù)提取單元包括一數(shù)據(jù)輸入預(yù)提取單元，其用于將該第一外部時鐘改變成該操作時鐘而作為該參考信號，以傳輸該第一數(shù)據(jù)；及一數(shù)據(jù)輸出預(yù)提取單元，其用于將該第二外部時鐘改變成該數(shù)據(jù)時鐘而作為該參考信號，以傳輸該第二數(shù)據(jù)。
18.如權(quán)利要求17所述的半導(dǎo)體存儲裝置，其中該數(shù)據(jù)傳輸單元包括一數(shù)據(jù)輸入單元，其用于響應(yīng)于該數(shù)據(jù)時鐘，而將該第一數(shù)據(jù)自該外部源傳輸至該數(shù)據(jù)輸入預(yù)提取單元中；及一數(shù)據(jù)輸出單元，其用于響應(yīng)于該數(shù)據(jù)時鐘，而將該第二數(shù)據(jù)自該輸出預(yù)提取單元傳輸至該外部目的地。
19.如權(quán)利要求18所述的半導(dǎo)體存儲裝置，其中該操作單元包括一信號輸入單元，其用于接收用于該寫入操作或該讀取操作的指令信號及地址；及一核心區(qū)塊，其用于對應(yīng)于所述指令信號及所述地址而存儲該第一數(shù)據(jù)或讀出該第二數(shù)據(jù)。
20.一種用于操作半導(dǎo)體存儲裝置的方法，其包含響應(yīng)于具有第一頻率的操作時鐘而接收一寫指令及地址；響應(yīng)于具有第二頻率的數(shù)據(jù)時鐘而自一外部源接收數(shù)據(jù)；及響應(yīng)于該操作時鐘而將該數(shù)據(jù)存儲入對應(yīng)于該寫指令及所述地址的存儲單元中，其中該第一頻率不同于該第二頻率。
21.如權(quán)利要求20所述的方法，其進(jìn)一步包含響應(yīng)于該操作時鐘而將來自該外部源的該數(shù)據(jù)調(diào)準(zhǔn)成一并列數(shù)據(jù)，將該并列數(shù)據(jù)存儲于所述存儲單元中。
22.如權(quán)利要求21所述的方法，其中該第一頻率低于該第二頻率。
23.如權(quán)利要求22所述的方法，其中該第一頻率比該第二頻率低N倍，N為一整數(shù)。
24.一種用于操作半導(dǎo)體存儲裝置的方法，其包含響應(yīng)于具有第一頻率的操作時鐘而接收一讀指令及地址；響應(yīng)于該操作時鐘而讀出存儲在對應(yīng)于該讀指令及所述地址的存儲單元中的數(shù)據(jù)；及響應(yīng)于具有第二頻率的數(shù)據(jù)時鐘，而將該數(shù)據(jù)輸出至一外部目的地，其中該第一頻率不同于該第二頻率。
25.如權(quán)利要求24所述的方法，其進(jìn)一步包含響應(yīng)于該數(shù)據(jù)時鐘而將該數(shù)據(jù)調(diào)準(zhǔn)成一串聯(lián)數(shù)據(jù)，輸出該串聯(lián)數(shù)據(jù)。
26.如權(quán)利要求24所述的方法，其中該第一頻率低于該第二頻率。
27.如權(quán)利要求26所述的方法，其中該第一頻率比該第二頻率低N倍，N為一整數(shù)。
28.一種半導(dǎo)體存儲裝置，其包含一數(shù)據(jù)選通信號產(chǎn)生單元，其用于響應(yīng)于用于一寫入操作的數(shù)據(jù)選通信號而產(chǎn)生一內(nèi)部數(shù)據(jù)選通信號，及響應(yīng)于一數(shù)據(jù)時鐘而產(chǎn)生一用于讀取操作的讀取數(shù)據(jù)選通信號；一操作單元，其用于響應(yīng)于一操作時鐘而存儲用于該寫入操作的第一數(shù)據(jù)，或讀出用于該讀取操作的第二數(shù)據(jù)；及一數(shù)據(jù)輸入/輸出單元，其用于響應(yīng)于該內(nèi)部數(shù)據(jù)選通信號而自一外部源接收該第一數(shù)據(jù)，及響應(yīng)于該數(shù)據(jù)時鐘而將該第二數(shù)據(jù)輸出至一外部目的地，其中該第一頻率不同于該第二頻率。
29.如權(quán)利要求28所述的半導(dǎo)體存儲裝置，其進(jìn)一步包含一用于劃分該數(shù)據(jù)時鐘以產(chǎn)生該操作時鐘的劃分單元。
30.如權(quán)利要求29所述的半導(dǎo)體存儲裝置，其中該操作時鐘的頻率低于該數(shù)據(jù)時鐘的頻率。
31.如權(quán)利要求30所述的半導(dǎo)體存儲裝置，其中該數(shù)據(jù)時鐘的該頻率相同于該內(nèi)部數(shù)據(jù)選通信號的頻率。
32.如權(quán)利要求31所述的半導(dǎo)體存儲裝置，其中該數(shù)據(jù)選通信號的頻率相同于讀取數(shù)據(jù)選通信號的頻率。
33.一種半導(dǎo)體存儲裝置，其包含一操作時鐘產(chǎn)生單元，其用于響應(yīng)于具有第一頻率的第一外部時鐘而產(chǎn)生一操作時鐘；一數(shù)據(jù)時鐘產(chǎn)生單元，其用于響應(yīng)于具有第二頻率的第二外部時鐘而產(chǎn)生一數(shù)據(jù)時鐘；一數(shù)據(jù)選通信號產(chǎn)生單元，其用于響應(yīng)于一用于寫入操作的數(shù)據(jù)選通信號而產(chǎn)生一內(nèi)部數(shù)據(jù)選通信號，及響應(yīng)于該數(shù)據(jù)時鐘而產(chǎn)生一用于讀取操作的數(shù)據(jù)選通信號；一操作單元，其用于響應(yīng)于該操作時鐘而存儲用于寫入操作的第一數(shù)據(jù)，或讀出用于讀取操作的第二數(shù)據(jù)；及一數(shù)據(jù)輸入/輸出單元，其用于響應(yīng)于該內(nèi)部數(shù)據(jù)選通信號而自一外部源接收該第一數(shù)據(jù)，及響應(yīng)于該數(shù)據(jù)時鐘而將該第二數(shù)據(jù)輸出至一外部目的地，其中該第一頻率不同于該第二頻率。
34.如權(quán)利要求33所述的半導(dǎo)體存儲裝置，其中該第一頻率低于該第二頻率。
35.如權(quán)利要求34所述的半導(dǎo)體存儲裝置，其中該第一頻率比該第二頻率低N倍，N為一整數(shù)。
36.如權(quán)利要求33所述的半導(dǎo)體存儲裝置，其中該數(shù)據(jù)輸入/輸出單元包括一數(shù)據(jù)傳輸單元，其用于將該第一數(shù)據(jù)自該外部源傳輸至一預(yù)提取單元中，或?qū)⒃摰诙?shù)據(jù)自該預(yù)提取單元傳輸至該外部目的地；及該預(yù)提取單元，其用于將該第一外部時鐘改變成該操作時鐘或?qū)⒃摰诙獠繒r鐘改變成該數(shù)據(jù)時鐘而作為該參考信號，以傳輸該第一數(shù)據(jù)或該第二數(shù)據(jù)。
37.如權(quán)利要求36所述的半導(dǎo)體存儲裝置，其中該預(yù)提取單元包括一數(shù)據(jù)輸入預(yù)提取單元，其用于將該第一外部時鐘改變成該操作時鐘而作為該參考信號，以傳輸該第一數(shù)據(jù)；及一數(shù)據(jù)輸出預(yù)提取單元，其用于將該第二外部時鐘改變成該數(shù)據(jù)時鐘而作為該參考信號，以傳輸該第二數(shù)據(jù)。
38.如權(quán)利要求37所述的半導(dǎo)體存儲裝置，其中該數(shù)據(jù)傳輸單元包括一數(shù)據(jù)輸入單元，其用于響應(yīng)于該第二時鐘信號而將該第一數(shù)據(jù)自該外部源傳輸至該數(shù)據(jù)輸入預(yù)提取單元中；及一數(shù)據(jù)輸出單元，其用于響應(yīng)于該第二時鐘信號而將該第二數(shù)據(jù)自該輸出預(yù)提取單元傳輸至該外部目的地。
39.如權(quán)利要求38所述的半導(dǎo)體存儲裝置，其中該操作單元包括一信號輸入單元，其用于接收用于該寫入操作或該讀取操作的指令信號及地址；及一核心區(qū)塊，其用于對應(yīng)于所述指令信號及所述地址而存儲該第一數(shù)據(jù)或讀出該第二數(shù)據(jù)。
40.如權(quán)利要求39所述的半導(dǎo)體存儲裝置，其中該數(shù)據(jù)選通信號產(chǎn)生單元包括一數(shù)據(jù)選通信號輸出單元，其響應(yīng)于用于該寫入操作的該數(shù)據(jù)選通信號而產(chǎn)生該內(nèi)部數(shù)據(jù)選通信號；及一數(shù)據(jù)選通信號輸入單元，其響應(yīng)于該數(shù)據(jù)時鐘而產(chǎn)生用于一讀取操作的該數(shù)據(jù)選通信號。
41.一種用于操作半導(dǎo)體存儲裝置的方法，其包含響應(yīng)于具有第一頻率的操作時鐘而接收一讀指令及地址；響應(yīng)于該操作時鐘而讀出存儲在對應(yīng)于該讀指令及所述地址的存儲單元中的數(shù)據(jù)；藉由使用一具有第二頻率的數(shù)據(jù)時鐘而產(chǎn)生一數(shù)據(jù)選通信號；及響應(yīng)于該數(shù)據(jù)選通信號而將該數(shù)據(jù)輸出至一外部目的地，其中該第一頻率不同于該第二頻率。
42.如權(quán)利要求41所述的方法，其進(jìn)一步包含響應(yīng)于該數(shù)據(jù)時鐘而將該數(shù)據(jù)調(diào)準(zhǔn)成一串聯(lián)數(shù)據(jù)，輸出該串聯(lián)數(shù)據(jù)。
43.如權(quán)利要求41所述的方法，其中該第一頻率低于該第二頻率。
44.如權(quán)利要求43所述的方法，其中該第一頻率比該第二頻率低N倍，N為一整數(shù)。
45.如權(quán)利要求44所述的方法，其中該已調(diào)準(zhǔn)數(shù)據(jù)的數(shù)目為一選自一由2比特、4比特、8比特、16比特、32比特及64比特組成的群的數(shù)目。
全文摘要
一種有效地執(zhí)行一讀取操作及一寫入操作的半導(dǎo)體存儲裝置及方法。該半導(dǎo)體存儲裝置及方法包括響應(yīng)于具有第一頻率的第一時鐘信號，而執(zhí)行用于輸入及輸出數(shù)據(jù)的第一操作；及響應(yīng)于具有第二頻率的第二時鐘信號，而執(zhí)行用于存儲及讀出一核心區(qū)塊中的數(shù)據(jù)的第二操作，其中該第一頻率不同于該第二頻率。
文檔編號G11C11/4093GK1941196SQ200610131708
公開日2007年4月4日 申請日期2006年9月29日 優(yōu)先權(quán)日2005年9月29日
發(fā)明者都昌鎬 申請人:海力士半導(dǎo)體有限公司