專利名稱：具有升壓電路的高壓開關(guān)電路以及包括其的閃存器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，并且更具體地涉及一種閃存器件，其包括能夠提高開關(guān)操作速度的高壓開關(guān)電路。
背景技術(shù)：
高壓半導(dǎo)體存儲器件包括高壓開關(guān)電路。高壓開關(guān)電路響應(yīng)于開關(guān)控制電壓而供給或截止到內(nèi)部電路的高壓，該內(nèi)部電路需要高壓。
圖1是相關(guān)技術(shù)中的高壓開關(guān)電路的電路圖。高壓開關(guān)電路10包括使能控制電路11、高壓開關(guān)12以及升壓電路13。使能控制電路11和高壓開關(guān)12可以使用高壓NMOS晶體管來實施。下文中，假定使能控制電路11和高壓開關(guān)12的每個都是NMOS晶體管。升壓電路13包括NMOS晶體管N1、N2和電容器C1、C2。
高壓開關(guān)電路10的操作過程將在下面簡短描述。如果使能信號EN被設(shè)置到VCC，NMOS晶體管11以VCC-Vth1供給輸出節(jié)點OUT，其中Vth1是NMOS晶體管11的閾值電壓。作為結(jié)果，電壓VCC-Vth1由開關(guān)控制電壓VO產(chǎn)生到輸出節(jié)點OUT上。
NMOS晶體管N1響應(yīng)于開關(guān)控制電壓VO而接通，并且輸出內(nèi)部輸出電壓VINT＝VCC-Vth1-Vth2，其中Vth2是NMOS晶體管N1的閾值電壓。此時，邏輯高時鐘信號CLK輸入到電容器C1。因此，內(nèi)部輸出電壓VINT可以由下面的等式來表達。
等式1VINT=(1+Cc1Cc1+Cs1)VCC-Vth1-Vth2]]>(其中Cc1是C1的電容并且Cs1是CE的電容)在等式1中，CE指示節(jié)點A中存在的寄生電容器。當(dāng)時鐘信號CLK走高時，反向時鐘信號CLKB走低(例如電壓VSS)。之后，二極管連接的NMOS晶體管N2響應(yīng)于內(nèi)部輸出電壓VINT而接通，并且輸出內(nèi)部輸出電壓VINT到輸出節(jié)點OUT。NMOS晶體管N2可以使用低壓晶體管實施。因此，由于NMOS晶體管N2的閾值電壓顯著地小于NMOS晶體管N1的閾值電壓Vth2，由NMOS晶體管N2導(dǎo)致的內(nèi)部輸出電壓VINT中的電壓降可以忽略。
同時，反向時鐘信號CLKB作為邏輯高(VCC)輸入到電容器C2。作為結(jié)果，開關(guān)控制電壓VO由內(nèi)部輸出電壓VINT和反向時鐘信號CLKB的電壓VCC所升壓，如下面的等式所表示的。
等式2VO=VINT+(Cc2Cc2+Cs2)VCC]]>(其中Cc2是C2的電容并且Cs2是CF的電容)在等式2中，CF是存在于輸出節(jié)點OUT中的寄生電容器。當(dāng)反向時鐘信號CLKB走高時，時鐘信號CLK走低。之后，提高的開關(guān)控制電壓VO再次輸入到NMOS晶體管N1的柵。高壓開關(guān)電路10然后重復(fù)上面提到的操作直到開關(guān)控制電壓VO被升壓到電壓VPP+Vth3為止，其中VPP＞＞VCC并且Vth3是NMOS晶體管12的閾值電壓。當(dāng)VO達到VPP+Vth3時，NMOS晶體管12完全接通并且當(dāng)VPP輸出到高壓HVOUT時在NMOS晶體管12上沒有電壓降。
包括在升壓電路13中的NMOS晶體管N1使用高壓晶體管來實施，因為N1接收高壓VPP。但是，高壓晶體管的閾值電壓遠高于低壓晶體管的閾值電壓。因此，如果以高壓晶體管來實施NMOS晶體管N1，由NMOS晶體管N1降低的電壓遠高于由低壓晶體管降低的電壓。
如果如上面描述的由NMOS晶體管N1降低的電壓提高，則內(nèi)部輸出電壓VINT降低并且開關(guān)控制電壓VO的升壓速度降低。作為結(jié)果，從使能信號EN被使能到當(dāng)高壓開關(guān)電路10(即NMOS晶體管12)完全接通的時間T2提高。
另外，如果輸入到NMOS晶體管N1的漏的電壓VPP提高，則存在開關(guān)控制電壓VO可能不能被正常升壓的可能性，因為NMOS晶體管N1、N2的閾值電壓由于NMOS晶體管N1、N2的體效應(yīng)而過度提高。在此情形中，高壓開關(guān)電路10不能正常執(zhí)行開關(guān)操作。
另外，在高壓開關(guān)電路10中，輸出節(jié)點OUT的開關(guān)控制電壓VO直接由反向時鐘信號CLKB升壓。因此，如圖2中所示，開關(guān)控制電壓VO包括由于反向時鐘信號CLKB切換(toggle)而產(chǎn)生的噪聲分量。開關(guān)控制電壓VO的噪聲分量具有對高壓HVOUT的直接效應(yīng)，并且高壓HVOUT也包括如圖2中所示的噪聲分量。
同時，時鐘信號CLK和反向時鐘信號CLKB的幅度可以減小以減小高壓HVOUT的噪聲分量。如果時鐘信號CLK和反向時鐘信號CLKB的幅度減小，開關(guān)控制電壓VO的升壓速度也降低，并且另外高壓開關(guān)電路10的操作速度也降低。

發(fā)明內(nèi)容
本發(fā)明的一實施例提供了一種高壓開關(guān)電路，其中開關(guān)控制電壓可以由交叉耦合的升壓電路以高速而升壓，從而提高開關(guān)操作速度并且減小高壓輸出的噪聲分量。這種電路可以使用于閃存器件中。
根據(jù)本發(fā)明的一個方面，提供了一種高壓開關(guān)電路，包括使能控制電路、反饋電路、升壓電路以及高壓開關(guān)。響應(yīng)于使能信號，使能控制電路將輸出節(jié)點預(yù)充電到設(shè)置電壓。當(dāng)預(yù)充電輸出節(jié)點時，響應(yīng)于從輸出節(jié)點產(chǎn)生的開關(guān)控制電壓，反饋電路供給反饋電壓到輸入節(jié)點。響應(yīng)于時鐘信號，升壓電路升壓反饋電壓并且輸出升壓電壓到輸出節(jié)點，從而提高開關(guān)控制電壓。響應(yīng)于開關(guān)控制電壓，高壓開關(guān)接通或關(guān)斷，并且接通以接收高壓并輸出所接收的高壓。升壓電路包括交叉耦合的放大電路或多個交叉耦合的放大電路。
根據(jù)本發(fā)明的另一方面，提供一種閃存器件，包括多個存儲器單元塊、X-解碼器、多個塊選擇單元、多個門電路、第一泵、第二泵、電壓選擇電路、第一高壓開關(guān)電路以及第二高壓開關(guān)電路。每個存儲器單元塊包括共享局部字線和位線的多個存儲器單元。X-解碼器解碼行地址信號并且輸出第一解碼信號和第二解碼信號。響應(yīng)于第一解碼信號，塊選擇單元輸出塊選擇信號。響應(yīng)于多個塊選擇信號，門電路將全局漏選擇線、全局源選擇線和全局字線分別連接到存儲器單元塊的局部漏選擇線、局部源選擇線和局部字線。響應(yīng)于程序命令，第一泵產(chǎn)生程序電壓(program voltage)。響應(yīng)于程序命令，第二泵產(chǎn)生程序通過電壓(programpass voltage)。響應(yīng)于第二解碼信號，電壓選擇電路選擇至少一個全局字線，并且供給程序電壓到所選擇的全局字線以及供給程序通過電壓到其余全局字線。響應(yīng)于使能控制信號和時鐘信號，第一高壓開關(guān)電路供給程序電壓到電壓選擇電路。響應(yīng)于使能控制信號和時鐘信號，第二高壓開關(guān)電路供給程序通過電壓到電壓選擇單元。每個塊選擇單元包括塊開關(guān)，用于接收程序電壓，并且響應(yīng)于塊開關(guān)控制電壓而輸出多個塊選擇信號之一作為高于程序電壓的電壓電平或低于程序電壓的電壓電平；以及第三高壓開關(guān)電路，用于接收程序電壓，并且響應(yīng)于第一解碼信號和時鐘信號之一而輸出程序電壓作為塊開關(guān)控制電壓。另外，第一到第三高壓開關(guān)電路的每個都包括交叉耦合的放大電路。


參考結(jié)合附圖考慮的以下詳細描述，本發(fā)明的更完整的理解及其許多附帶的優(yōu)點將容易變明顯并且被更好地理解，在附圖中，類似的參考符號指示相同或相似的部件，其中圖1是相關(guān)技術(shù)中的高壓開關(guān)電路的電路圖；圖2是曲線圖，示出圖1中所示的高壓開關(guān)電路中的升壓控制電壓和輸出電壓的變化之間的關(guān)系。
圖3是根據(jù)本發(fā)明的一個實施例的高壓開關(guān)電路的電路圖；圖4是涉及圖3所示的高壓開關(guān)電路的操作的信號的時序圖；圖5是曲線圖，示出圖3中所示的高壓開關(guān)電路中的升壓控制電壓和輸出電壓的變化之間的關(guān)系；圖6是根據(jù)本發(fā)明的一個實施例的高壓開關(guān)電路的電路圖；圖7是根據(jù)本發(fā)明的一個實施例的高壓開關(guān)電路的電路圖；圖8是根據(jù)本發(fā)明的一個實施例的高壓開關(guān)電路的電路圖；圖9是根據(jù)本發(fā)明的一個實施例的高壓開關(guān)電路的電路圖；圖10是根據(jù)本發(fā)明的一個實施例的高壓開關(guān)電路的電路圖；圖11是根據(jù)本發(fā)明的一個實施例的高壓開關(guān)電路的電路圖；圖12是根據(jù)本發(fā)明的第八實施例的高壓開關(guān)電路的電路圖；圖13是根據(jù)本發(fā)明的一個實施例的閃存器件的示意框圖；圖14是根據(jù)本發(fā)明的一個實施例的閃存器件的示意框圖；圖15是根據(jù)本發(fā)明的一個實施例的閃存器件的示意框圖；圖16是根據(jù)本發(fā)明的一個實施例的閃存器件的示意框圖；圖17是根據(jù)本發(fā)明的一個實施例的閃存器件的示意框圖；圖18是根據(jù)本發(fā)明的一個實施例的閃存器件的示意框圖；圖19是根據(jù)本發(fā)明的一個實施例的閃存器件的示意框圖；圖20是根據(jù)本發(fā)明的第八實施例的閃存器件的示意框圖。
具體實施例方式
圖3是根據(jù)本發(fā)明的一個實施例的高壓開關(guān)電路的電路圖。參見圖3，高壓開關(guān)電路100包括使能控制電路110、高壓開關(guān)120、反饋電路130以及升壓電路140。
響應(yīng)于使能信號EN，使能控制電路110將輸出節(jié)點DOUT預(yù)充電到設(shè)置電壓。使能控制電路110可以使用高壓NMOS晶體管來實施。下文中，為了說明的方便而假定使能控制電路110是NMOS晶體管。NMOS晶體管110具有漏，使能信號EN輸入到該漏；柵，內(nèi)部電壓VCC輸入到該柵；以及源，連接到輸出節(jié)點DOUT。當(dāng)使能信號EN＝VCC時，NMOS晶體管110供給電壓(VCC-Vt1)到輸出節(jié)點DOUT，其中Vt1是NMOS晶體管110的閾值電壓。開關(guān)控制電壓VCTL等于輸出節(jié)點DOUT，因為它們在相同的線上。另外，當(dāng)使能信號EN具有地電壓VSS時，NMOS晶體管110將輸出節(jié)點DOUT放電到地電壓VSS。
響應(yīng)于開關(guān)控制電壓VCTL，高壓開關(guān)120接通或關(guān)斷。高壓開關(guān)120可以使用高壓NMOS晶體管來實施。下文中，為了說明的目的而假定高壓開關(guān)120是NMOS晶體管。NMOS晶體管120具有漏，高壓VPP輸入到該漏；以及柵，開關(guān)控制電壓VCTL輸入到該柵。當(dāng)開關(guān)控制電壓VCTL等于VPP+Vt2時，NMOS晶體管120被完全接通，并且高壓VH＝VPP而沒有電壓降，其中Vt2是NMOS晶體管120的閾值電壓。
當(dāng)輸出節(jié)點DOUT＝VCC-Vt1時，響應(yīng)于開關(guān)控制電壓VCTL，反饋電路130供給反饋電壓VFB到輸入節(jié)點DIN。反饋電路130可以使用高壓NMOS晶體管來實施。下文中，為了說明的目的假定而反饋電路130是NMOS晶體管。NMOS晶體管130具有漏，高壓VPP輸入到該漏；柵，開關(guān)控制電壓VCTL輸入到該柵；以及源，連接到輸入節(jié)點DIN。另外，響應(yīng)于開關(guān)控制電壓VCTL，NMOS晶體管130接通或關(guān)斷。NMOS晶體管130由開關(guān)控制電壓VCTL接通以輸出反饋電壓VFB到輸入節(jié)點DIN。
升壓電路140包括交叉耦合的放大電路141和電容器C11、C12。放大電路141包括開關(guān)NM1、NM2、PM1和PM2。優(yōu)選地，開關(guān)NM1、NM2的每個可以使用低壓NMOS晶體管實施，而開關(guān)PM1、PM2的每個可以使用低壓PMOS晶體管實施。下文中，假定開關(guān)NM1、NM2的每個都是NMOS晶體管并且開關(guān)PM1、PM2的每個都是PMOS晶體管。
NMOS晶體管NM1、NM2具有連接到輸入節(jié)點DIN的漏。NMOS晶體管NM1、NM2具有分別連接到升壓節(jié)點BN1、BN2的源。NMOS晶體管NM1具有連接到升壓節(jié)點BN2的柵。響應(yīng)于升壓節(jié)點BN2的升壓電壓V2，NMOS晶體管NM1接通或關(guān)斷。NMOS晶體管NM2具有連接到升壓節(jié)點BN1的柵。響應(yīng)于升壓節(jié)點BN1的升壓電壓V1，NMOS晶體管NM2接通或關(guān)斷。
PMOS晶體管PM1、PM2具有連接到輸出節(jié)點DOUT和升壓節(jié)點BN1、BN2的源和漏。PMOS晶體管PM1具有連接到升壓節(jié)點BN2的柵。響應(yīng)于升壓電壓V2，PMOS晶體管PM1接通或關(guān)斷。PMOS晶體管PM2具有連接到升壓節(jié)點BN1的柵。響應(yīng)于升壓電壓V1，PMOS晶體管PM2接通或關(guān)斷。
電容器C11連接到升壓節(jié)點BN1并且響應(yīng)于時鐘信號CLK而充電或放電。當(dāng)時鐘信號CLK具有電壓VCC時，電容器C11充電。當(dāng)時鐘信號CLK具有電壓VSS(或地電壓)時，電容器C11放電。
電容器C12連接到升壓節(jié)點BN2并且響應(yīng)于反向時鐘信號CLKB而充電或放電。當(dāng)反向時鐘信號CLKB具有電壓VCC時，電容器C12充電。當(dāng)反向時鐘信號CLKB具有電壓VSS(或接地)時，電容器C12放電。時鐘信號CLK和反向時鐘信號CLKB是互補的。
高壓開關(guān)電路101的操作過程將在下面更詳細地描述。如果使能信號EN被首先使能，則使能控制電路110以VCC-Vt1供給輸出節(jié)點DOUT。作為結(jié)果，等于VCC-Vt1的開關(guān)控制電壓VCTL被施加到輸出節(jié)點DOUT。響應(yīng)于開關(guān)控制電壓VCTL，NMOS晶體管120、130部分地接通。此時，從NMOS晶體管120輸出的高壓VH和從NMOS晶體管130輸出的反饋電壓VFB可以由下面的等式來表達。
等式3VH＝VCTL-Vt2，VFB＝VCTL-Vt3，VCTL＝VCC-Vt1
(其中Vt3是NMOS晶體管130的閾值電壓)。
同時，如圖4中所示，初始地，時鐘信號CLK處于VCC而反向時鐘信號CLKB處于VSS。響應(yīng)于時鐘信號CLK，電容器C11充電，并且響應(yīng)于反向時鐘信號CLKB，電容器C12放電。作為結(jié)果，升壓節(jié)點BN2的升壓電壓V2成為地電壓VSS。另外，響應(yīng)于升壓電壓V2，NMOS晶體管NM1關(guān)斷并且PMOS晶體管PM1接通。由于NMOS晶體管NM1保持關(guān)斷，反饋電壓VFB不供給到升壓節(jié)點BN1。此時，升壓節(jié)點BN1的升壓電壓V1可以表達如下。
等式4V1=(CH1CH1+CI1)VCC]]>(其中CH1是C11的電容并且CI1是CP1的電容)在等式4中，CP1是升壓節(jié)點BN1中存在的寄生電容器。PMOS晶體管PM1將升壓電壓V1輸出到輸出節(jié)點DOUT。作為結(jié)果，開關(guān)控制電壓VCTL提高了升壓電壓V1那樣多。另外，響應(yīng)于升壓電壓V1，NMOS晶體管NM2接通并且PMOS晶體管PM2關(guān)斷。
NMOS晶體管NM2將從輸入節(jié)點DIN接收的反饋電壓VFB輸出到升壓節(jié)點BN2。NMOS晶體管NM2是低壓晶體管，并且由NMOS晶體管NM2導(dǎo)致的反饋電壓VFB的電壓降可以忽略。作為結(jié)果，升壓電壓V2由反饋電壓VFB和反向時鐘信號CLKB的電壓VCC所升壓，并且其所升壓的升壓電壓V2可以由下面的等式表達。
等式5V2=VFB+(CH2CH2+CI2)VCC]]>(其中CH2是C12的電容并且CI2是CP2的電容)在等式5中，CP2是升壓節(jié)點BN2中存在的寄生電容器。之后，時鐘信號CLK為低并且反向時鐘信號CLKB為高。響應(yīng)于時鐘信號CLK，電容器C11放電，并且響應(yīng)于反向時鐘信號CLKB，電容器C12充電。作為結(jié)果，第一升壓電壓V1＝VSS。響應(yīng)于第一升壓電壓V1，NMOS晶體管NM2關(guān)斷，將到升壓節(jié)點BN2的反饋電壓VFB截止。另外，響應(yīng)于第一升壓電壓V1，PMOS晶體管PM2接通，從而輸出升壓電壓V2到輸出節(jié)點DOUT。作為結(jié)果，開關(guān)控制電壓VCTL提高了升壓電壓V2那樣多。
另一方面，因為升壓電壓V2被升壓，響應(yīng)于升壓電壓V2，NMOS晶體管NM1接通并且PMOS晶體管PM1關(guān)斷。NMOS晶體管NM1供給反饋電壓VFB到升壓節(jié)點BN1。在此情形中，與當(dāng)因為NMOS晶體管NM2接通而反饋電壓VFB被供給到升壓節(jié)點BN2時相比，反饋電壓VFB已經(jīng)提高了升壓電壓V2那樣多。這是因為PMOS晶體管PM2輸出升壓電壓V2到輸出節(jié)點DOUT。換句話說，NMOS晶體管130的接通電阻與開關(guān)控制電壓VCTL的提高成比例地降低。因此，開關(guān)控制電壓VCTL越高，反饋電壓VFB越高。
同時，時鐘信號CLK為高并且反向時鐘信號CLKB為低。響應(yīng)于反向時鐘信號CLKB，電容器C12放電，并且響應(yīng)于時鐘信號CLK，電容器C11充電。作為結(jié)果，升壓節(jié)點BN2的升壓電壓V2成為地電壓VSS。響應(yīng)于升壓電壓V2，NMOS晶體管NM1關(guān)斷，因此截止反饋電壓VFB。另外，響應(yīng)于升壓電壓V2，PMOS晶體管PM1接通。
結(jié)果，升壓節(jié)點BN1的升壓電壓V1由反饋電壓VFB和時鐘信號CLK的電壓VCC所升壓。此時，升壓電壓V1可以表達如下。
等式6V1=VFB+V2+(CH1CH1+CI1)VCC]]>如果等式3到等式5被替換成等式6，升壓電壓V1可以表達如下。
等式7

V1=VFB+V2+(CH1CH1+CI1)VCC]]>=VFB+[VFB+(CH2CH2+CI2)VCC]+(CH1CH1+CI1)VCC]]>=2VFB+(CH2CH2+CI2)VCC+(CH1CH1+CI1)VCC]]>=2(VCC-Vt1-Vt3)+(CH2CH2+CI2)VCC+(CH1CH1+CI1)VCC]]>從等式7，可以看到由等式7表示的升壓電壓V1高于由等式4表示的升壓電壓V1。
每次時鐘信號CLK和反向時鐘信號CLKB被交替使能時，升壓電壓V1、V2被交替放大，并且然后輸出到輸出節(jié)點DOUT。因此，開關(guān)控制電壓VCTL被逐漸提高，如圖4中所示。例如，當(dāng)時鐘信號CLK為高時，NMOS晶體管NM2和PMOS晶體管PM1接通以放大升壓電壓V2。另外，當(dāng)反向時鐘信號CLKB為高時，NMOS晶體管NM1和PMOS晶體管PM2接通以放大升壓電壓V1。作為結(jié)果，當(dāng)開關(guān)控制電壓VCTL由升壓電路140逐漸提高而成為電壓VPP+Vt2時，NMOS晶體管120完全接通以無電壓降地將高壓VPP輸出到高壓VH。
同時，當(dāng)使能信號EN具有地電壓VSS時，NMOS晶體管110將輸出節(jié)點DOUT放電到地電壓VSS。作為結(jié)果，開關(guān)控制電壓VCTL成為VSS。響應(yīng)于開關(guān)控制電壓VCTL，NMOS晶體管120、130關(guān)斷。因此，高壓切換電路101停止高壓VPP的開關(guān)操作。
如上面描述的，交叉耦合放大電路141可以在短時段迅速地提高開關(guān)控制電壓VCTL。因此，可以提高高壓開關(guān)電路101的操作速度。另外，在升壓電路140中，由于時鐘信號CLK或者反向時鐘信號CLKB不輸入到輸出節(jié)點DOUT，可以減小開關(guān)控制電壓VCTL的噪聲分量，如圖5中所示。作為結(jié)果，可以減小從高壓開關(guān)電路101輸出的高壓VH的噪聲分量。
當(dāng)比較圖2和5中所示的曲線時，高壓開關(guān)電路101的效果會變得更明顯。圖5是曲線圖，示出由圖3中所示的高壓開關(guān)電路的操作導(dǎo)致的升壓控制電壓和輸出電壓的變化之間的關(guān)系。
參見圖5，在使能信號EN被使能之后，開關(guān)控制電壓VCTL等于VPP+Vt2需要時間“T1”。參見圖2，在使能信號EN被使能之后，開關(guān)控制電壓VO等于VPP+Vt3需要時間“T2”。因此，可以看到開關(guān)控制電壓VCTL達到VPP+Vt2所需時間利用升壓電路140而減小。作為結(jié)果，高壓開關(guān)電路101可以以較高速度執(zhí)行開關(guān)操作。
圖6是根據(jù)本發(fā)明的一個實施例的高壓開關(guān)電路的電路圖。參見圖6，高壓開關(guān)電路102包括使能控制電路110、高壓開關(guān)120、反饋電路130、升壓電路140和電壓限制器150。高壓開關(guān)電路102具有與圖3中描述的高壓開關(guān)電路101類似的結(jié)構(gòu)和操作。
下面是高壓開關(guān)電路101、102之間的一些差別。高壓開關(guān)電路102具有連接到輸出節(jié)點DOUT的電壓限制器150，并且其限制開關(guān)控制電壓VCTL(例如VPP+Vt2)，使得開關(guān)控制電壓VCTL不被過度升壓。電壓限制器150包括自偏置NMOS晶體管或二極管，其串聯(lián)連接在輸出節(jié)點DOUT和高壓輸入節(jié)點HIN之間。圖6中的電壓限制器150使用NMOS晶體管D1到DK，其中K是整數(shù)。
晶體管D1到DK連接成晶體管鏈，D1的漏連接到輸出節(jié)點DOUT并且DK的源連接到高壓輸入節(jié)點HIN。每個晶體管也是二極管連接的，其中柵端子短路到漏端子。
如果開關(guān)控制電壓VCTL超過電壓限制，NMOS晶體管D1到DK接通。NMOS晶體管D1到DK接通以形成從輸出節(jié)點DOUT到高壓輸入節(jié)點HIN的電流路徑，從而減小開關(guān)控制電壓VCTL。由于高壓開關(guān)電路102包括如上述的電壓限制器150，可以防止開關(guān)控制電壓VCTL超過目標電壓電平。
圖7是根據(jù)本發(fā)明的一個實施例的高壓開關(guān)電路的電路圖。參見圖7，高壓開關(guān)電路103包括使能控制電路110、高壓開關(guān)120、反饋電路130和升壓電路160。高壓開關(guān)電路103具有與圖3中描述的高壓開關(guān)電路101類似的結(jié)構(gòu)和操作。
下面是高壓開關(guān)電路101和103之間的一些差別。高壓開關(guān)電路103具有高壓開關(guān)電路103的升壓電路160中的多個放大電路BST1到BSTN(N是整數(shù))和多個電容器CA1到CAN、CB1到CBN(N是整數(shù))。電路BST1到BSTN串聯(lián)連接，其中BST1的輸出節(jié)點連接到BST2的輸入節(jié)點等等。電容器CA1到CAN分別連接到放大電路BST1到BSTN的升壓節(jié)點NA1到NAN(N是整數(shù))。電容器CB1到CBN分別連接到放大電路BST1到BSTN的升壓節(jié)點NB1到NBN(N是整數(shù))。放大電路BST1到BSTN具有與圖3中描述的放大電路141基本相同的結(jié)構(gòu)。
由于升壓電路160包括如上述的多個放大電路BST1到BSTN，升壓電路160能夠比升壓電路140更迅速地提高開關(guān)控制電壓VCTL。結(jié)果，高壓開關(guān)電路103的操作速度比高壓開關(guān)電路101的操作速度快。
圖8是根據(jù)本發(fā)明的一個實施例的高壓開關(guān)電路的電路圖。參見圖8，高壓開關(guān)電路104包括使能控制電路110、高壓開關(guān)120、反饋電路130、升壓電路160和電壓限制器150。使能控制電路110、高壓開關(guān)120和反饋電路130具有基本相同的結(jié)構(gòu)。另外，升壓電路160與圖7的升壓電路160基本相同并且電壓限制器150與圖6的電壓限制器150基本相同。因此將省略其描述。
圖9是根據(jù)本發(fā)明的一個實施例的高壓開關(guān)電路的電路圖。參見圖9，高壓開關(guān)電路105包括使能控制電路110、高壓開關(guān)120、反饋電路130和升壓電路170。高壓開關(guān)電路105具有與圖3中的高壓開關(guān)電路101類似的結(jié)構(gòu)和操作。
下面是高壓開關(guān)電路101、105之間的一些差別。高壓開關(guān)電路105具有升壓電路170的放大電路171中的開關(guān)NM3、NM4、PM3和PM4。開關(guān)NM1到NM4的每個可以使用低壓NMOS晶體管實施并且開關(guān)PM1到PM4的每個可以使用低壓PMOS晶體管實施。下文中，假定開關(guān)NM1到NM4的每個是NMOS晶體管并且開關(guān)PM1到PM4的每個是PMOS晶體管。
NMOS晶體管NM3具有連接到升壓節(jié)點BN1的漏，連接到升壓電壓V2的柵，以及連接到NMOS晶體管NM1到NM4的體的源。響應(yīng)于升壓電壓V2，NMOS晶體管NM3接通或關(guān)斷。NMOS晶體管NM3接通以供給升壓節(jié)點BN1的升壓電壓V1到NMOS晶體管NM1的體和它的體。更詳細地，當(dāng)反向時鐘信號CLKB為高且NMOS晶體管NM1接通時，NMOS晶體管NM3供給升壓電壓V1到NMOS晶體管NM1至NM4的體。當(dāng)反向時鐘信號CLKB為高時，時鐘信號CLK為低。因此，升壓節(jié)點BN1的升壓電壓V1可以減小到最小值。作為結(jié)果，當(dāng)NMOS晶體管NM1接通時，借助于NMOS晶體管NM3，NMOS晶體管NM1的體成為升壓電壓V1(即V1＝VSS)。因此，NMOS晶體管NM1的閾值電壓的提高可以減小。例如，當(dāng)NMOS晶體管NM1的體的電壓低于其源的電壓時，由于NMOS晶體管NM1的閾值電壓因體效應(yīng)而繼續(xù)上升，NMOS晶體管NM1可能不工作。NMOS晶體管NM4具有連接到升壓節(jié)點BN2的漏，升壓電壓V1輸入到的柵，以及連接到NMOS晶體管NM1到NM4的體的源。NMOS晶體管NM4的操作與NMOS晶體管NM3的操作相同，并且將不被描述。
PMOS晶體管PM3具有連接到升壓節(jié)點BN1的源，升壓電壓V2輸入到的柵，以及連接到PMOS晶體管PM1到PM4的體的漏。響應(yīng)于升壓電壓V2，PMOS晶體管PM3接通或關(guān)斷。PMOS晶體管PM3接通以供給升壓電壓V1到PMOS晶體管PM1到PM4的體。更詳細地，當(dāng)反向時鐘信號CLKB為低并且PMOS晶體管PM1因此接通時，PMOS晶體管PM3供給升壓電壓V1到PMOS晶體管PM1到PM4的體。由于當(dāng)反向時鐘信號CLKB為低時時鐘信號CLK為高，可以提高升壓節(jié)點BN1的升壓電壓V1。此時，由于NMOS晶體管NM1已經(jīng)接通，升壓電壓V1已經(jīng)被放大，如由等式6所表示的。作為結(jié)果，當(dāng)PMOS晶體管PM1接通時，PMOS晶體管PM1的體通過PMOS晶體管PM3成為升壓電壓V1。因此，可以減小PMOS晶體管PM1的閾值電壓的提高。例如，當(dāng)PMOS晶體管PM1的體的電壓低于其漏的電壓時，由于PMOS晶體管PM1的閾值電壓因體效應(yīng)而繼續(xù)上升，PMOS晶體管PM1可能不工作。
PMOS晶體管PM4具有連接到升壓節(jié)點BN2的源，升壓電壓V1輸入到的柵，以及連接到PMOS晶體管PM1到PM4的體的漏。PMOS晶體管PM4的操作與PMOS晶體管PM3的操作類似，并且將不被描述。
如上所述，NMOS晶體管NM3、NM4和PMOS晶體管PM3、PM4可以減小因體效應(yīng)的NMOS晶體管NM1、NM2和PMOS晶體管PM1、PM2的閾值電壓提高。因此，與升壓電路140相比，升壓電路170可以迅速提高開關(guān)控制電壓VCTL。結(jié)果，與高壓開關(guān)電路101相比，可以提高高壓開關(guān)電路105的操作速度。
圖10是根據(jù)本發(fā)明的一個實施例的高壓開關(guān)電路的電路圖。參見圖10，高壓開關(guān)電路106包括使能控制電路110、高壓開關(guān)120、反饋電路130、升壓電路170和電壓限制器150。使能控制電路110、高壓開關(guān)120和反饋電路130具有與圖3中的使能控制電路110、高壓開關(guān)120和反饋電路130基本相同的結(jié)構(gòu)。為了簡單，將省略其描述。另外，升壓電路170與圖9的升壓電路170類似并且電壓限制器150與圖6的電壓限制器150類似。因此，將不描述升壓電路170和電壓限制器150。
圖11是根據(jù)本發(fā)明的一個實施例的高壓開關(guān)電路的電路圖。參見圖11，高壓開關(guān)電路107包括使能控制電路110、高壓開關(guān)120、反饋電路130和升壓電路180。高壓開關(guān)電路107具有與圖9中的高壓開關(guān)電路105類似的結(jié)構(gòu)。在本實施例中，將僅描述高壓開關(guān)電路105、107之間的差異。
高壓開關(guān)電路105、107之間的差異是在高壓開關(guān)電路107的升壓電路180中添加了多個放大電路BST1到BSTN(N是整數(shù))和多個電容器CA1到CAN、CB1到CBN。電容器CA1到CAN、CB1到CBN的結(jié)構(gòu)和操作與高壓開關(guān)電路103的電容器CA1到CAN、CB1到CBN的結(jié)構(gòu)和操作類似。放大電路BST1到BSTN的每個具有與圖9中的放大電路171基本相同的結(jié)構(gòu)。
如上面描述的，升壓電路180包括多個放大電路BST1到BSTN。因此，與升壓電路170相比，升壓電路180可以迅速提高開關(guān)控制電壓VCTL。結(jié)果，與高壓開關(guān)電路105相比，高壓開關(guān)電路107的操作速度可以進一步提高。
圖12是根據(jù)本發(fā)明的第八實施例的高壓開關(guān)電路的電路圖。參見圖12，高壓開關(guān)電路108包括使能控制電路110、高壓開關(guān)120、反饋電路130、升壓電路180和電壓限制器150。使能控制電路110、高壓開關(guān)120、反饋電路130具有與圖3中的使能控制電路110、高壓開關(guān)120、反饋電路130基本相同的結(jié)構(gòu)。升壓電路180與圖11的升壓電路180類似并且電壓限制器150與圖6的電壓限制器150類似。因此，將不描述升壓電路180和電壓限制器150。
圖13是根據(jù)本發(fā)明的一個實施例的閃存器件的示意框圖。參見圖13，閃存器件201包括存儲器單元陣列210、X-解碼器220、多個塊選擇單元BS1到BSM(M是整數(shù))、多個門電路PG1到PBM(M是整數(shù))，第一泵230、第二泵240、電壓選擇電路260和高壓開關(guān)電路101、250。
存儲器單元陣列210包括多個存儲器單元塊MCB1到MCBM(M是整數(shù))。多個存儲器單元塊MCB1到MCBM的每個包括多個存儲器單元M111到M1JT，它們共享局部字線WL11到W1J和位線BL1到BLT(T是整數(shù))。
X-解碼器220解碼行地址信號RADD并且輸出第一解碼信號WEN1到WENM(M是整數(shù))和第二解碼信號RDEC。解碼信號WEN1到WENM分別輸入到多個塊選擇單元BS1到BSM。響應(yīng)于輸入信號，塊選擇單元BS1到BSM然后分別輸出多個塊選擇信號BSEL1到BSELM(M是整數(shù))。更詳細地，多個塊選擇單元BS1到BSM的每個包括塊開關(guān)(BW1到BWM之一)和高壓開關(guān)電路(HW1到HWM之一)。由于多個塊選擇單元BS1到BSM具有基本相同的結(jié)構(gòu)和操作，僅塊選擇單元BS1的結(jié)構(gòu)和操作將在下面作為實例而描述。
塊選擇單元BS1包括塊開關(guān)BW1和高壓開關(guān)電路HW1。塊開關(guān)BW1接收程序電壓VPGM，并且響應(yīng)于塊開關(guān)控制電壓VC1而輸出具有高于程序電壓VPGM或低于程序電壓VPGM的電壓電平的塊選擇信號BSEL1。高壓開關(guān)電路HW1接收程序電壓VPGM，并且響應(yīng)于第一解碼信號WEN1和時鐘信號CLK、CLKB而輸出程序電壓VPGM作為塊開關(guān)控制電壓VC1。
作為實例，當(dāng)?shù)谝唤獯a信號WEN1為高時，高壓開關(guān)電路HW1接通以輸出程序電壓VPGM作為塊開關(guān)控制電壓VC1。另外，當(dāng)?shù)谝唤獯a信號WEN1為低時，高壓開關(guān)電路HW1關(guān)斷。同時，當(dāng)高壓開關(guān)電路HW1輸出程序電壓VPGM作為塊開關(guān)控制電壓VC1時，塊開關(guān)BW1將塊選擇信號BSEL1輸出為高于程序電壓VPGM的電壓電平。另外，當(dāng)高壓開關(guān)電路HW1關(guān)斷時，塊開關(guān)BW1輸出具有低于程序電壓VPGM的電壓電平的塊選擇信號BSEL1。
多個門電路PG1到PBM分別由塊選擇信號BSEL1到BSELM控制。多個門電路PG1到PBM分別將全局漏選擇線GDSL連接到局部漏選擇線DSL；將全局源選擇線GSSL連接到局部源選擇線SSL；以及將全局字線GWL1到GWLJ連接到存儲器單元塊MCB1到MCBM的局部字線WL11到WL1J。多個門電路PG1到PBM的結(jié)構(gòu)和操作是類似的并且僅PG1作為實例描述。門電路PG1可以包括NMOS晶體管GD1、G11到G1J和GS1。NMOS晶體管GD1連接在全局漏選擇線GDSL和局部漏選擇線DSL之間，并且響應(yīng)于塊選擇信號BSEL1而接通或關(guān)斷。NMOS晶體管G11到G1J分別連接在全局字線GWL1到GWLJ和局部字線WL11到WL1J之間，并且響應(yīng)于于塊選擇信號BSEL1而接通或關(guān)斷。NMOS晶體管GS1連接在全局源選擇線GSSL和局部源選擇線SSL之間，并且響應(yīng)于于塊選擇信號BSEL1而接通或關(guān)斷。
響應(yīng)于程序命令PGM，第一泵230產(chǎn)生程序電壓VPGM。響應(yīng)于程序命令PGM，第二泵240產(chǎn)生程序通過電壓VPASS。響應(yīng)于第二解碼信號RDEC，電壓選擇電路260選擇全局字線GWL1到GWLJ之一，并且供給程序電壓VPGM到所選擇的全局字線并且供給程序通過電壓VPASS到其余的全局字線。
響應(yīng)于使能控制信號GWEN和時鐘信號CLK、CLKB，高壓開關(guān)電路101供給程序電壓VPGM到電壓選擇電路260。例如，當(dāng)使能控制信號GWEN為高時，高壓開關(guān)電路101接通以供給程序電壓VPGM到電壓選擇電路260。另外，當(dāng)使能控制信號GWEN為低時，高壓開關(guān)電路101關(guān)斷以停止供給程序電壓VPGM。
高壓開關(guān)電路101包括使能控制電路110、高壓開關(guān)120、反饋電路130和升壓電路140。高壓開關(guān)電路101的結(jié)構(gòu)和操作與圖3中的那些類似，并且將不描述。
響應(yīng)于使能控制信號GWEN和時鐘信號CLK、CLKB，高壓開關(guān)電路250供給程序通過電壓VPASS到電壓選擇電路260。例如，當(dāng)使能控制信號GWEN為高時，高壓開關(guān)電路250接通以供給程序通過電壓VPASS到電壓選擇電路260。另外，當(dāng)使能控制信號GWEN為低時，高壓開關(guān)電路250關(guān)斷以停止程序通過電壓VPASS的供給操作。高壓開關(guān)電路250以及HW1到HWM的每個可以以與高壓開關(guān)電路101類似的方式實施。
閃存器件201的程序操作將在下面簡要描述。響應(yīng)于程序命令PGM，第一泵230產(chǎn)生程序電壓VPGM并且第二泵240產(chǎn)生程序通過電壓VPASS。X-解碼器220解碼行地址信號RADD并且輸出第一解碼信號WEN1到WENM和第二解碼信號RDEC。例如，當(dāng)X-解碼器220使能(enable)第一解碼信號WEN1并且禁止(disable)第一解碼信號WEN2到WENM時，響應(yīng)于第一解碼信號WEN1和時鐘信號CLK、CLKB，高壓開關(guān)電路HW1可以接通，并且高壓開關(guān)電路HW2到HWM可以關(guān)斷。作為結(jié)果，高壓開關(guān)電路HW1接收程序電壓VPGM并且將其輸出為塊開關(guān)控制電壓VC1。
塊開關(guān)BW1輸出塊選擇信號BSEL1，其具有比程序電壓VPGEM的電壓電平高的電壓水平以及基于程序電壓VPGM和塊開關(guān)控制電壓VC1的電壓電平。響應(yīng)于塊選擇信號BSEL1，門電路PG1的NMOS晶體管GD1、G11到G1J和GS1全部接通，從而分別連接全局漏選擇線GDSL到局部漏選擇線DSL；連接全局源選擇線GSSL到局部源選擇線SSL；以及連接全局字線GWL1至GWLJ到存儲器單元塊MCB1的局部字線WL11至WL1J。
同時，如果使能控制信號GWEN為高，響應(yīng)于使能控制信號GWEN和時鐘信號CLK、CLKB，高壓開關(guān)電路101、250接通。作為結(jié)果，高壓開關(guān)電路101、250輸出程序電壓VPGM和程序通過電壓VPASS到電壓選擇電路260。響應(yīng)于第二解碼信號RDEC，電壓選擇電路260選擇全局字線GWL1到GWLJ的至少一個(例如GWL1)，并且供給程序電壓VPGM到所選擇的全局字線GWL1并且供給程序通過電壓VPASS到其余的全局字線GWL2到GWLJ。
結(jié)果，包括連接到存儲器單元塊MCB1的局部字線WL11的存儲器單元M111到M11T的一頁存儲器單元被編程。由于高壓開關(guān)電路(101、250、HW1到HWM)可以以高速執(zhí)行開關(guān)操作，可以提高閃存器件201的程序操作速度。
圖14是根據(jù)本發(fā)明的一個實施例的閃存器件的示意框圖；參見圖14，閃存器件202包括存儲器單元陣列210、X-解碼器220、多個塊選擇單元BS1到BSM(M是整數(shù))、多個門電路PG1到PBM(M是整數(shù))，第一泵230、第二泵240、電壓選擇電路260和高壓開關(guān)電路102、250。
閃存器件202具有與圖13中所示的閃存器件201基本相同的結(jié)構(gòu)和操作。閃存器件201、202之間的差異之一是高壓開關(guān)電路250包括電壓限制器(如電壓限制器150)。高壓開關(guān)電路250以及HW1到HWM的每個可以使用高壓開關(guān)電路102或101實施。
圖15是根據(jù)本發(fā)明的一個實施例的閃存器件的示意框圖。參見圖15，閃存器件203包括存儲器單元陣列210、X-解碼器220、多個塊選擇單元BS1到BSM(M是整數(shù))、多個門電路PG1到PBM(M是整數(shù))，第一泵230、第二泵240、電壓選擇電路260和高壓開關(guān)電路103、250。閃存器件203具有與圖13中所示的閃存器件201類似的結(jié)構(gòu)和操作。閃存器件201、203之間的差異之一是高壓開關(guān)電路103的升壓電路160包括多個電容器CA1到CAN、CB1到CBN(N是整數(shù))以及多個放大電路BST1到BSTN(N是整數(shù))。高壓開關(guān)電路103的結(jié)構(gòu)和操作類似于圖7中示出高壓開關(guān)電路103。在此情形中，高壓開關(guān)電路250和HW1到HWM的每個可以以與高壓開關(guān)電路101到103之一類似的方式實施。
圖16是根據(jù)本發(fā)明的一個實施例的閃存器件的示意框圖。參見圖16，閃存器件204包括存儲器單元陣列210、X-解碼器220、多個塊選擇單元BS1到BSM(M是整數(shù))、多個門電路PG1到PBM(M是整數(shù))，第一泵230、第二泵240、電壓選擇電路260和高壓開關(guān)電路104、250。閃存器件204具有與圖15中所示的閃存器件203類似的結(jié)構(gòu)和操作。閃存器件203、204之間的差異之一是高壓開關(guān)電路104中電壓限制器150的添加。高壓開關(guān)電路104的結(jié)構(gòu)和操作類似于圖8中示出的高壓開關(guān)電路104。在此情形中，高壓開關(guān)電路250和HW1到HWM的每個可以以與高壓開關(guān)電路101到104之一類似的方式實施。
圖17是根據(jù)本發(fā)明的一個實施例的閃存器件的示意框圖。參見圖17，閃存器件205包括存儲器單元陣列210、X-解碼器220、多個塊選擇單元BS1到BSM(M是整數(shù))、多個門電路PG1到PBM(M是整數(shù))，第一泵230、第二泵240、電壓選擇電路260和高壓開關(guān)電路105、250。閃存器件205具有與圖13中所示的閃存器件201類似的結(jié)構(gòu)和操作。閃存器件201、205之間的差異之一是高壓開關(guān)電路105中開關(guān)NM3、NM4、PM3和PM4的添加。高壓開關(guān)電路105的結(jié)構(gòu)和操作與圖9中示出的高壓開關(guān)電路105相同。在此情形中，高壓開關(guān)電路250和HW1到HWM的每個可以以與高壓開關(guān)電路101到105之一類似的方式實施。
圖18是根據(jù)本發(fā)明的一個實施例的閃存器件的示意框圖。參見圖18，閃存器件206包括存儲器單元陣列210、X-解碼器220、多個塊選擇單元BS1到BSM(M是整數(shù))、多個門電路PG1到PBM(M是整數(shù))，第一泵230、第二泵240、電壓選擇電路260和高壓開關(guān)電路106、250。閃存器件206具有與圖17中所示的閃存器件205類似的結(jié)構(gòu)和操作。閃存器件205、206之間的差異之一是高壓開關(guān)電路106中電壓限制器150的添加。高壓開關(guān)電路106的結(jié)構(gòu)和操作與圖10中示出的高壓開關(guān)電路106相同。在此情形中，高壓開關(guān)電路250和HW1到HWM的每個可以以與高壓開關(guān)電路101到106之一類似的方式實施。
圖19是根據(jù)本發(fā)明的一個實施例的閃存器件的示意框圖。參見圖19，閃存器件207包括存儲器單元陣列210、X-解碼器220、多個塊選擇單元BS1到BSM(M是整數(shù))、多個門電路PG1到PBM(M是整數(shù))，第一泵230、第二泵240、電壓選擇電路260和高壓開關(guān)電路107、250。閃存器件207具有與圖17中所示的閃存器件205類似的結(jié)構(gòu)和操作。
閃存器件205、207之間的差異之一是高壓開關(guān)電路107的升壓電路180包括多個電容器CA1到CAN、CB1到CBN(N是整數(shù))以及多個放大電路BST1到BSTN(N是整數(shù))。高壓開關(guān)電路107的結(jié)構(gòu)和操作類似于圖11中示出高壓開關(guān)電路107。在此情形中，高壓開關(guān)電路250和HW1到HWM的每個可以以與高壓開關(guān)電路101到107之一類似的方式實施。
圖20是根據(jù)本發(fā)明的第八實施例的閃存器件的示意框圖。參見圖20，閃存器件208包括存儲器單元陣列210、X-解碼器220、多個塊選擇單元BS1到BSM(M是整數(shù))、多個門電路PG1到PBM(M是整數(shù))，第一泵230、第二泵240、電壓選擇電路260和高壓開關(guān)電路108、250。閃存器件208具有與圖19中所示的閃存器件207類似的結(jié)構(gòu)和操作。閃存器件207、208之間的差異之一是高壓開關(guān)電路108中電壓限制器150的添加。高壓開關(guān)電路108的結(jié)構(gòu)和操作與圖12中示出的高壓開關(guān)電路108類似。在此情形中，高壓開關(guān)電路250和HW1到HWM的每個可以以與高壓開關(guān)電路101到108之一類似的方式實施。
如上面描述的，包括在閃存器件201到208中的高壓開關(guān)電路101到108、250、HW1到HWM可以以高速執(zhí)行開關(guān)操作。因此，可以增強閃存器件的程序操作速度并且可以減小輸出高壓的噪聲分量。
另外，在上面提到的實施例中，閃存器件的程序操作的構(gòu)成元件以及所述構(gòu)成元件的操作已經(jīng)作為實例描述。然而，上面提到的實施例可以應(yīng)用到多種操作，如執(zhí)行高壓開關(guān)操作的閃存器件的擦除操作或讀取操作。
盡管本發(fā)明已經(jīng)結(jié)合當(dāng)前認為是特定實施例的內(nèi)容描述了本發(fā)明，應(yīng)該理解本發(fā)明不限于所公開的實施例，而是相反地旨在覆蓋包括在所附的權(quán)利要求的精神和范圍內(nèi)的各種修改和等效設(shè)置。
權(quán)利要求
1.一種高壓開關(guān)電路，包括使能控制電路，響應(yīng)于使能信號，將第一節(jié)點預(yù)充電到給定電壓；反饋電路，響應(yīng)于對應(yīng)于所述第一電壓的開關(guān)控制電壓，將反饋電壓供給到第二節(jié)點；升壓電路，包括交叉耦合的放大電路，用于響應(yīng)于控制信號而升壓所述反饋電壓并且輸出放大電壓到所述第一節(jié)點，并且提高所述開關(guān)控制電壓；以及高壓開關(guān)，響應(yīng)于開關(guān)控制電壓而接通或關(guān)斷，所述高壓開關(guān)被配置成在所述高壓開關(guān)接通時輸出第二電壓。
2.如權(quán)利要求1的高壓開關(guān)電路，其中所述使能控制電路包括NMOS晶體管，所述NMOS晶體管具有內(nèi)部電壓輸入到的柵、使能信號輸入到的漏以及耦合到所述第一節(jié)點的源，以及其中所述內(nèi)部電壓高于所述第一電壓并且低于所述第二電壓。
3.如權(quán)利要求1的高壓開關(guān)電路，其中所述反饋電路包括NMOS晶體管，所述第二電壓輸入到其；柵，所述開關(guān)控制電壓輸入到其；以及源，連接到所述第二節(jié)點。
4.如權(quán)利要求1的高壓開關(guān)電路，其中所述高壓開關(guān)包括用于高壓的NMOS晶體管，具有所述第二電壓輸入到的漏和所述開關(guān)控制電壓輸入到的柵，并且其中當(dāng)所述NMOS晶體管完全接通時，所述NMOS晶體管輸出所述第二電壓到其源。
5.如權(quán)利要求1的高壓開關(guān)電路，其中所述控制信號包括互補的第一和第二時鐘信號，其中所述升壓電路還包括第一電容器，連接到第一升壓節(jié)點，并且響應(yīng)于所述第一時鐘信號而充電或放電；以及第二電容器，連接到第二升壓節(jié)點，并且響應(yīng)于所述第二時鐘信號而充電或放電；其中當(dāng)所述第一電容器充電時，所述第一升壓節(jié)點的第一升壓電壓提高了第一電壓電平，并且當(dāng)所述第二電容器充電時，所述第二升壓節(jié)點的第二升壓電壓提高了第二電壓電平，以及其中所述放大電壓根據(jù)時鐘循環(huán)對應(yīng)于所述第一或第二升壓電壓。
6.如權(quán)利要求5的高壓開關(guān)電路，其中所述第一電壓電平與所述反饋電壓、所述第一時鐘信號的電壓以及所述第一升壓節(jié)點的耦合電容相關(guān)，而所述第二電壓電平與所述反饋電壓、所述第二時鐘信號的電壓以及所述第二升壓節(jié)點的耦合電容相關(guān)，以及其中所述第一升壓節(jié)點的所述耦合電容與所述第一電容器的電容和所述第一升壓節(jié)點的第一寄生電容器的電容相關(guān)，并且所述第二升壓節(jié)點的所述耦合電容與所述第二電容器的電容和所述第二升壓節(jié)點的第二寄生電容器的電容相關(guān)。
7.如權(quán)利要求5的高壓開關(guān)電路，其中所述放大電路基于所述反饋電壓和所述第一及第二時鐘信號的電壓而交替地放大所述第一和第二升壓電壓，并且響應(yīng)于輸入到所述第二節(jié)點的所述反饋電壓而輸出已經(jīng)放大的所述第一或第二升壓電壓到所述第一節(jié)點作為放大電壓，其中所述第一節(jié)點是輸出節(jié)點而所述第二節(jié)點是輸入節(jié)點。
8.如權(quán)利要求5的高壓開關(guān)電路，其中所述放大電路包括第一開關(guān)，連接在所述第二節(jié)點和所述第一升壓節(jié)點之間，并且響應(yīng)于所述第二升壓電壓而接通或關(guān)斷；第二開關(guān)，連接在所述第二節(jié)點和所述第二升壓節(jié)點之間，并且響應(yīng)于所述第一升壓電壓而接通或關(guān)斷；第三開關(guān)，連接在所述第一升壓節(jié)點和所述第一節(jié)點之間，并且響應(yīng)于所述第二升壓電壓而接通或關(guān)斷；以及第四開關(guān)，連接在所述第二升壓節(jié)點和所述第一節(jié)點之間，并且響應(yīng)于所述第一升壓電壓電路而接通或關(guān)斷。
9.如權(quán)利要求8的高壓開關(guān)電路，其中第一和第二開關(guān)的每個包括低壓NMOS晶體管。
10.如權(quán)利要求8的高壓開關(guān)電路，其中第三和第四開關(guān)的每個包括低壓PMOS晶體管。
11.如權(quán)利要求1的高壓開關(guān)電路，還包括耦合到所述第二節(jié)點的電壓限制器，所述電壓限制器被配置以減小所述開關(guān)控制電壓，從而使所述開關(guān)控制電壓保持為低于給定的電壓電平。
12.如權(quán)利要求1的高壓開關(guān)電路，其中所述高壓開關(guān)通過高壓輸入節(jié)點而接收所述第二電壓，以及所述電壓限制器包括提供在所述第一節(jié)點和所述高壓輸入節(jié)點之間的至少一個類似二極管的器件。
13.如權(quán)利要求12的高壓開關(guān)電路，其中所述至少一個類似二極管的器件包括NMOS晶體管，其具有柵和漏，所述柵短路到所述漏。
14.如權(quán)利要求9的高壓開關(guān)電路，其中所述放大電路包括第五開關(guān)，用于響應(yīng)于所述第二升壓電壓而供給所述第一升壓電壓到包括在所述第一開關(guān)中的第一NMOS晶體管的體；以及第六開關(guān)，用于響應(yīng)于所述第二升壓電壓而供給所述第二升壓電壓到包括在所述第二開關(guān)中的第二NMOS晶體管的體。
15.如權(quán)利要求10的高壓開關(guān)電路，其中所述放大電路包括第五開關(guān)，用于響應(yīng)于所述第二升壓電壓而供給所述第一升壓電壓到包括在所述第三開關(guān)中的第一PMOS晶體管的體；以及第六開關(guān)，用于響應(yīng)于所述第二升壓電壓而供給所述第二升壓電壓到包括在所述第四開關(guān)中的第二PMOS晶體管的體。
16.如權(quán)利要求1的高壓開關(guān)電路，其中當(dāng)所述使能信號處于第一狀態(tài)時，所述使能控制電路將所述第一節(jié)點預(yù)充電到所述給定電壓，而當(dāng)所述使能信號處于第二狀態(tài)時，將所述第二節(jié)點放電到地電壓，當(dāng)所述第一節(jié)點放電時，所述反饋電路停止提供所述反饋電壓到所述第二節(jié)點，以及當(dāng)所述第一節(jié)點放電時，所述高壓開關(guān)關(guān)斷。
17.一種高壓開關(guān)電路，包括使能控制電路，用于響應(yīng)于使能信號而將輸出節(jié)點預(yù)充電到設(shè)置電壓；反饋電路，用于在預(yù)充電所述輸出節(jié)點時響應(yīng)于從所述輸出節(jié)點產(chǎn)生的開關(guān)控制電壓而供給反饋電壓到輸入節(jié)點；升壓電路，用于響應(yīng)于時鐘信號而升壓所述反饋電壓并且將升壓電壓輸出到所述輸出節(jié)點，從而提高所述開關(guān)控制電壓；以及高壓開關(guān)，響應(yīng)于所述開關(guān)控制電壓而接通或關(guān)斷，當(dāng)所述高壓開關(guān)接通時接收高壓并且輸出所述接收的高壓，其中所述升壓電路包括交叉耦合型的多個放大電路。
18.如權(quán)利要求17的高壓開關(guān)電路，其中所述使能控制電路包括用于高壓的NMOS晶體管，其具有內(nèi)部電壓輸入到的柵、所述使能信號輸入到的漏以及連接到所述輸出節(jié)點的源。
19.如權(quán)利要求17的高壓開關(guān)電路，其中所述反饋電路包括用于高壓的NMOS晶體管，所述高壓輸入到其；柵，所述開關(guān)控制電壓輸入到其；以及源，連接到所述輸入節(jié)點。
20.如權(quán)利要求17的高壓開關(guān)電路，其中所述高壓開關(guān)包括用于高壓的NMOS晶體管，其具有所述高壓輸入到的漏以及所述開關(guān)控制電壓輸入到的柵，并且當(dāng)所述NMOS晶體管完全接通時，所述NMOS晶體管將所述高壓輸出到其源。
21.如權(quán)利要求17的高壓開關(guān)電路，其中所述時鐘信號包括互補的第一和第二時鐘信號，所述多個放大電路包括串聯(lián)連接在所述輸入節(jié)點和所述輸出節(jié)點之間的第一到第N(N是整數(shù))放大電路，所述升壓電路包括第一電容器，分別連接到所述第一到第N放大電路的第一升壓節(jié)點，并且響應(yīng)于所述第一時鐘信號而分別充電或放電；以及第二電容器，分別連接到所述第一到第N放大電路的第二升壓節(jié)點，并且響應(yīng)于所述第二時鐘信號而分別充電或放電。
22.如權(quán)利要求21的高壓開關(guān)電路，其中每當(dāng)所述第一電容器的每個充電時，所述第一升壓節(jié)點的所述第一升壓電壓的每個都提高，并且每當(dāng)所述第二電容器的每個充電時，所述第二升壓節(jié)點的所述第二升壓電壓的每個都提高，以及所述升壓電壓是所述第N放大電路的所述第一或第二升壓電壓。
23.如權(quán)利要求22的高壓開關(guān)電路，其中所述第一放大電路的所述第一升壓電壓由所述反饋電壓、所述第一時鐘信號的電壓以及所述第一放大電路的所述第一升壓節(jié)點的耦合電容所決定，并且所述第一放大電路的所述第二升壓電壓由所述反饋電壓、所述第二時鐘信號的電壓以及所述第一放大電路的所述第二升壓節(jié)點的耦合電容所決定，所述第二到第N放大電路的所述第一升壓電壓的每個由所述第一到第(N-1)放大電路的每個的所述第一或第二升壓電壓、所述第一時鐘信號的電壓以及所述第二到第N放大電路的所述第一升壓節(jié)點的每個的耦合電容所決定，所述第二到第N放大電路的所述第二升壓電壓的每個由所述第一到第(N-1)放大電路的每個的所述第一或第二升壓電壓、所述第二時鐘信號的電壓以及所述第二到第N放大電路的所述第二升壓節(jié)點的每個的耦合電容所決定，以及所述第一升壓節(jié)點的每個的耦合電容由所述第一電容器的每個的電容和存在于所述第一升壓節(jié)點的每個中的第一寄生電容器的電容所決定，并且所述第二升壓節(jié)點的每個的耦合電容由所述第二電容器的每個的電容和存在于所述第二升壓節(jié)點的每個中的第二寄生電容器的電容所決定。
24.如權(quán)利要求22的高壓開關(guān)電路，其中所述第一到第N放大電路分別包括第一到第N輸入節(jié)點和第一到第N輸出節(jié)點，所述輸入節(jié)點是所述第一輸入節(jié)點，并且所述輸出節(jié)點是所述第N輸出節(jié)點，所述第一到第N放大電路的每個包括第一開關(guān)，連接在所述第一到第N輸入節(jié)點之一和所述第一升壓節(jié)點之一之間，并且響應(yīng)于所述第二升壓電壓之一而接通或關(guān)斷；第二開關(guān)，連接在所述第一到第N輸入節(jié)點之一和所述第二升壓節(jié)點之一之間，并且響應(yīng)于所述第一升壓電壓之一而接通或關(guān)斷；第三開關(guān)，連接在所述第一到第N輸入節(jié)點之一和所述第一升壓節(jié)點之一之間，并且響應(yīng)于所述第二升壓電壓之一而接通或關(guān)斷；第四開關(guān)，連接在所述第一到第N輸入節(jié)點之一和所述第二升壓節(jié)點之一之間，并且響應(yīng)于所述第一升壓電壓之一而接通或關(guān)斷。
25.如權(quán)利要求24的高壓開關(guān)電路，其中所述第一和第二開關(guān)的每個包括用于低壓電路的NMOS晶體管。
26.如權(quán)利要求24的高壓開關(guān)電路，其中所述第三和第四開關(guān)的每個包括用于低壓電路的PMOS晶體管。
27.如權(quán)利要求17的高壓開關(guān)電路，還包括連接到所述輸出節(jié)點的電壓限制器，用于減小所述開關(guān)控制電壓，使得當(dāng)所述開關(guān)控制電壓被過度升壓時所述開關(guān)控制電壓保持到限制電壓電平。
28.如權(quán)利要求27的高壓開關(guān)電路，其中所述高壓開關(guān)通過高壓輸入節(jié)點接收所述高壓，以及所述電壓限制器包括連接在所述輸出節(jié)點和所述高壓輸入節(jié)點之間的至少一個二極管。
29.如權(quán)利要求28的高壓開關(guān)電路，其中所述至少一個二極管包括用于高壓的NMOS晶體管，其具有二極管連接到所述輸出節(jié)點的柵和漏，以及連接到所述高壓輸入節(jié)點的源。
30.如權(quán)利要求24的高壓開關(guān)電路，其中所述第一開關(guān)包括第一NMOS晶體管，其具有連接到所述第一到第N輸入節(jié)點之一的漏、連接到所述第一升壓節(jié)點之一的源以及所述第二升壓電壓之一輸入到的漏，所述第二開關(guān)包括第二NMOS晶體管，其具有連接到所述第一到第N輸入節(jié)點之一的漏、連接到所述第二升壓節(jié)點之一的源以及所述第一升壓電壓之一輸入到的漏，所述第一到第N放大電路的每個包括第五開關(guān)，用于響應(yīng)于所述第二升壓電壓之一而供給所述第一升壓電壓之一到所述第一NMOS晶體管的體；以及第六開關(guān)，用于響應(yīng)于所述第一升壓電壓之一而供給所述第二升壓電壓之一到所述第二NMOS晶體管的體。
31.如權(quán)利要求24的高壓開關(guān)電路，其中所述第三開關(guān)包括第一PMOS晶體管，其具有連接到所述第一到第N輸入節(jié)點之一的漏、連接到所述第一升壓節(jié)點之一的源以及所述第二升壓電壓之一輸入到的漏，所述第四開關(guān)包括第二PMOS晶體管，其具有連接到所述第一到第N輸入節(jié)點之一的漏、連接到所述第二升壓節(jié)點之一的源以及所述第一升壓電壓之一輸入到的漏，所述第一到第N放大電路的每個包括第五開關(guān)，用于響應(yīng)于所述第二升壓電壓之一而供給所述第一升壓電壓之一到所述第一PMOS晶體管的體；以及第六開關(guān)，用于響應(yīng)于所述第一升壓電壓之一而供給所述第二升壓電壓之一到所述第二PMOS晶體管的體。
32.如權(quán)利要求17的高壓開關(guān)電路，其中當(dāng)所述使能信號被使能時，所述使能控制電路將所述輸出節(jié)點預(yù)充電到所述設(shè)置電壓，并且當(dāng)所述使能信號被禁止時將所述輸出節(jié)點預(yù)充電到地電壓，當(dāng)所述輸出節(jié)點放電時，所述反饋電路停止所述反饋電壓的供給操作，以及當(dāng)所述輸出節(jié)點放電時，所述高壓開關(guān)打開。
33.一種閃存器件，包括多個存儲器單元塊，分別包括共享局部字線和位線的多個存儲器單元；X-解碼器，解碼行地址信號并且輸出第一解碼信號和第二解碼信號；多個塊選擇單元，分別響應(yīng)于所述第一解碼信號而分別輸出多個塊選擇信號；多個門電路，分別響應(yīng)于所述多個塊選擇信號而分別將全局漏選擇線、全局源選擇線和全局字線連接到所述存儲器單元塊的局部漏選擇線、局部源選擇線和所述局部字線；第一泵，響應(yīng)于程序命令而產(chǎn)生程序電壓；第二泵，響應(yīng)于所述程序命令而產(chǎn)生程序通過電壓；電壓選擇電路，響應(yīng)于所述第二解碼信號而選擇從多個全局字線中選擇的一個，并且供給所述程序電壓到所選擇的全局字線和供給所述程序通過電壓到其余全局字線；響應(yīng)于使能控制信號和時鐘信號，第一高壓開關(guān)電路供給所述程序電壓到所述電壓選擇電路；以及響應(yīng)于所述使能控制信號和所述時鐘信號，第二高壓開關(guān)電路供給所述程序通過電壓到所述電壓選擇電路；其中，所述多個塊選擇單元的每個包括塊開關(guān)，用于接收所述程序電壓，并且響應(yīng)于塊開關(guān)控制電壓而輸出所述多個塊選擇信號之一作為高于所述程序電壓的電壓電平或低于所述程序電壓的電壓電平；以及第三高壓開關(guān)電路，用于接收所述程序電壓，并且響應(yīng)于所述第一解碼信號和所述時鐘信號之一而輸出所述程序電壓作為所述塊開關(guān)控制電壓，其中所述高壓開關(guān)電路的每個包括交叉耦合型的放大電路。
34.如權(quán)利要求33的閃存器件，其中所述高壓開關(guān)電路的每個還包括使能控制電路，響應(yīng)于所述使能信號或所述第一解碼信號之一而將輸出節(jié)點預(yù)充電到設(shè)置電壓；以及反饋電路，當(dāng)預(yù)充電所述輸出節(jié)點時，響應(yīng)于從所述輸出節(jié)點產(chǎn)生的開關(guān)控制電壓而將反饋電壓供給到輸入節(jié)點；其中所述高壓開關(guān)，其響應(yīng)于所述開關(guān)控制電壓而接通或關(guān)斷，并且接通以接收所述程序電壓、所述程序通過電壓或所述塊開關(guān)控制電壓，其中所述升壓電路響應(yīng)于所述時鐘信號而升壓所述反饋電壓并且輸出升壓電壓到所述輸出節(jié)點，從而提高所述開關(guān)控制電壓。
35.如權(quán)利要求34的閃存器件，其中所述使能控制電路包括NMOS晶體管，其具有內(nèi)部電壓輸入到的柵、所述使能控制信號或所述第一解碼信號之一輸入到的漏以及連接到所述輸出節(jié)點的源。
36.如權(quán)利要求34的閃存器件，其中所述反饋電路包括用于高壓的NMOS晶體管，其具有所述程序電壓或所述程序通過電壓輸入到的漏，所述開關(guān)控制電壓輸入到的柵以及連接到所述輸入節(jié)點的源。
37.如權(quán)利要求34的閃存器件，其中所述高壓開關(guān)包括用于高壓的NMOS晶體管，其具有所述程序電壓或所述程序通過電壓輸入到的漏和所述開關(guān)控制電壓輸入到的柵，并且當(dāng)所述NMOS晶體管完全接通時，所述NMOS晶體管輸出所述程序電壓或所述程序通過電壓到其源。
38.如權(quán)利要求34的閃存器件，其中所述時鐘信號包括互補的第一和第二時鐘信號，所述升壓電路還包括第一電容器，耦合到第一升壓節(jié)點，并且配置成響應(yīng)于所述第一時鐘信號而充電或放電；以及第二電容器，耦合到第二升壓節(jié)點，并且配置成響應(yīng)于所述第二時鐘信號而充電或放電；當(dāng)所述第一電容器充電時，所述第一升壓節(jié)點的第一升壓電壓基于第一電壓而提高，并且當(dāng)所述第二電容器充電時，所述第二升壓節(jié)點的第二升壓電壓基于第二電壓而提高，以及其中所述升壓電壓是所述第一或第二升壓電壓。
39.如權(quán)利要求38的閃存器件，其中所述第一電壓與所述反饋電壓、所述第一時鐘信號的電壓以及所述第一升壓節(jié)點的耦合電容相關(guān)，并且所述第二電壓與所述反饋電壓、所述第二時鐘信號的電壓以及所述第二升壓節(jié)點的耦合電容相關(guān)，以及所述第一升壓節(jié)點的所述耦合電容與所述第一電容器的電容和存在于所述第一升壓節(jié)點中的第一寄生電容器的電容相關(guān)，并且所述第二升壓節(jié)點的所述耦合電容與所述第二電容器的電容和存在于所述第二升壓節(jié)點中的第二寄生電容器的電容相關(guān)。
40.如權(quán)利要求38的閃存器件，其中當(dāng)所述反饋電路將所述反饋電壓供給所述輸入節(jié)點時，所述放大電路基于所述反饋電壓和所述第一及第二時鐘信號的電壓而交替地放大所述第一和第二升壓電壓，并且將所述放大的第一或第二升壓電壓輸出到所述輸出節(jié)點作為所述升壓電壓。
41.如權(quán)利要求38的閃存器件，其中所述放大電路包括第一開關(guān)，連接在所述輸入節(jié)點和所述第一升壓節(jié)點之間，并且配置成響應(yīng)于所述第二升壓電壓而接通或關(guān)斷；第二開關(guān)，連接在所述輸入節(jié)點和所述第二升壓節(jié)點之間，并且配置成響應(yīng)于所述第一升壓電壓而接通或關(guān)斷；第三開關(guān)，連接在所述第一升壓節(jié)點和所述輸出節(jié)點之間，并且配置成響應(yīng)于所述第二升壓電壓而接通或關(guān)斷；以及第四開關(guān)，連接在所述第二升壓節(jié)點和所述輸出節(jié)點之間，并且配置成響應(yīng)于所述第一升壓電壓電路而接通或關(guān)斷。
42.如權(quán)利要求41的閃存器件，其中所述第一和第二開關(guān)的每個包括低壓NMOS晶體管。
43.如權(quán)利要求41的閃存器件，其中所述第三和第四開關(guān)的每個包括低壓PMOS晶體管。
44.如權(quán)利要求34的閃存器件，其中所述第一到第三高壓開關(guān)電路的每個還包括連接到所述輸出節(jié)點的電壓限制器，用于減小所述開關(guān)控制電壓以使所述開關(guān)控制電壓保持到給定的電壓限制。
45.如權(quán)利要求44的閃存器件，其中所述高壓開關(guān)通過高壓輸入節(jié)點而接收所述程序電壓或所述程序通過電壓，以及所述電壓限制器包括連接在所述輸出節(jié)點和所述高壓輸入節(jié)點之間的至少一個類似二極管的器件。
46.如權(quán)利要求45的閃存器件，其中所述至少一個類似二極管的器件包括NMOS晶體管。
47.如權(quán)利要求42的閃存器件，其中所述放大電路包括第五開關(guān)，用于響應(yīng)于所述第二升壓電壓而供給所述第一升壓電壓到包括在所述第一開關(guān)中的第一NMOS晶體管的體；以及第六開關(guān)，用于響應(yīng)于所述第二升壓電壓而供給所述第二升壓電壓到包括在所述第二開關(guān)中的第二NMOS晶體管的體。
48.如權(quán)利要求43的閃存器件，其中所述放大電路包括第五開關(guān)，用于響應(yīng)于所述第二升壓電壓而供給所述第一升壓電壓到包括在所述第三開關(guān)中的第一PMOS晶體管的體；以及第六開關(guān)，用于響應(yīng)于所述第二升壓電壓而供給所述第二升壓電壓到包括在所述第四開關(guān)中的第二PMOS晶體管的體。
49.如權(quán)利要求38的閃存器件，其中所述升壓電路包括第一到第N(N是整數(shù))附加放大電路，串聯(lián)連接在所述放大電路和所述輸出節(jié)點之間；第三電容器，分別連接到所述第一到第N附加放大電路的第三升壓節(jié)點，并且配置成響應(yīng)于所述第一時鐘信號而分別充電或放電；以及第四電容器，分別連接到所述第一到第N附加放大電路的第四升壓節(jié)點，并且響應(yīng)于所述第二時鐘信號而分別充電或放電。
50.如權(quán)利要求49的閃存器件，其中每當(dāng)所述第三電容器的每個充電時，所述第三升壓節(jié)點的所述第三升壓電壓的每個都提高，每當(dāng)所述第四電容器的每個充電時，所述第四升壓節(jié)點的所述第四升壓電壓的每個都提高，以及所述升壓電壓是所述第N附加放大電路的所述第三或所述第四升壓電壓。
51.如權(quán)利要求50的閃存器件，其中所述第一附加放大電路的所述第三升壓電壓基于所述第一或第二升壓電壓、所述第一時鐘信號的電壓以及所述第一附加放大電路的所述第三升壓節(jié)點的耦合電容，所述第一附加放大電路的所述第四升壓電壓基于所述第一或第二升壓電壓、所述第二時鐘信號的電壓以及所述第一附加放大電路的所述第四升壓節(jié)點的耦合電容，所述第二到第N放大電路的所述第三升壓電壓的每個基于所述第一到第(N-1)放大電路的每個的所述第三或第四升壓電壓、所述第一時鐘信號的電壓以及所述第二到第N放大電路的所述第三升壓節(jié)點的每個的耦合電容，所述第二到第N放大電路的所述第四升壓電壓的每個基于所述第一到第(N-1)放大電路的每個的所述第三或第四升壓電壓、所述第二時鐘信號的電壓以及所述第二到第N放大電路的所述第四升壓節(jié)點的每個的耦合電容，所述第三升壓節(jié)點的每個的耦合電容基于所述第三電容器的每個的電容和存在于所述第三升壓節(jié)點的每個中的第三寄生電容器的電容，所述第四升壓節(jié)點的每個的耦合電容基于所述第四電容器的每個的電容和存在于所述第四升壓節(jié)點的每個中的第四寄生電容器的電容。
52.如權(quán)利要求50的閃存器件，其中所述第一到第N放大電路分別包括第一到第N輸入節(jié)點和第一到第N輸出節(jié)點，并且所述輸出節(jié)點是所述第N輸出節(jié)點，所述第一到第N放大電路的每個包括第一開關(guān)，連接在所述第一到第N輸入節(jié)點之一和所述第三升壓節(jié)點之一之間，并且配置成響應(yīng)于所述第四升壓電壓之一而接通或關(guān)斷；第二開關(guān)，連接在所述第一到第N輸入節(jié)點之一和所述第四升壓節(jié)點之一之間，并且配置成響應(yīng)于所述第三升壓電壓之一而接通或關(guān)斷；第三開關(guān)，連接在所述第一到第N輸入節(jié)點之一和所述第三升壓節(jié)點之一之間，并且配置成響應(yīng)于所述第四升壓電壓之一而接通或關(guān)斷；以及第四開關(guān)，連接在所述第一到第N輸入節(jié)點之一和所述第四升壓節(jié)點之一之間，并且配置成響應(yīng)于所述第三升壓電壓之一而接通或關(guān)斷。
53.如權(quán)利要求52的閃存器件，其中所述第一和第二開關(guān)的每個包括用于低壓電路的NMOS晶體管。
54.如權(quán)利要求52的閃存器件，其中所述第三和第四開關(guān)的每個包括用于低壓電路的PMOS晶體管。
55.如權(quán)利要求52的閃存器件，其中所述第一開關(guān)包括第一NMOS晶體管，其具有連接到所述第一到第N輸入節(jié)點之一的漏、連接到所述第三升壓節(jié)點之一的源以及所述第四升壓電壓之一輸入到的漏，所述第二開關(guān)包括第二NMOS晶體管，其具有連接到所述第一到第N輸入節(jié)點之一的漏、連接到所述第四升壓節(jié)點之一的源以及所述第三升壓電壓之一輸入到的漏，所述第一到第N放大電路的每個包括第五開關(guān)，用于響應(yīng)于所述第四升壓電壓之一而供給所述第三升壓電壓之一到所述第一NMOS晶體管的體；以及第六開關(guān)，用于響應(yīng)于所述第三升壓電壓之一而供給所述第四升壓電壓之一到所述第二NMOS晶體管的體。
56.如權(quán)利要求52的閃存器件，其中所述第三開關(guān)包括第一PMOS晶體管，其具有連接到所述第一到第N輸入節(jié)點之一的漏、連接到所述第三升壓節(jié)點之一的源以及所述第四升壓電壓之一輸入到的漏，所述第四開關(guān)包括第二PMOS晶體管，其具有連接到所述第一到第N輸入節(jié)點之一的漏、連接到所述第四升壓節(jié)點之一的源以及所述第三升壓電壓之一輸入到的漏，所述第一到第N放大電路的每個包括第五開關(guān)，用于響應(yīng)于所述第四升壓電壓之一而供給所述第三升壓電壓之一到所述第一PMOS晶體管的體；以及第六開關(guān)，用于響應(yīng)于所述第三升壓電壓之一而供給所述第四升壓電壓之一到所述第二PMOS晶體管的體。
57.如權(quán)利要求34的閃存器件，其中所述使能控制電路在所述使能信號處于第一狀態(tài)中時將所述輸出節(jié)點預(yù)充電到所述設(shè)置電壓，且在所述使能信號處于第二狀態(tài)中時將所述輸出節(jié)點放電到地電壓，當(dāng)所述輸出節(jié)點放電時所述反饋電路停止供給所述反饋電壓，以及當(dāng)所述輸出節(jié)點放電時所述高壓開關(guān)關(guān)斷。
全文摘要
一種高壓開關(guān)電路，包括使能控制電路、反饋電路、升壓電路以及高壓開關(guān)。響應(yīng)于使能信號，使能控制電路將輸出節(jié)點預(yù)充電到設(shè)置電壓。當(dāng)預(yù)充電輸出節(jié)點時，響應(yīng)于從輸出節(jié)點產(chǎn)生的開關(guān)控制電壓，反饋電路供給反饋電壓到輸入節(jié)點。響應(yīng)于時鐘信號，升壓電路升壓反饋電壓并且輸出升壓電壓到輸出節(jié)點，從而提高開關(guān)控制電壓。響應(yīng)于開關(guān)控制電壓，高壓開關(guān)接通或關(guān)斷，并且接通以接收高壓并輸出所接收的高壓。升壓電路包括交叉耦合型的放大電路。
文檔編號G11C16/06GK101047031SQ200610099408
公開日2007年10月3日 申請日期2006年7月14日 優(yōu)先權(quán)日2006年3月27日
發(fā)明者李錫柱 申請人:海力士半導(dǎo)體有限公司