專利名稱：檢測(cè)浮動(dòng)字線的測(cè)試模式的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般性涉及測(cè)試存儲(chǔ)設(shè)備，更具體地，涉及能夠檢測(cè)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)設(shè)備的設(shè)備和技術(shù)。
背景技術(shù)：
亞微米CMOS技術(shù)的解決方案已經(jīng)致使對(duì)高速半導(dǎo)體存儲(chǔ)設(shè)備的需求增加，諸如動(dòng)態(tài)隨機(jī)存儲(chǔ)存儲(chǔ)設(shè)備(DRAM)、偽靜態(tài)隨機(jī)存儲(chǔ)存儲(chǔ)(PSRAM)設(shè)備等。這里，將這樣的存儲(chǔ)設(shè)備通稱為DRAM設(shè)備。
這種設(shè)備使用通常由一個(gè)晶體管和一個(gè)電容器組成的存儲(chǔ)單元(也成為存儲(chǔ)節(jié)點(diǎn))。通過激活字線、接通晶體管并將電容器連接到位線來訪問所述單元。然后由感測(cè)放大器檢測(cè)電容器中存儲(chǔ)的電荷以確定所訪問的單元中存儲(chǔ)的是“1”還是“0”。為了優(yōu)化對(duì)存儲(chǔ)單元的訪問(例如加快訪問速度、簡(jiǎn)化信號(hào)軌跡和/或方便布局)，有時(shí)將字線分組并且通過主字線進(jìn)行控制。驅(qū)動(dòng)一組中的各條字線(稱為局部字線，以便和主字線區(qū)分開來)是通過a)激活該組的控制主字線，b)為特定字線指定一條驅(qū)動(dòng)線。
圖1示出了常規(guī)陣列結(jié)構(gòu)100的一部分，該陣列處于待機(jī)模式，使用由主字線110控制的字線組102來訪問存儲(chǔ)單元107。作為例子，每個(gè)主字線110控制四條局部字線102。在示出的待機(jī)模式中，字線(WL)復(fù)位線124被激活(由粗線表示)，從而通過下拉晶體管114將每個(gè)連接的字線102下拉到低的(或負(fù)的)字線電壓電平(VNWLL)。這樣保持連接到該字線102的單元晶體管被關(guān)閉，從而維護(hù)作為單元電容器中存儲(chǔ)的電荷的信息。
圖2示出了與圖1相同的陣列部分。但是這次處于激活模式，以相應(yīng)的主字線110的粗體邊框表示左邊的主字線組被選擇。作為例子，字線0驅(qū)動(dòng)線122(WL驅(qū)動(dòng)0)被上拉(以粗線表示)到字線高電壓(VPP)，并且在每個(gè)字線組中，相應(yīng)的上拉晶體管被連接到VPP。
只有在所選擇的主字線組(在這個(gè)例子中是組0)中，上拉晶體管112被激活，從而通過驅(qū)動(dòng)線122(粗線所示)將相應(yīng)的局部字線102連接到VPP。這導(dǎo)致相應(yīng)存儲(chǔ)單元107的晶體管接通，從而將單元晶體管連接到位線103。結(jié)果，可以通過感測(cè)放大器104經(jīng)由位線(BL)103從存儲(chǔ)單元107讀取數(shù)據(jù)或向存儲(chǔ)單元107寫入數(shù)據(jù)。類似地，通過激活其它主字線110和驅(qū)動(dòng)線122，可以經(jīng)由相同的位線以及互補(bǔ)位線(/BL)103從其它存儲(chǔ)單元107讀取信息或向其寫入信息。
在所示例子中，只從一邊驅(qū)動(dòng)局部字線102。不幸地，這種單邊概念具有缺點(diǎn)，即只要從驅(qū)動(dòng)這一邊消除驅(qū)動(dòng)電壓，所述局部字線就不再被驅(qū)動(dòng)并且可能在未定義的電平上浮動(dòng)。
模擬實(shí)驗(yàn)已經(jīng)表明“浮動(dòng)字線”的臨界電壓范圍當(dāng)前是在1.3V到1.6V的范圍內(nèi)。在這個(gè)范圍內(nèi)，已經(jīng)觀察到，連接到浮動(dòng)字線的存儲(chǔ)單元可能破壞存儲(chǔ)在連接存儲(chǔ)單元良好的字線中的信息(例如通過保持與位線的連接)，導(dǎo)致讀取失敗。分析表明，通常只有例如因缺陷缺少下拉連接而保持上拉的字線(圖2所示的區(qū)域130)產(chǎn)生與應(yīng)用相關(guān)的問題。未連接的實(shí)際浮動(dòng)字線看起來不會(huì)導(dǎo)致這些問題。不幸地，在利用驅(qū)動(dòng)線從一邊驅(qū)動(dòng)的當(dāng)前設(shè)計(jì)中，驅(qū)動(dòng)字線達(dá)到所定義的中間VPP電平并且足夠快地測(cè)試這個(gè)浮動(dòng)字線的狀態(tài)(例如在這個(gè)電平丟失之前)都比較困難。
因此，例如在晶片測(cè)試中，沒有可靠的方法來識(shí)別被這個(gè)浮動(dòng)字線問題影響的芯片。因此需要能夠測(cè)試識(shí)別出具有導(dǎo)致讀取失敗的浮動(dòng)字線的芯片的設(shè)備和方法。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例一般地提供能夠測(cè)試識(shí)別出具有浮動(dòng)字線的芯片的設(shè)備和方法。
一個(gè)實(shí)施例提供了一種在具有至少一個(gè)存儲(chǔ)器陣列的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)設(shè)備中檢測(cè)浮動(dòng)字線的方法，其中由不同的驅(qū)動(dòng)線和復(fù)位線將電壓電平施加到所述陣列的不同邊段的字線之上。該方法一般地包括向所述存儲(chǔ)器陣列的第一邊段中的一個(gè)或多個(gè)第一字線強(qiáng)加字線高電壓電平和負(fù)的字線低電壓電平之間的中間電壓電平，向通過一個(gè)或多個(gè)下拉晶體管耦合到第一字線的第一邊段的一個(gè)或多個(gè)復(fù)位線施加負(fù)的字線電壓電平，并且訪問存儲(chǔ)器陣列的第二邊段上的一個(gè)或多個(gè)存儲(chǔ)單元以檢測(cè)讀取失敗，所述讀取失敗表示第一字線之一沒有通過下降晶體管之一正確連接到復(fù)位線。
另一個(gè)實(shí)施例提供了一種測(cè)試存儲(chǔ)設(shè)備的方法，所述存儲(chǔ)設(shè)備包含至少具有第一邊段和第二邊段的存儲(chǔ)器陣列，其中第一邊段中的字線和第二邊段中的字線由不同的驅(qū)動(dòng)線和復(fù)位線來驅(qū)動(dòng)。該方法一般地包括，當(dāng)存儲(chǔ)設(shè)備處于第一模式下，以基本上類似的方式通過不同的驅(qū)動(dòng)線和復(fù)位線來驅(qū)動(dòng)第一和第二邊段中的字線，并且當(dāng)存儲(chǔ)設(shè)備處于第二模式下，以獨(dú)立的方式通過不同的驅(qū)動(dòng)線和復(fù)位線來驅(qū)動(dòng)第一和第二邊段中的字線。
另一個(gè)實(shí)施例提供了一種存儲(chǔ)器陣列。該存儲(chǔ)器陣列一般地包括在陣列的相應(yīng)第一和第二邊段上的一個(gè)或多個(gè)主字線的第一和第二集合；每個(gè)主字線的多個(gè)局部字線，每一個(gè)局部字線都與至少一個(gè)存儲(chǔ)單元耦合；一個(gè)或多個(gè)公共位線，耦合到第一和第二邊段上的存儲(chǔ)單元；以及分離的驅(qū)動(dòng)線和復(fù)位線，允許將第一邊段上的局部字線驅(qū)動(dòng)到與第二邊段上的相應(yīng)局部字線不同的電壓電平。
另一個(gè)實(shí)施例提供了一種通常包括至少一個(gè)存儲(chǔ)器陣列和控制電路的存儲(chǔ)設(shè)備。所述存儲(chǔ)器陣列通常包括第一和第二邊段，每個(gè)段包括多個(gè)字線、一個(gè)或多個(gè)公共位線、至少第一和第二對(duì)驅(qū)動(dòng)線和復(fù)位線，所述位線通過第一和第二邊段的字線耦合到可訪問的存儲(chǔ)單元，并且所述第一和第二對(duì)驅(qū)動(dòng)線和復(fù)位線能夠?qū)⒌谝缓偷诙叾沃械淖志€驅(qū)動(dòng)到不同的電壓電平。所述控制電路一般被配置為通過相應(yīng)的一個(gè)或多個(gè)驅(qū)動(dòng)線向第一邊段中的一個(gè)或多個(gè)第一字線強(qiáng)加字線高電壓電平和負(fù)的字線低電壓電平之間的中間電壓電平，向通過一個(gè)或多個(gè)下拉晶體管耦合到第一字線的第一邊段的一個(gè)或多個(gè)相應(yīng)的復(fù)位線施加負(fù)的字線電壓電平，并且訪問存儲(chǔ)器陣列的第二邊段上的一個(gè)或多個(gè)存儲(chǔ)單元以檢測(cè)讀取失敗，所述讀取失敗表示第一字線之一沒有通過下降晶體管之一正確連接到復(fù)位線。
另一個(gè)實(shí)施例提供了一種測(cè)試系統(tǒng)，其一般地包括在測(cè)試下的存儲(chǔ)設(shè)備和測(cè)試器。所述存儲(chǔ)設(shè)備一般地包括至少一個(gè)具有第一和第二邊段的存儲(chǔ)器陣列，每個(gè)段包括多個(gè)字線、一個(gè)或多個(gè)公共位線、至少第一和第二對(duì)驅(qū)動(dòng)線和復(fù)位線，所述位線通過第一和第二邊段中的字線耦合到可訪問的存儲(chǔ)單元，并且所述第一和第二對(duì)驅(qū)動(dòng)線和復(fù)位線能夠?qū)⒌谝缓偷诙叾沃械淖志€分別驅(qū)動(dòng)到不同的電壓電平。一般將測(cè)試器編程為通過將存儲(chǔ)設(shè)備置于測(cè)試模式而測(cè)試該設(shè)備，其中將所述存儲(chǔ)設(shè)備配置為向存儲(chǔ)器陣列的第一邊段中的一個(gè)或多個(gè)第一字線強(qiáng)加字線高電壓電平和負(fù)的字線低電壓電平之間的中間電壓電平，向通過一個(gè)或多個(gè)下拉晶體管耦合到第一字線的第一邊段的一個(gè)或多個(gè)相應(yīng)的復(fù)位線施加負(fù)的字線低電壓電平，并且訪問存儲(chǔ)器陣列的第二邊段上的一個(gè)或多個(gè)存儲(chǔ)單元。


為了更好地理解上述本發(fā)明的特征，參考實(shí)施例(附圖中示出了一些實(shí)施例)對(duì)先前簡(jiǎn)要綜述的本發(fā)明進(jìn)行了更具體的說明。但是應(yīng)注意到，這些附圖只是說明本發(fā)明的典型實(shí)施例，因而不能認(rèn)為是對(duì)本發(fā)明的范圍的限制，因?yàn)楸景l(fā)明可以容許其它等價(jià)的有效實(shí)施例。
圖1示出了待機(jī)模式下的示例性常規(guī)存儲(chǔ)器陣列段；圖2示出了激活模式下的示例性常規(guī)存儲(chǔ)器陣列段；圖3A和3B示出了依照本發(fā)明的一個(gè)實(shí)施例在測(cè)試模式的待機(jī)狀態(tài)下的示例性存儲(chǔ)器陣列段和相應(yīng)的信號(hào)定時(shí)圖；圖4A和4B示出了依照本發(fā)明的一個(gè)實(shí)施例在測(cè)試模式的激活狀態(tài)下的示例性存儲(chǔ)器陣列段和相應(yīng)的信號(hào)定時(shí)圖；圖5示出了用于檢測(cè)圖3和圖4所示的存儲(chǔ)器陣列段中的浮動(dòng)字線的示例性操作的流程圖；和圖6示出了依照本發(fā)明的一個(gè)實(shí)施例的用于測(cè)試存儲(chǔ)設(shè)備的示例性系統(tǒng)。
具體實(shí)施例方式
本發(fā)明的實(shí)施例一般地提供能夠檢測(cè)存儲(chǔ)器陣列中的浮動(dòng)字線的設(shè)備和方法。通過利用分離的驅(qū)動(dòng)線從每一邊驅(qū)動(dòng)局部字線，可以將存儲(chǔ)器陣列一邊上的局部字線設(shè)置為預(yù)定的電壓電平(例如在VPP和VNWLL之間的中間電壓電平)。在斷開所述一邊上的局部字線之后，可以對(duì)另一邊上的存儲(chǔ)單元測(cè)試讀取失敗，其可表明所述一邊上的浮動(dòng)字線。
如此處所述，可以通過提供分離的局部字線驅(qū)動(dòng)線和復(fù)位線，可以從陣列的兩邊(獨(dú)立地)驅(qū)動(dòng)字線。如此處所使用的，術(shù)語(yǔ)驅(qū)動(dòng)線通常是指向其施加驅(qū)動(dòng)信號(hào)以便通過主字線的上拉晶體管將局部字線連接到VPP的導(dǎo)線，而術(shù)語(yǔ)復(fù)位線通常表示用于通過主字線的下拉晶體管將局部字線連接到VNWLL的導(dǎo)線。
為說明起見，這里描述的陣列具有以下特征盡管將字線驅(qū)動(dòng)線和復(fù)位線分離，但是沒有將位線(BL)長(zhǎng)度分割。通過維持位線長(zhǎng)度，連接到在陣列一邊上的浮動(dòng)字線的單元可以與陣列另一邊上的單元共享公共位線。將驅(qū)動(dòng)線和復(fù)位線分離使得在測(cè)試模式期間(用于檢測(cè)由浮動(dòng)字線引起的讀取失敗)能夠獨(dú)立地驅(qū)動(dòng)陣列兩邊的字線。但是當(dāng)測(cè)試模式不活動(dòng)時(shí)，通常如同常規(guī)的陣列那樣，同時(shí)驅(qū)動(dòng)兩邊。盡管對(duì)于一些實(shí)施例，舉例示出的驅(qū)動(dòng)線和復(fù)位線是物理分離的，但是驅(qū)動(dòng)線和復(fù)位線也可以是例如通過一些類型的開關(guān)裝置可選擇性分離的。
具有分離的局部字線驅(qū)動(dòng)線的存儲(chǔ)器陣列圖3A示出了依照本發(fā)明的一個(gè)實(shí)施例的處于激活測(cè)試模式下的示例性存儲(chǔ)器陣列段300。如圖所示，陣列300可以分為左邊段301L和右邊段301R(本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到這個(gè)左和右的方向是任意的)，位線對(duì)103對(duì)于這兩個(gè)部分是公共的。通過驅(qū)動(dòng)線和復(fù)位線322L和324L驅(qū)動(dòng)(上拉)和復(fù)位(下拉)左邊段301L的局部字線102，而通過驅(qū)動(dòng)線和復(fù)位線322R和324R驅(qū)動(dòng)和復(fù)位右邊段301R的局部字線102。
因?yàn)榉蛛x了復(fù)位和驅(qū)動(dòng)線，可以分別驅(qū)動(dòng)左邊和右邊段中的字線102，這使得能夠測(cè)試浮動(dòng)字線。如前所述，如果測(cè)試模式?jīng)]有激活，可按常規(guī)驅(qū)動(dòng)左邊段和右邊段中的字線(以與右邊的相同方式來驅(qū)動(dòng)驅(qū)動(dòng)線和復(fù)位線)。但是，當(dāng)測(cè)試模式被激活時(shí)，可以獨(dú)立驅(qū)動(dòng)左邊段和右邊段中的字線102(在所示例子中，測(cè)試模式別配置為測(cè)試右邊段301R中的浮動(dòng)字線)。
例如，如圖3B的相應(yīng)定時(shí)圖所示，可以驅(qū)動(dòng)(或強(qiáng)加)右邊段301R中的字線102達(dá)到VPP和VNWLL之間的中間電壓電平V(稱為“中間VPP”)，同時(shí)左邊段301L中的字線保持停用(下拉的)。當(dāng)激活主字線時(shí)，可以將這個(gè)中間電壓電平施加到通過上拉晶體管112連接到局部字線102的驅(qū)動(dòng)線322R。這個(gè)中間電壓電平可以從外部施加或者在內(nèi)部產(chǎn)生(例如，通過可配平的內(nèi)部電壓生成器)，并且所述特定電平可以被選擇用于將字線設(shè)置在已經(jīng)證明有問題的電壓范圍之內(nèi)(例如，1.3-1.6V)。
由于一些缺陷130，保持連接到上拉而不連接到下拉的、在陣列一邊(例如右邊段301R)的浮動(dòng)字線102可能導(dǎo)致對(duì)陣列另一邊(例如左邊段301L)上單元的讀取失敗。這樣的缺陷可能出現(xiàn)在不同層，但是通常共同的特點(diǎn)在于下拉被以某種方式斷開(例如，由于到下拉晶體管的故障連接或者由于晶體管本身的故障操作)。結(jié)果，即使當(dāng)不再驅(qū)動(dòng)中間電壓電平并且將VNWLL施加到復(fù)位驅(qū)動(dòng)線324時(shí)，這些浮動(dòng)字線也不(通過下拉晶體管114)被下拉并且保持在中間電壓電平一段時(shí)間。
圖4B的定時(shí)圖示出了這一點(diǎn)，其顯示“好”字線如何下拉到VNWLL，而浮動(dòng)字線保持在中間電壓電平。結(jié)果，與所述浮動(dòng)字線訪問相關(guān)聯(lián)的相應(yīng)存儲(chǔ)單元107可能保持連接到位線103，位線103反過來可能影響寫入連接到相同位線103的另一個(gè)單元107的信息或者從所述另一個(gè)單元107讀取的信息。如圖4A所示，在所述缺陷之下的局部字線段可能導(dǎo)致應(yīng)用失敗，因?yàn)樗鼈儾槐３诌B接到上拉。另一方面，在所述缺陷130之上所示的字線段可以在被施加中間電壓電平時(shí)保持連接到上拉，因而導(dǎo)致應(yīng)用失敗。
在任何情況下，通過能夠?qū)⑺鲫嚵幸贿叺倪@些字線強(qiáng)加到中間電壓范圍，可以設(shè)計(jì)測(cè)試數(shù)據(jù)模式，以通過訪問在陣列另一邊上的單元來檢測(cè)這些讀取失敗。例如，可以選擇這些測(cè)試數(shù)據(jù)模式，使得寫入由于浮動(dòng)字線(在陣列一個(gè)邊段中)而保持連接到位線的存儲(chǔ)單元的一位數(shù)據(jù)反過來影響對(duì)陣列另一邊段中的存儲(chǔ)單元中的一位數(shù)據(jù)的訪問。檢測(cè)這些讀取失敗可以允許在前端(例如，在晶片測(cè)試期間)識(shí)別出具有導(dǎo)致浮動(dòng)字線的缺陷的設(shè)備。
圖4A示出了所提出的字線段在測(cè)試模式的有效狀態(tài)的實(shí)施例，其中訪問主組0的字線0(在左邊段301L中)以便檢測(cè)在右邊段301R中的浮動(dòng)字線。該字線可以在將右邊段301R上的字線從中間電壓釋放之后被足夠快速地訪問，以使得浮動(dòng)字線(沒有連接到下拉)還沒有被自然下拉(例如通過漏電)。換句話說，可以恰恰在訪問左邊段301L中的字線之前從右邊段301R上的字線移除中間VPP電平，致使正確連接的字線被下拉到VNWLL。另一方面，浮動(dòng)字線將保持在中間電壓電平，這可能導(dǎo)致連接到浮動(dòng)字線的存儲(chǔ)單元107保持耦合到位線，反過來可能影響對(duì)陣列300的左邊的存儲(chǔ)單元107的訪問。
示例性測(cè)試操作圖5示出了依照本發(fā)明的一個(gè)實(shí)施例的用于在如圖3和圖4所示的具有存儲(chǔ)器陣列段的存儲(chǔ)設(shè)備中檢測(cè)浮動(dòng)字線的示例性操作500的流程圖。如圖所示，如果在步驟502中確定所述設(shè)備不處于測(cè)試模式(用于檢測(cè)浮動(dòng)字線)，則可以在步驟504驅(qū)動(dòng)該陣列兩邊的字線。
另一方面，如果所述設(shè)備處于測(cè)試模式，則如步驟506-520所示那樣來獨(dú)立驅(qū)動(dòng)所述陣列的不同邊的字線。在步驟506，如圖3A所示，將陣列一邊上的字線驅(qū)動(dòng)到中間電壓電平。取決于特定的實(shí)施例，可以將任何數(shù)目的不同字線預(yù)充電到中間電壓電平。例如，可以只激活一個(gè)或多個(gè)(假定n為主字線的總數(shù)，達(dá)到n/2個(gè))主字線。
在任何情況下，在步驟508，移除中間電壓電平，并且在步驟510，通過復(fù)位線將字線低電壓(VNWLL)施加到字線。結(jié)果，正確連接的字線應(yīng)該被下拉到VNWLL。但是，沒有正確連接到下拉的字線將保持在中間電壓電平。
為了檢測(cè)這些浮動(dòng)字線，在步驟512執(zhí)行對(duì)陣列另一邊上讀取失敗的測(cè)試。例如，可能已經(jīng)向共享公共位線的陣列兩邊上的單元預(yù)先寫入了如上所述的數(shù)據(jù)模式。如果在步驟514檢測(cè)到讀取失敗(例如，基于讀取和寫入的信息之間的不匹配)，則可以在步驟520假定第一邊中存在浮動(dòng)字線，并且識(shí)別出該設(shè)備包含在某些情況下可修復(fù)的缺陷(例如通過冗余)。
如果沒有檢測(cè)到讀取失敗，則在步驟516假定沒有浮動(dòng)字線，并且可以在步驟518重復(fù)所述測(cè)試。取決于特定的實(shí)施例，可以利用變化的參數(shù)重復(fù)所述測(cè)試，例如，通過改變中間電壓電平的值，通過選擇陣列的相同或不同邊上的不同字線或字線組等等。在一些情況下，可以通過一個(gè)或多個(gè)控制寄存器控制這些參數(shù)中的許多參數(shù)。
示例性測(cè)試系統(tǒng)例如，圖6示出了依照本發(fā)明的一個(gè)實(shí)施例的示例性測(cè)試系統(tǒng)600，其中測(cè)試器601被配置為執(zhí)行測(cè)試程序603，測(cè)試程序配置一個(gè)存儲(chǔ)設(shè)備610以便通過訪問其上的一個(gè)或多個(gè)控制寄存器642進(jìn)行測(cè)試。測(cè)試程序603可包括一組測(cè)試數(shù)據(jù)模式和操作序列，以便對(duì)測(cè)試下的DRAM設(shè)備610中的浮動(dòng)字線進(jìn)行測(cè)試。換句話說，測(cè)試程序可以被配置為通過接口613(例如，地址、數(shù)據(jù)和命令行)與設(shè)備610接合，以便執(zhí)行上面參考圖5所描述的操作。
對(duì)于一些實(shí)施例，接口613可以包括一行，用以提供在測(cè)試下將施加到字線的強(qiáng)制外部中間電壓電平。對(duì)于一些實(shí)施例，代替或除了使用外部強(qiáng)制電壓，設(shè)備610可以包括用于在內(nèi)部生成中間電壓電平的電路。
在任何情況下，可以通過尋址電路630和I/O控制電路650將設(shè)計(jì)用來檢測(cè)浮動(dòng)字線的存在的數(shù)據(jù)模式寫入特定的單元。如前所述和圖3、4所示，設(shè)備610可以包括一個(gè)或多個(gè)具有分離的字線驅(qū)動(dòng)線的存儲(chǔ)器陣列620。
在操作中(例如，在晶片測(cè)試期間)，測(cè)試器601可以發(fā)出寫一個(gè)或多個(gè)控制寄存器642的命令以便將設(shè)備610置于測(cè)試模式，選擇陣列620的一邊進(jìn)行測(cè)試等。上述用于檢測(cè)浮動(dòng)字線的操作可以作為獨(dú)立測(cè)試的部分或更復(fù)雜的測(cè)試的部分來執(zhí)行。
結(jié)論通過獨(dú)立驅(qū)動(dòng)陣列不同邊的字線，可以將陣列一邊的字線強(qiáng)加到與浮動(dòng)字線相關(guān)聯(lián)的中間電壓電平。當(dāng)訪問所述陣列另一邊上的存儲(chǔ)單元時(shí)，這些浮動(dòng)字線可能導(dǎo)致可檢測(cè)的讀取失敗。結(jié)果，可以在包含這種缺陷的存儲(chǔ)設(shè)備抵達(dá)前端之前，在該區(qū)域上識(shí)別出它們。
盡管前述內(nèi)容針對(duì)本發(fā)明的實(shí)施例，可以在不偏離本發(fā)明的基本范圍的條件下設(shè)計(jì)出本發(fā)明的其它實(shí)施例，并且所述范圍由后面所附的權(quán)利要求確定。
權(quán)利要求
1.一種用于檢測(cè)具有至少一個(gè)存儲(chǔ)器陣列的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)設(shè)備中的浮動(dòng)字線的方法，其中通過不同的驅(qū)動(dòng)線和復(fù)位線將電壓電平施加到所述陣列的不同邊段的字線，所述方法包括向所述存儲(chǔ)器陣列中的第一邊段中的一個(gè)或多個(gè)第一字線強(qiáng)加字線高電壓電平和負(fù)的字線低電壓電平之間的中間電壓電平；向通過一個(gè)或多個(gè)下拉晶體管耦合到所述第一字線的第一邊段的一個(gè)或多個(gè)復(fù)位線施加負(fù)的字線電壓電平，以使所述第一邊段的一個(gè)或多個(gè)第一字線達(dá)到負(fù)的字線電壓電平；并且訪問所述存儲(chǔ)器陣列的第二邊段上的一個(gè)或多個(gè)存儲(chǔ)單元以檢測(cè)讀取失敗，所述讀取失敗表示在向所述一個(gè)或多個(gè)復(fù)位線施加負(fù)的字線電壓電平期間，第一字線之一沒有通過下拉晶體管之一正確連接到所述復(fù)位線。
2.如權(quán)利要求1所述的方法，其中向所述存儲(chǔ)器陣列中的第一邊段中的一個(gè)或多個(gè)第一字線強(qiáng)加中間電壓電平包括提供外部電壓信號(hào)。
3.如權(quán)利要求1所述的方法，其中向所述存儲(chǔ)器陣列中的第一邊段中的一個(gè)或多個(gè)第一字線強(qiáng)加中間電壓電平包括對(duì)設(shè)備在內(nèi)部產(chǎn)生電壓信號(hào)。
4.如權(quán)利要求1所述的方法，其中訪問所述存儲(chǔ)器陣列的第二邊段上的一個(gè)或多個(gè)存儲(chǔ)單元包括訪問一個(gè)或多個(gè)耦合到位線并還耦合到所述第一字線之一的存儲(chǔ)單元。
5.如權(quán)利要求4所述的方法，其中所述中間電壓電平在大約1.3V到1.6V的范圍內(nèi)。
6.一種測(cè)試具有存儲(chǔ)器陣列的存儲(chǔ)設(shè)備的方法，所述存儲(chǔ)器陣列至少具有第一和第二邊段，其中第一邊段中的字線和第二邊段中的字線由不同的驅(qū)動(dòng)線和復(fù)位線驅(qū)動(dòng)，所述方法包括當(dāng)所述存儲(chǔ)設(shè)備處于第一模式時(shí)，通過不同的驅(qū)動(dòng)線和復(fù)位線以基本相同的方式驅(qū)動(dòng)第一和第二邊段中的字線；當(dāng)所述存儲(chǔ)設(shè)備處于第二模式時(shí)，通過不同的驅(qū)動(dòng)線和復(fù)位線以彼此獨(dú)立的方式驅(qū)動(dòng)第一和第二邊段中的字線；
7.如權(quán)利要求6所述的方法，其中以獨(dú)立的方式驅(qū)動(dòng)第一和第二邊段中的字線包括向所述第一邊段中的一個(gè)或多個(gè)字線強(qiáng)加字線高電壓電平和負(fù)的字線低電壓電平之間的中間電壓電平。
8.如權(quán)利要求7所述的方法，其中以獨(dú)立的方式驅(qū)動(dòng)第一和第二邊段中的字線還包括訪問存儲(chǔ)器陣列的第二邊段上的一個(gè)或多個(gè)存儲(chǔ)單元以檢測(cè)讀取失敗，所述讀取失敗表示第一字線之一沒有通過下拉晶體管正確連接到第一邊段上的復(fù)位線。
9.一種存儲(chǔ)器陣列，包括在陣列的相應(yīng)第一和第二邊段上的一個(gè)或多個(gè)主字線的第一和第二組；每個(gè)主字線的多個(gè)局部字線，每一個(gè)局部字線都與至少一個(gè)存儲(chǔ)單元耦合；耦合到第一和第二邊段兩者上的存儲(chǔ)單元的一個(gè)或多個(gè)公共位線；分離的驅(qū)動(dòng)線和復(fù)位線，允許將第一邊段上的局部字線驅(qū)動(dòng)到與第二邊段上的相應(yīng)的局部字線不同的電壓電平。
10.如權(quán)利要求9所述的存儲(chǔ)器陣列，其中每個(gè)驅(qū)動(dòng)線通過由相應(yīng)的主字線控制的上拉晶體管耦合到局部字線。
11.如權(quán)利要求9所述的存儲(chǔ)器陣列，其中每個(gè)復(fù)位線通過由相應(yīng)的主字線控制的下拉晶體管耦合到局部字線。
12.一種存儲(chǔ)設(shè)備，包括具有第一和第二邊段的存儲(chǔ)器陣列，每個(gè)段包括多個(gè)字線、一個(gè)或多個(gè)公共位線和至少第一和第二驅(qū)動(dòng)線和復(fù)位線，所述公共位線可通過第一和第二邊段兩者中的字線耦合到可訪問的存儲(chǔ)單元，第一和第二驅(qū)動(dòng)線和復(fù)位線能夠?qū)⒌谝缓偷诙叾沃械淖志€驅(qū)動(dòng)到不同的電壓電平；控制電路，被配置為通過第一邊段的第一驅(qū)動(dòng)線中的一個(gè)或多個(gè)驅(qū)動(dòng)線將第一邊段中的一個(gè)或多個(gè)第一字線驅(qū)動(dòng)到字線高電壓電平和負(fù)的字線低電壓電平之間的中間電壓電平；向第一邊段的第一復(fù)位線中的一個(gè)或多個(gè)復(fù)位線施加負(fù)的字線電壓電平，所述第一復(fù)位線通過一個(gè)或多個(gè)下拉晶體管耦合到所述第一字線；訪問存儲(chǔ)器陣列的第二邊段上的一個(gè)或多個(gè)存儲(chǔ)單元以檢測(cè)讀取失敗，所述讀取失敗表示第一字線之一沒有通過下拉晶體管之一正確連接到所述復(fù)位線。
13.如權(quán)利要求12所述的存儲(chǔ)設(shè)備，還包括在內(nèi)部產(chǎn)生中間電壓電平的電壓信號(hào)的電路。
14.如權(quán)利要求13所述的存儲(chǔ)設(shè)備，其中所述中間電壓電平是外部可調(diào)節(jié)的。
15.如權(quán)利要求12所述的存儲(chǔ)設(shè)備，還包括一個(gè)或多個(gè)可寫的控制寄存器，以便使所述設(shè)備置于測(cè)試模式。
16.如權(quán)利要求15所述的存儲(chǔ)設(shè)備，其中一個(gè)或多個(gè)控制寄存器允許在測(cè)試模式期間選擇一邊或另一邊被強(qiáng)加中間電壓電平。
17.一種測(cè)試系統(tǒng)，包括具有至少一個(gè)存儲(chǔ)器陣列的存儲(chǔ)設(shè)備，所述存儲(chǔ)器陣列具有第一和第二邊段，每個(gè)段包括多個(gè)字線、一個(gè)或多個(gè)公共位線和至少第一和第二對(duì)驅(qū)動(dòng)線和復(fù)位線，所述公共位線可通過第一和第二邊段兩者中的字線耦合到可訪問的存儲(chǔ)單元，第一和第二對(duì)驅(qū)動(dòng)線和復(fù)位線能夠?qū)⒌谝缓偷诙叾沃械淖志€獨(dú)立地驅(qū)動(dòng)到不同的電壓電平；測(cè)試器，被編程為通過使存儲(chǔ)設(shè)備置于測(cè)試模式來測(cè)試該設(shè)備，其中所述存儲(chǔ)設(shè)備被配置為向存儲(chǔ)器陣列的第一邊段中的一個(gè)或多個(gè)第一字線強(qiáng)加字線高電壓電平和負(fù)的字線低電壓電平之間的中間電壓電平，向通過一個(gè)或多個(gè)下拉晶體管耦合到所述第一字線的第一邊段的一個(gè)或多個(gè)復(fù)位線施加負(fù)的字線電壓電平，并且訪問存儲(chǔ)器陣列的第二邊段上的一個(gè)或多個(gè)存儲(chǔ)單元。
18.權(quán)利要求17所述的測(cè)試系統(tǒng)，其中所述測(cè)試器被配置為比較從所訪問的在陣列的第二邊段上的一個(gè)或多個(gè)存儲(chǔ)單元所獲取的數(shù)據(jù)值和先前寫到該陣列的數(shù)據(jù)，以檢測(cè)在該陣列的第一邊段的浮動(dòng)字線。
19.如權(quán)利要求17所述的測(cè)試系統(tǒng)，其中所述測(cè)試器被配置為改變中間電壓電平并且重復(fù)該測(cè)試。
20.如權(quán)利要求19所述的測(cè)試系統(tǒng)，其中所述測(cè)試器被配置為通過在測(cè)試下調(diào)節(jié)該設(shè)備內(nèi)部的電壓生成器來改變所述中間電壓電平。
21.如權(quán)利要求17所述的測(cè)試系統(tǒng)，其中所述測(cè)試器向所述設(shè)備提供處于所述中間電壓電平的電壓信號(hào)。
22.一種存儲(chǔ)設(shè)備，包括用于存儲(chǔ)數(shù)據(jù)的第一存儲(chǔ)裝置；用于存儲(chǔ)數(shù)據(jù)的第二存儲(chǔ)裝置，其中所述第一和第二存儲(chǔ)裝置中的存儲(chǔ)單元通過位線耦合到感測(cè)放大器的共享集合；用于激活第一存儲(chǔ)裝置的激活裝置；耦合到第一存儲(chǔ)裝置的第一驅(qū)動(dòng)裝置，用于驅(qū)動(dòng)字線裝置達(dá)到字線高電壓電平和負(fù)的字線低電壓電平之間的中間電壓電平；第一復(fù)位裝置，用于通過一個(gè)或多個(gè)下拉晶體管將負(fù)的字線電壓電平施加到所述激活裝置；檢測(cè)裝置，用于訪問第二存儲(chǔ)裝置并檢測(cè)浮動(dòng)激活裝置，其特征在于下拉晶體管和激活裝置之間的缺陷連接。
全文摘要
提供了能夠檢測(cè)存儲(chǔ)器陣列中的浮動(dòng)字線的設(shè)備和方法。通過利用分離的驅(qū)動(dòng)線從每一邊驅(qū)動(dòng)局部字線，可以將存儲(chǔ)器陣列一邊的局部字線設(shè)置為預(yù)定的電壓電平(例如V
文檔編號(hào)G11C11/416GK1848301SQ200610071098
公開日2006年10月18日 申請(qǐng)日期2006年4月5日 優(yōu)先權(quán)日2005年4月5日
發(fā)明者N·雷姆 申請(qǐng)人:英飛凌科技股份公司