專利名稱：半導體器件的制作方法
技術領域：
本發(fā)明涉及一種半導體器件，尤其是具有用于存儲數據的存儲單元和用于從存儲單元中讀取數據的讀出放大器的半導體器件。
背景技術：
近年來，半導體存儲器件朝著更大容量的趨勢發(fā)展，如DRAM(動態(tài)RAM)。大量的有關存儲單元陣列的布圖的設計被提出來，這些布圖通常具有多個存儲單元和用于從存儲單元中讀取數據的讀出放大器，其中的一種設計就是開放位線系統(tǒng)。例如，在日本專利公開文件2001-102549號和日本專利公開文件2001-273764號就描述了有關開放位線系統(tǒng)的設置。如圖1所示，開放位線系統(tǒng)的設置含有由以縱列排布的多個讀出放大器組成的多個讀出放大器列110；和多個存儲單元陣列(單元板)100；其中讀出存儲單元列110和存儲單元列100是交替排列的。每個讀出放大器是由一對位線120連接到相鄰的兩個存儲單元陣列100，通過位線120從存儲單元接收來的互補信號(位相相反的兩個信號)所存儲的數據由讀出放大器進行再生。
開放位線系統(tǒng)中，存儲單元陣列100和讀出放大器列110和的交替分布意味著，分布在最外圍的存儲單元陣列(參照板)中可以被存取的存儲單元的數量減半。換言之，由于參照板是必要的，開放位線系統(tǒng)的缺點就是芯片尺寸減小通常所帶來的弊端。
解決這個問題的一個實例是采取這樣一種設置，通過在兩個存儲單元陣列(單元板)100a之間集中多個讀出放大器的排列來形成讀出放大器列110a，如圖2所示，(在下文中將此方案稱之為“讀出放大器集中分布”方案)(如圖2所示)。
讀出放大器集中分布方案不需要前述的參照板，因而從小尺寸芯片和提高集成度的角度看具有一定優(yōu)點。
然而，在半導體器件中進行互連布圖時，每個互連線寬的標準值取決于集成度和必要的載流容量，互連線的間隔又取決于這些標準值。更具體地說，當互連線寬的標準值是F時，互連線的布圖必須是使互連間隔具有至少2F的水平，2F是最低水平。
在一個存儲單元陣列中，必須保證足夠的互連間隔，以繞開成矩陣形布置的存儲單元，因而位線和字線以3F的間隔排布。
然而，在一個沒有存儲單元的讀出放大器內，為了減小布圖面積，每條互連線可以以2F的間隔分布。所以在一個讀出器內的互連線間隔窄于存儲單元陣列內的間隔，隨之而來的問題是由信號間耦合而產生的噪聲影響的增大。
在近年的半導體器件中，為了實現讀出放大器的高速數據再生，傳遞門被插入到位線和讀出放大器之間，通過執(zhí)行一個流程，在一個讀出放大器內放大位線電壓時把傳遞門關閉，從而將讀出放大器與具有大容量負荷的位線隔絕開。
因為傳遞門的讀出放大器一側的位線(下文中稱之為“讀出放大器內側位線”)的容載被降低，使得這種設置的高速運行成為可能，但是，在外側可能會出現噪聲，這就增大了另一種危險，即，在讀出放大器中無法保證足夠的噪聲容許范圍。
在現有技術中，還沒有一種方法可以減小讀出放大器里面的位線中這種噪聲的介入，所以減小噪聲成了一個問題。

發(fā)明內容
本發(fā)明的一個目的是，提供一種半導體器件，它具有能夠減小噪聲引入到讀出放大器內位線的互連線的布置。
為實現上述目的，本發(fā)明提供一種器件設置，它包括存儲單元陣列，讀出放大器，用于把存儲單元和讀出放大器連接的位線；插入在位線上、用來把存儲單元和讀出放大器間的連接開通和關閉的傳遞門，其中，讀出放大器內側位線，也就是在傳遞門的讀出放大器一側的位線，被布置在插置于外側位線之間的位置上，這些外側位線是在傳遞門的存儲單元一側的位線。
在這樣一種器件設置中，讀出放大器內側位線具有一個小的容載因而傾向于被噪聲介入，但它們被那些具有大的容載、相對來說不容易受噪聲源影響的外側位線所屏蔽，這樣噪聲對讀出放大器內側位線的介入就被限制了。
下面結合附圖和實施例，對本發(fā)明的上述目的和其它目的、本發(fā)明的特征和優(yōu)點做進一步說明。


圖1是一個開放位線系統(tǒng)的設置示意圖；圖2是一個讀出放大器被集中布置的系統(tǒng)的示意圖；圖3是本發(fā)明提供的半導體器件的一個讀出放大器器件設置的示例的電路圖；圖4是本發(fā)明提供的半導體器件的第一實施例的器件設置的布圖示意圖；圖5是本發(fā)明提供的半導體器件的第二實施例的器件設置的布圖示意圖；圖6是本發(fā)明提供的半導體器件的第三實施例的器件設置的布圖示意圖；具體實施方式
下面首先結合附圖對是本發(fā)明提供的半導體器件讀出放大器加以說明。
圖3是本發(fā)明提供的半導體器件的一個讀出放大器器件設置的示例的電路圖。在下文中，被稱為“晶體管”的部件是指場效應晶體管(FET)。
如圖3所示，讀出放大器SA連接于位線(以下稱之為“外側位線”)BLT和BLN，位線BLT和BLN通過作為傳遞門的n溝道晶體管Q1和Q2順序連接于一個存儲單元陣列。來自控制電路(未示出)的開關控制信號TG被提供給n溝道晶體管Q1和Q2的柵極。
讀出放大器SA包括下列組成部分用來對讀出放大器內側位線PT和PN進行預充電的n溝道晶體管Q7-Q9、用來對通過外側位線BLT和BLN從存儲單元讀出的信號電壓進行放大的n溝道晶體管Q3和Q4與p溝道晶體管Q5和Q6、用來對外提供已經被n溝道晶體管Q3和Q4和p溝道晶體管Q5和Q6放大過的讀出放大器內側位線PT和PN的電壓的n溝道晶體管Q10和Q11。
從控制電路(未示出)向n溝道晶體管Q7-Q9的柵極提供用來控制預充電操作的控制信號PDL，由外部生成的設定的預充電電壓HVCC被提供給n溝道晶體管Q7和Q8的源極。作為預充電電壓HVCC提供的電壓值，例如可以是電源電壓VCC一半。
在預充電操作過程中，上述的預充電電壓HVCC通過信號線SAN被提供給n溝道晶體管Q3和Q4的源極，在讀出操作(即當對上述信號電壓進行放大的時候)過程中接地電壓被提供給n溝道晶體管Q3和Q4的源極。在預充電操作過程中，上述預充電電壓HVCC通過信號線SAP被提供給p溝道晶體管Q5和Q6的源極；在讀出操作(即當對上述信號電壓進行放大的時候)過程中，電源電壓VCC被提供給p溝道晶體管Q5和Q6的源極。
n溝道晶體管Q3、Q4和p溝道晶體管Q5、Q6把讀出放大器內側位線PT和PN間的初始電壓差(信號電壓的差)放大，并把讀出放大器內側位線PT和PN設置成電源電壓VCC或接地電壓。
用來選擇讀出放大器SA的開關轉換信號YSW從控制電路(未示出)被提供給n溝道晶體管Q10和Q11的柵極；經n溝道晶體管Q3、Q4和p溝道晶體管Q5、Q6放大過的讀出放大器內側位線PT和PN各自的電壓分別作為互補數據IOT和ION從n溝道晶體管Q10和Q11的漏極被提供出去。
在這種器件設置中，在對讀出放大器SA進行預充電的過程中，“高壓”作為控制信號從控制電路被提供給n溝道晶體管Q7、Q8和Q9的柵極，由此n溝道晶體管Q7、Q8和Q9分別被置成導通狀態(tài)。此時，預充電電壓HVCC被分別提供給讀出放大器內側位線PT和PN。
接下來，隨著數據讀出操作的開始，即讀出放大器SA把數據從存儲單元中讀出來，預充電電壓PDL轉換成“低壓”，晶體管Q7、Q8和Q9分別被置成截止狀態(tài)。此外，開/關控制信號TG轉換成“高壓”，n溝道晶體管Q1和Q2分別被置成導通狀態(tài)，從存儲單元讀出的信號電壓通過外側位線BLT和BLN分別被提供給讀出放大器內側位線PT和PN。
當信號電壓已經被從存儲單元讀出到讀出放大器內側位線PT和PN，控制信號TG轉換成“低壓”，作為傳遞門的n溝道晶體管Q1和Q2分別被置成截止狀態(tài)。此時，由于與連接著許多存儲單元的外側位線BLT和BLN隔離開，讀出放大器內側位線PT和PN的容載下降。所以，讀出操作(放大信號電壓)可以以高速方式實現。
n溝道晶體管Q3、Q4和p溝道晶體管Q5、Q6把讀出放大器內側位線PT和PN間的初始電壓差分別進行放大，并把讀出放大器內側位線PT和PN設置成電源電壓VCC或接地電壓。
這里，信號線SAN和SAP的電壓是處于上述預充電過程中的預充電電壓HVCC的水平，并在讀出操作過程中被設置成電源電壓VCC或接地電壓。這意味著信號線SAN和SAP的電壓水平的變化是巨大的，導致這些線成為對其它線施加噪聲的噪聲源。
經存儲單元SA放大過的讀出放大器內側位線PT和PN的電壓作為互補數據IOT和ION被n溝道晶體管Q10和Q11提供出去。
在實現圖3所示的讀出放大器SA的布圖時，外側位線BLT、BLN與讀出放大器內側位線PT、PN是使用同一互連層進行布置的，并且基本上與兩個存儲單元陣列的定位方向(以下稱之為水平方向)是平行的。此外，信號線SAN和信號線SAP也是按照與兩個存儲單元陣列的定位方向平行的方式布置，并且是使用在指定位置的另一互連層來布置，其方向是與讀出放大器內側位線PT和PN正交的(以下稱之為垂直方向)。
其它信號線主要是使用其它互連層，按垂直方向，即與讀出放大器內側位線PT和PN垂直的方向，進行布置的。但是，用于預充電電壓HVCC和互補數據IOT與ION的信號線有時在局部是以水平方向布置的。在與讀出放大器內側位線PT和PN成水平布置的信號線當中，信號線SAN與信號線是與讀出放大器內側位線PT和PN以平行的方式并行距離最長的信號線，因而成為影響讀出放大器內側位線PT和PN主要的噪聲源。當驅動電路被插入信號線SAN和信號線SAP之間時，這些電路中使用的走線也可能成為噪聲源。
下面結合附圖對圖3所示的讀出放大器內側位線PT和PN布圖的具體方法加以說明。
下文的說明也把圖2所示的讀出放大器集中布置型半導體器件作為一個示例，即多個讀出放大器以集中的方式布置在兩個存儲單元陣列之間。
第一實施例圖4是本發(fā)明提供的半導體器件的第一實施例的器件設置的布圖示意圖如圖4所示，第一實施例的半導體器件的設置是，四個讀出放大器S0-S4順序地排列在兩個存儲單元陣列之間，即存儲單元陣列MS0和存儲單元陣列MS1之間。
傳遞門TGR0和TGL0分布在讀出放大器S0的兩側，傳遞門TGR1和TGL1分布在讀出放大器S1的兩側，傳遞門TGR2和TGL2分布在讀出放大器S2的兩側，傳遞門TGR3和TGL3分布在讀出放大器S0的兩側。
在存儲單元陣列MS0-MS1之間和讀出放大器S0-S3之間，互連空間被設置成六條線路，(即第一路線至第六路線)，間隔為2F(最小間隔)；外側位線BLT和BLN，讀出放大器內側位線PT和PN，或信號線SAN和SAP，分別被布置在這些互連線路。雖然圖4僅示出兩個存儲單元陣列MS0和MS1以及四個讀出放大器S0-S3，實際的半導體器件的設置可能在圖中垂直方向上具有多個圖4所示的設置。所以該圖上部的第一路線(即與第六路線相鄰的那個第一路線)是用來為相鄰的存儲單元MS0和MS1以及讀出放大器S0-S3提供連線的線路。
該第一路線用來布置與圖3所示的信號線SAN對應的信號線SAN0、SAN1、SAN2和SAN3，或布置與圖3所示的每個讀出放大器S0-S3的信號線SAP對應的信號線SAP0、SAP1、SAP2和SAP3。
圖4所給出的例子是，信號線SAN0，SAN1，SAN2和SAN3被布置在圖中上部的第一路線中，信號線SAP0，SAP1，SAP2和SAP3被布置在圖中下部的第一路線中，但本發(fā)明并不局限于這一設置。例如，用于讀出放大器S0的信號線SAN0a和信號線SAP0，可以都使用圖中下部的第一路線來布置。在這種情況下，圖中上部的第一路線是用來連線信號線SAN0和用于與圖中上部相鄰的讀出放大器(未示出)的信號線SAP0a。
作為替換，用于讀出放大器S0的信號線SAN0和信號線SAP0a可以都使用圖中上部的第一路線來布置。在這種情況下，圖中下部的第一路線是用來布置信號線SAN0a和用于與圖中下部相鄰的讀出放大器(未示出)的信號線SAP0。
更進一步，圖中上部的第一路線可以與布置在與圖上部位置相鄰的讀出放大器(未示出)共用，或者，圖中下部的第一路線可以與布置在與圖下部位置相鄰的讀出放大器(未示出)共用。
雖然由于避免使附圖過于復雜的緣故而沒有示出，讀出放大器S1，S2和S3分別連接于信號線SAN和信號線SAP，類似于讀出放大器S0。雖然在下文的其它實施例中沒有給出，該設置方式均類似地適用。
如圖4所示，在作為第一實施例的半導體器件中，外側位線BL0T-BL3T通過第二、第三、第五、第六路線均被連接至存儲單元陣列MS0。此外，外側位線BL0N-BL3N通過第二、第三、第五、第六路線被連接至存儲單元陣列MS1。
外側位線BL0T終止于傳遞門TGR0的一端。傳遞門TGR0的另一端經第四路線由讀出放大器內側位線P0T連接于讀出放大器S0。
外側位線BL1T在傳遞門TGR0上由第三路線走向第二路線(傳遞門與外側位線處于不同的互連層)，又在傳遞門TGL0上由第二路線走向第三路線，終止于傳遞門TGR1的一端。傳遞門TGR1的另一端經第四路線由讀出放大器內側位線P1T連接于讀出放大器S1。
外側位線BL2T終止于傳遞門TGR2的一端。傳遞門TGR2的另一端經第五路線由讀出放大器內側位線P2T連接于讀出放大器S2。
此外，外側位線BL3T終止于傳遞門TRG3的一端。傳遞門TGR3的另一端經第五路線由讀出放大器內側位線P3T連接于讀出放大器S3。
另一方面，外側位線BL0N終止于傳遞門TGL0的一端。傳遞門TGL0的另一端經第三路線由讀出放大器內側位線P0N連接于讀出放大器S0。
并且，外側位線BL1N終止于傳遞門TGL1的一端。傳遞門TGL1的另一端經第三路線由讀出放大器內側位線P1N連接于讀出放大器S1。
外側位線BL2N在傳遞門TGL3上由第五路線走向第六路線，又在傳遞門TGR3上由第六路線走向第五路線，終止于傳遞門TGL2的一端。傳遞門TGL2的另一端經第四路線由讀出放大器內側位線P2N連接于讀出放大器S2。
外側位線BL3N終止于傳遞門TGL3的一端。傳遞門TGL3的另一端經第四路線由讀出放大器內側位線P3N連接于讀出放大器S3。
采用以上所描述的布圖方式，讀出放大器內側位線P(0-3)T和P(0-3)N被布置在第三、四、和五路線中，相對于被布置在第一路線的信號線SAN0-3和SAP0-3來說，布置在第二路線上的外側位線BL0T、BL0N和BL1T是被插置于中間的，被布置在第六路線上的外側位線BL3T、BL3N和BL2N也是被插置于中間的。
雖然外側位線BLT和BLN鄰近信號線SAN0-3和SAP0-3的線路，由于外側位線BLT和BLN的容載是處于100fF的水平，該容載大于讀出放大器內側位線PT和PN的容載(幾十fF的量級)，來自信號線SAN0-3和SAP0-3的噪聲的影響相對較小。
由此，通過將外側位線BLT和BLN布置于信號線SAN0-3、SAP0-3和讀出放大器內側位線P(0-3)T、P(0-3)N之間，讀出放大器內側位線P(0-3)T和P(0-3)N被外側位線BLT和BLN屏蔽，來自信號線SAN0-3和SAP0-3的噪聲的影響可以被減小。
第二實施例
圖5是本發(fā)明提供的半導體器件的第二實施例的器件設置的布圖示意圖。如圖5所示，第二實施例的半導體器件的設置是，如第一實施例那樣，四個讀出放大器S0-S4順序地排列在兩個存儲單元陣列之間，即存儲單元陣列MS0和存儲單元陣列MS1之間。
傳遞門TGR0和TGL0分布在讀出放大器S0的兩側，傳遞門TGR1和TGL1分布在讀出放大器S1的兩側，傳遞門TGR2和TGL2分布在讀出放大器S2的兩側，傳遞門TGR3和TGL3分布在讀出放大器S0的兩側。
并且，互連間隔為2F的六條互連線路被設置于存儲單元陣列MS0-MS1之間和讀出放大器S0-S3之間，外側位線BLT和BLN、讀出放大器內側位線PT和PN、以及信號線SAN和SAP，分別被布置在這些互連線路上。
如第一實施例那樣，第一路線用來布置每個讀出放大器S0-S3的信號線SAN0、SAN1、SAN2和SAN3，對應于圖3所示的信號線SAN，還用來布置對應于信號線SAP的信號線SAP0，SAP1，SAP2和SAP3。
如圖5所示，在第二個實施例的半導體器件中，外側位線BL0T-BL3T通過第二、第三和第六路線被連接至存儲單元陣列MS0。此外，外側位線BL0N-BL3N通過第二、第四、第五和第六路線被連接至存儲單元陣列MS1。
外側位線BL0T終止于傳遞門TGR0的一端。傳遞門TGR0的另一端經第五路線由讀出放大器內側位線P0T連接于讀出放大器S0。
外側位線BL1T在傳遞門TGR0上由第三路線走向第二路線，又在傳遞門TGL0上由第二路線走向第三路線，終止于傳遞門TGR1的一端。傳遞門TGR1的另一端經第五路線由讀出放大器內側位線P1T連接于讀出放大器S1。
外側位線BL2T在傳遞門TGL1上由第四路線走向第五路線，并終止于傳遞門TGR2的一端。傳遞門TGR2的另一端經第五路線由讀出放大器內側位線P2T連接于讀出放大器S2。
此外，外側位線BL3T終止于傳遞門TRG3的一端。傳遞門TGR3的另一端經第五路線由讀出放大器內側位線P3T連接于讀出放大器S3。
另一方面，外側位線BL0N終止于傳遞門TGL0的一端。傳遞門TGL0的另一端經第三路由讀出放大器內側位線P0N連接于讀出放大器S0。
外側位線BL1N在傳遞門TGR2上從第四路線走向第三路線，并終止于傳遞門TGL1的一端。傳遞門TGL1的另一端經第三路由讀出放大器內側位線P1N連接于讀出放大器S1。
外側位線BL2N在傳遞門TGL3上由第五路線走向第六路線，又在傳遞門TGR3上由第六路線走向第五路線，終止于傳遞門TGL2的一端。傳遞門TGL2的另一端經第三路線由讀出放大器內側位線P2N連接于讀出放大器S2。
外側位線BL3N終止于傳遞門TGL3的一端。傳遞門TGL3的另一端經第三路線由讀出放大器內側位線P3N連接于讀出放大器S3。
以上所描述的布圖方式實現了這樣一種器件設置，讀出放大器內側位線P(0-3)T被布置在第五路線，讀出放大器內側位線P(0-3)N被布置在第三路線，由此，每個讀出放大器內側位線P(0-3)T和P(0-3)N均被插置于外側位線中間。
所以，就象在第一實施例中一樣，將外側位線BLT和BLN布置于信號線SAN0-3、SAP0-3和讀出放大器內側位線P(0-3)T、P(0-3)N之間，使得讀出放大器內側位線P(0-3)T和P(0-3)N被外側位線BLT和BLN屏蔽，來自作為噪聲源的信號線SAN0-3和SAP0-3的噪聲的影響可以被減小。
不止如此，在該實施例中，讀出放大器內側位線(P0T和P0N，P1T和P1N，P2T和P2N，P3T和P3N)被布置在第四路線的外側位線BL2T和BL1N彼此分隔，所以外側位線BL2T和BL1N起屏蔽的作用，因而讀出放大器內側位線間的耦合效應被消除。
第三實施例圖6是本發(fā)明提供的半導體器件的第三實施例的器件設置的布圖示意圖。
如圖6所示，第三實施例所提供的半導體器件與第一和第二實施例的區(qū)別在于，位于兩個存儲單元陣列，即存儲單元陣列MS0和存儲單元陣列MS1之間的讀出放大器S1和S3的位置的設置，S1和S2換位了。
伴隨著這一換位，傳遞門TGR1和TGR2的位置交換了，傳遞門GTL1和TGL2的位置也交換了。其余的讀出放大器S0和S3，以及其余的傳遞門TGR0、TGL0、TGR3和TGL3與在第一實施例與第二實施例中處于同樣的位置。
就象在第一實施例與第二實施例中一樣，第一路線用來布置每個讀出放大器S0-S3的信號線SAN0、SAN1、SAN2和SAN3，對應于圖3所示的信號線SAN，或者用來布置對應于信號線SAP的信號線SAP0，SAP1，SAP2和SAP3。
如圖6所示，在第三個實施例提供的半導體器件中，外側位線BL0T-BL3T通過第二、第四、第五和第六路線各被連接至存儲單元陣列MS0。此外，外側位線BL0N-BL3N通過第二、第四、第五和第六路線被連接至存儲單元陣列MS1。
外側位線BL0T終止于傳遞門TGR0的一端。傳遞門TGR0的另一端經第三路線由讀出放大器內側位線P0T連接于讀出放大器S0。
外側位線BL1T在傳遞門TGR0上由第三路線走向第二路線，終止于傳遞門TGR1的一端。傳遞門TGR1的另一端經第三路線由讀出放大器內側位線P1T連接于讀出放大器S1。
外側位線BL2T在傳遞門TGL0上由第四路線走向第三路線，并終止于傳遞門TGR2的一端。傳遞門TGR2的另一端經第三路線由讀出放大器內側位線P2T連接于讀出放大器S2。
外側位線BL3T在傳遞門TGL2上由第六路線走向第五路線，又在傳遞門TGR1上由第五路線走向第四路線，終止于傳遞門TRG3的一端。傳遞門TGR3的另一端經第三路線由讀出放大器內側位線P3T連接于讀出放大器S3。
外側位線BL0N在傳遞門TGR1上由第二路線走向第三路線，又在傳遞門TGL2上由第三路線走向第四路線，終止于傳遞門TRL0的一端。傳遞門TGL0的另一端經第五路線由讀出放大器內側位線P0N連接于讀出放大器S0。
外側位線BL1N在傳遞門TGR3上從第四路線走向第五路線，并終止于傳遞門TGL1的一端。傳遞門TGL1的另一端經第五路線由讀出放大器內側位線P1N連接于讀出放大器S1。
外側位線BL2N在傳遞門TGL3上由第五路線走向第六路線，終止于傳遞門TGL2的一端。傳遞門TGL2的另一端經第五路線由讀出放大器內側位線P2N連接于讀出放大器S2。
外側位線BL3N終止于傳遞門TGL3的一端。傳遞門TGL3的另一端經第五路線由讀出放大器內側位線P3N連接于讀出放大器S3。
以上所描述的布圖方式實現了這樣一種器件設置，讀出放大器內側位線P(0-3)T被布置在第三路線中，讀出放大器內側位線P(0-3)N被布置在第五路線中，由此，每個讀出放大器內側位線P(0-3)T和P(0-3)N均被插置于外側位線中間。
所以，就象在第一、第二實施例中一樣，將外側位線BLT和BLN布置于信號線SAN0-3、SAP0-3和讀出放大器內側位線P(0-3)T、P(0-3)N之間，使得信號線SAN0-3和SAP0-3對讀出放大器內側位線P(0-3)T和P(0-3)N的噪聲影響減小。
不止如此，如在第二實施例中一樣，讀出放大器內側位線(P0T和P0N，P1T和P1N，P2T和P2N，P3T和P3N)被布置在第四路線的外側位線BL2T、BL0N、BL3T和BL1N彼此分隔，所以讀出放大器內側位線間的耦合效應的影響被消除。
以上對本發(fā)明的最佳實施例作了具體的描述，這些描述只是為了舉例說明的目的，應當說明的是，在不背離以下權利要求的精神或范圍的情況下，實施方式上其它的變化也是可能的。
權利要求
1.一種半導體器件，包括具有多個存儲單元的存儲單元陣列；用來讀取已經存儲在所述存儲單元中的數據的讀出放大器；用于把所述存儲單元和所述讀出放大器連接起來的位線；和插入在所述位線上、用來把所述存儲單元和所述讀出放大器間的連接開通和關閉的傳遞門；其中，讀出放大器內側位線，也就是在所述傳遞門的所述讀出放大器一側的位線，被布置在插置于外側位線之間的位置上，這些外側位線是在所述傳遞門的所述存儲單元一側的位線。
2.根據權利要求1所述的半導體器件，其特征在于，多個所述的讀出放大器被順序地布置在兩個所述的存儲單元陣列之間；所述存儲單元陣列和所述讀出放大器各由相互互補的信號在其中流動的一對位線連接；第一讀出放大器內側位線，也就是被插入在連接于任何讀出放大器的一個位線上的傳遞門的讀出放大器一側的位線，和第二讀出放大器內側位線，也就是被插入在連接于該讀出放大器的另一個位線上的傳遞門的讀出放大器一側的位線，被布置在插置于第一外側位線和第二外側位線之間的位置上，其中所述的第一外側位線是，插入在連接于另一個讀出放大器的一個位線上的傳遞門的所述存儲單元一側的位線，其中所述的第二外側位線是，插入在連接于另一個讀出放大器的另一個位線上的傳遞門的存儲單元一側的位線。
3.根據權利要求2所述的半導體器件，其特征在于，所述第一外側位線和所述第二外側位線中的一個，被布置于所述第一讀出放大器內側位線和所述第二讀出放大器內側位線之間。
4.根據權利要求2所述的半導體器件，其特征在于，所述第一讀出放大器內側位線，所述第二讀出放大器內側位線，所述第一外側位線和所述第二外側位線是彼此平行布置的。
5.根據權利要求2所述的半導體器件，其特征在于，所述第一讀出放大器內側位線，所述第二讀出放大器內側位線，所述第一外側位線和所述第二外側位線均以最小間隔布置。
6.根據權利要求2所述的半導體器件，其特征在于，所述第一讀出放大器內側位線，所述第二讀出放大器內側位線，所述第一外側位線和所述第二外側位線均布置在同一連線層上。
全文摘要
本發(fā)明提供了一種器件設置，包括存儲單元陣列，讀出放大器，連接存儲單元和讀出放大器的位線，插入在位線上、用來對存儲單元和讀出放大器間的連接進行開關控制的傳遞門，其中，讀出放大器內側位線，也就是在傳遞門的讀出放大器一側的位線，被布置在插置于外側位線之間的位置上，這些外側位線是在傳遞門的存儲單元一側的位線。
文檔編號G11C7/00GK1674156SQ20051005475
公開日2005年9月28日 申請日期2005年3月11日 優(yōu)先權日2004年3月12日
發(fā)明者春木直 申請人:爾必達存儲器股份有限公司