專利名稱：高速低功耗電流靈敏放大器的制作方法
技術領域：
本發(fā)明屬集成電路技術領域，具體涉及一種高速、低功耗的半導體存儲器外圍器件電流靈敏放大器。
背景技術：
半導體存儲器通常被認為是數(shù)字集成電路中非常重要的組成部分，它們對于構建基于微處理器(Microprocessor)的應用系統(tǒng)發(fā)揮著至關重要的作用。近年來人們越來越多地將各種存儲器(RAM或者ROM)嵌入在處理器內(nèi)部，以便使處理器具有更高的集成度和更快的工作速度。因此存儲器陣列及其外圍電路(譯碼器、電荷泵、靈敏放大器等)的性能就在很大程度上決定了整個系統(tǒng)的工作狀況，包括速度、功耗等。
在半導體存儲器的各種外圍器件中最為重要的就是靈敏放大器(Sense Amplifier)。由于靈敏放大器通常被用來在對存儲單元進行讀操作時采樣位線上的微小信號變化并進行放大，從而確定相應存儲單元的存儲信息，因此靈敏放大器對于存儲器的存取時間有著決定性的影響。隨著工藝尺寸的不斷縮小，由存儲器位線引入的寄生電容越來越大；同時晶體管溝道長度的不斷減小，使得晶體管的增益在溝道長度調(diào)制效應下有所下降。所有這些制約因素都使得在深亞微米條件下設計高速、低功耗的靈敏放大器成為一個挑戰(zhàn)。
傳統(tǒng)的靈敏放大器都是對位線上的差分電壓進行采用并放大，但是隨著電源電壓的不斷下降，在位線上產(chǎn)生足夠的電壓差來驅(qū)動靈敏放大器正常工作已經(jīng)顯得十分困難。同時，傳統(tǒng)結構的靈敏放大器對于位線電容的變化也十分敏感，由于位線寄生電容的不斷增大，對位線電容的充放電引入的延時和功耗使得它在各種高速、低功耗應用中難以勝任。鑒于以上存在的各種問題，對于靈敏放大器的進一步研究就顯得十分必要。
對靜態(tài)存儲單元的寫操作通常需要將連接在存儲單元上的兩根位線完全充電到電源電壓或者放電到地電位，當位線上的寄生電容很大時，對于位線的全擺幅充放電會引入很大的功耗。如何有效地降低寫操作時的動態(tài)功耗，也成為設計低功耗靜態(tài)存儲器的關鍵。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種高速、低功耗的半導體存儲器外圍器件電流靈敏放大器。
本發(fā)明提出的電流靈敏放大器，是采用電流敏感技術的靈敏放大器，利用存儲器陣列位線上的差分電流信號實現(xiàn)對存儲單元的讀寫操作，保證了在整個操作過程中位線上的電壓擺幅很小，從而降低了由于對位線寄生電容充放電而引入的功耗和延時，靈敏放大器的讀寫速度不依賴于位線電容而變化。
本發(fā)明提出的高速低功耗電流靈敏放大器，其結構如圖1所示。由位線箝位電路、交叉耦合反相器、均衡電路以及輸入輸出緩沖器依次連接組成。其中，位線箝位電路由連接在位線上的兩個常導通的NMOS晶體管組成；一對交叉耦合的CMOS反相器構成整個靈敏放大器的核心，進行讀操作時將位線上的差分電流信號轉(zhuǎn)換為電壓信號輸出，進行寫操作時將輸入的差分電壓信號轉(zhuǎn)變?yōu)槲痪€上的差分電流信號并寫入SRAM單元；通過兩個受控的NMOS晶體管分別實現(xiàn)均衡位線電壓和靈敏放大器輸出端電壓；在交叉耦合反相器的兩個輸出端各連接一個輸出緩沖器和輸入緩沖器，用來驅(qū)動輸出端負載，隔離輸入輸出信號，提高靈敏放大器的工作速度；利用兩個NMOS晶體管和兩個PMOS晶體管分別在讀出和寫入時改變電路的工作模式。
本發(fā)明中，所述位線箝位電路由兩個NMOS晶體管M11和M12組成；M11和M12的漏極分別接在兩根位線BL1和BL2上，柵極接電源電壓Vdd，源極都連接在參考電壓Vref上。
本發(fā)明中，一對交叉耦合反相器由NMOS晶體管M1、M2、M5、M6和PMOS晶體管M3、M4、M7、M8構成；PMOS晶體管M3、M4的源極通過PMOS管M9接電源電壓Vdd，柵極分別接交叉耦合反相器的輸出b、a兩點，漏極分別接在a、b兩點；PMOS晶體管M7、M8的源極分別接在兩根位線BL1和BL2上，柵極都連接在經(jīng)過反相的控制信號ENA上，漏極分別接在PMOS管M3、M4的源極；NMOS晶體管M1、M2的源極分別接兩根位線BL1、BL2，柵極分別接交叉耦合反相器的輸出b、a兩點，漏極分別接NMOS晶體管M5、M6兩管的源極；NMOS晶體管M5、M6的源極分別接M1、M2的漏極，柵極分別接在經(jīng)過反相的ENA信號并受其控制，漏極分別接在放大器的輸出端a、b兩點。
本發(fā)明中，兩個受控的NMOS管分別實現(xiàn)對位線BL1、BL2和靈敏放大器輸出端a、b兩點的均衡，其中，采用NMOS管M9實現(xiàn)對位線BL1、BL2的均衡，M9的漏極接位線BL1，源極接位線BL2，柵極受輸入信號EQ控制；采用NMOS晶體管M10實現(xiàn)對靈敏放大器輸出端的均衡，M10的漏極接端點a，源極接端點b，柵極受輸入信號EQ控制。
本發(fā)明中，利用兩個NMOS管M15、M16和兩個PMOS管M13、M14在放大器處于讀出和寫入時改變電路的工作模式電路處于讀出狀態(tài)時，M13、M14都導通，將M3、M4的源極連接電源，而此時M15、M16關斷；電路處于寫入狀態(tài)時M15、M16導通，將M1、M2的漏極接地，而此時M13、M14關斷。
本發(fā)明中，在兩個輸出端a、b各連接了一個輸入驅(qū)動緩沖器和一個輸出驅(qū)動緩沖器；緩沖器采用兩個串連的反相器構成，用來驅(qū)動輸出端負載、隔離輸入輸出信號。
本發(fā)明設計的電流靈敏放大器，進行讀操作時對來自位線的電流差進行采樣并迅速放大到CMOS電平，進行寫操作時將輸入的CMOS電平轉(zhuǎn)換為位線上的差分電流信號并改變相應存儲單元的值。
為了使靈敏放大器的讀出延時不受位線寄生電容影響，本發(fā)明將靈敏放大器的位線采樣節(jié)點in1、in2與靈敏放大器的輸出節(jié)點a、b分開。位線采樣節(jié)點in1、in2位于M1、M2兩點的源極，而輸出節(jié)點a、b位于M5、M6的漏極。由于交叉耦合反相器的正反饋作用，當靈敏放大器處于放大階段時，M1、M2的源極阻抗為負值，這一狀態(tài)可以把從存儲單元送來的差分電流信號很好地轉(zhuǎn)送到交叉耦合反相器的輸出節(jié)點，經(jīng)交叉耦合反相器放大到CMOS電平。而在整個過程中位線上的電壓只有很小的變化，減小了對位線寄生電容的充放電，提高了靈敏放大器的工作速度，同時降低了功耗。
為了降低向存儲單元寫入時由于對位線進行全擺幅的充放電而引入的動態(tài)功耗，本發(fā)明采用電流模式寫入。輸入的差分電壓信號作用在a、b兩點，在兩根位線上形成大小不同的電流信號，由于兩根位線始終被箝位在低電平，所以位線上的電壓變化很小。差分電流信號注入存儲單元內(nèi)部，改變存儲單元中的信息。
原理分析利用圖2所示小信號模型近似分析電流靈敏放大器的讀出過程，在以下的分析中做出如下假設1、相應的存儲單元已經(jīng)被選中，位線上的差分電流信號在M1和M2的源極之間已經(jīng)形成了一個微小的電壓差Vs，其中+1/2Vs出現(xiàn)在M1的源極，-1/2Vs出現(xiàn)在M2的源極。
2、靈敏放大器的等效輸出電阻Rd非常大。
3、忽略M5、M6的導通電阻和電容。
由圖2，可以得到流經(jīng)M1、M2的漏極并注入電容Cd的電流分別為i1=gmn+vs2···(1)]]>
i2=gmn-vs2···(2)]]>其中i1和i2分別是流經(jīng)CD1和CD2的電流，gmn是NMOS管M1和M2的跨導，vs是M1和M2源極之間的電壓差。
由于M1和M2源極的阻抗很低，在敏感放大器進行放大的最初階段vs的值基本保持不變?？梢詫1和M2漏極形成的電壓差通過(3)式計算vd=ti1-i2CD=tgmnvsCD···(3)]]>式中CD即為CD1或CD2，t是充電時間，從靈敏放大器進入放大階段開始計算。同過(3)可以計算出在放大階段的初期輸出電壓vd隨時間的變化率為dvddt=gmnvsCD···(4)]]>隨著vd的不斷增長，在M1、M2漏極形成的電壓差越來越大，交叉耦合反相器的正反饋作用迅速開始發(fā)揮作用，取代位線差分電流注入成為輸出電壓變化的主要動力。可以把由于正反饋作用導致輸出電壓△t＝[t-(t-)]的變化用下面的差分方程表示vd(t)=(Δt)(gmn′+gmp)vd(t-)CD+vd(t-)···(5)]]>式中gmn為NMOS晶體管M1和M2的有效跨導gmn/(1+gmnRs)’gmp是PMOS晶體管M3、M4的跨導，△t即為t和(t-)之間的時間差，△t＝[t-(t-)]。(5)之所以被寫成差分方程的形式是因為vd在每一時刻t的值都是其前一時刻(t-)時值的函數(shù)。此時a、b兩點的電壓差vd隨時間的變化率可以由(5)求出dvddt=(gmn′+gmp)vdCD···(6)]]>由于CD僅包含兩個晶體管的漏極寄生電容和四個晶體管的柵極寄生電容，所以vd能夠以很快的速度變化。
結合(4)、(6)兩式可以看出，在vd增長的整個過程中，其變化率都不受位線寄生電容的影響，靈敏放大器的在較大位線負載電容下仍然能高速工作，同時保持較低的功耗。


圖1為本發(fā)明的靈敏放大器結構圖。
圖2為讀操作時靈敏放大器等效電路。
圖3為寫操作時靈敏放大器等效電路。
具體實施例方式
在圖1所示的電路圖中，位線箝位電路由常導通的NMOS管M11、M12組成。M11、M12被偏置在線性區(qū)，提供了一條從位線到參考電壓Vref的低阻通路，使得兩根位線BL1、BL2被箝位在Vref附近。Vref是一個用來給兩根位線進行預充電的低電壓，它的值可以被設定在0～1/3Vdd之間，在以下的分析中都將Vref接地。下面分別介紹本靈敏放大器的讀寫操作。
從存儲單元中讀出數(shù)據(jù)的過程分為兩個階段，預充電和放大。在預充電階段M11、M12兩管導通并工作在線性區(qū)，使得位線BL1和BL2被箝位在一個固定的低電壓，實現(xiàn)位線的預充電。信號ENA處于低電平，使得晶體管M13、M14導通，由電源Vdd向靈敏放大器提供能量，M15、M16截至，切斷M1、M2漏極到地的通路，同時使M7、M8兩管關斷，M5、M6兩管導通。EQ被置位在高電平，使得NMOS管M9、M10導通。M9通過一條低阻通路將兩條位線BL1和BL2連接在一起，使得位線上的電壓相同；M10則將a、b兩點相聯(lián)，使靈敏放大器在預充電階段的輸出電壓OUTL和OUTR相等?？紤]到降低功耗的需求，通過調(diào)節(jié)晶體管M1～M6的寬長比，可以在預充電階段將輸出電壓OUTL、OUTR穩(wěn)定在1/2Vdd，處于中間電平，因此在電路進入放大階段后能夠迅速地達到邏輯高電平或低電平。這樣將使得輸出節(jié)點的電壓擺幅在整個工作過程中減小，從而降低由負載電容Cload1、Cload2充放電引入的功耗。
隨著存儲器中相應存儲單元字線選通信號WL的有效，靈敏放大器就進入了放大階段。圖2為靈敏放大器處于讀操作放大階段的小信號等效電路(圖中省略了M5、M6兩管的等效電阻和電容，圖1中起箝位作用的晶體管M5和M6被兩個電阻Rs代替)。此時將EQ置為低電平，關斷晶體管M9、M10，使得M1～M4形成一個高增益的正反饋放大器。假設兩根位線上流過不同的電流Ib11和Ib12，且Ib11＞Ib12。由于交叉耦合反相器的正反饋作用，從M1和M2的源極看入的阻抗為負值，使得M1和M2能夠很好地吸收位線上的差分電流。Ib11和Ib12在流經(jīng)M5和M6的漏極時會在節(jié)點a、b上形成一個很小的差分電壓，這個電壓差將很快被放大到CMOS電平并經(jīng)輸出驅(qū)動反相器輸出。
向存儲單元中寫入數(shù)據(jù)的過程也分為兩個階段，預充電和電流寫入。在預充電階段M11、M12兩管仍工作在線性區(qū)，將兩根位線箝位在低電平。信號ENA處于高電平，M13、M14兩管關斷，切斷了M3、M4源極到電源的通路，M5、M6關斷，M7、M8兩管導通，將M3、M4的源極與兩根位線相聯(lián)M15、M16導通，將M1、M2的漏極與地相聯(lián)。EQ被置位在高電平，使得NMOS管M9、M10導通，實現(xiàn)位線及輸入節(jié)點的均壓。
存儲單元字線選通信號WL的有效后，靈敏放大器相應進入電流寫入階段。圖3為靈敏放大器處于寫操作電流寫入階段的小信號等效電路(圖中省略了M7、M8兩管的等效電阻和電容)。此時將EQ置為低電平，關斷晶體管M9、M10。假設兩個輸入端的差分輸入電壓VINL＞VINR，則有Iin1＞Iin2。由于存儲單元的輸出端被兩根位線箝位在低電平且近似相等，位線上的差分電流信號注入存儲單元后借助正反饋作用很容易改變存儲單元中的內(nèi)容，而相應位線上的電壓擺幅卻很小，避免了SRAM單元寫入時較大的動態(tài)功耗。
權利要求
1.一種完全采用差分電流信號對嵌入式靜態(tài)存儲器進行讀寫操作的靈敏放大器，其特征在于由位線箝位電路、交叉耦合反相器、均衡電路以及輸入輸出緩沖器依次連接組成；其中，位線箝位電路由連接在位線上的兩個常導通的NMOS晶體管組成；一對交叉耦合的CMOS反相器構成整個靈敏放大器的核心，進行讀操作時將位線上的差分電流信號轉(zhuǎn)換為電壓信號輸出，進行寫操作時將輸入的差分電壓信號轉(zhuǎn)變?yōu)槲痪€上的差分電流信號并寫入SRAM單元；通過兩個受控的NMOS晶體管分別實現(xiàn)均衡位線電壓和靈敏放大器輸出端電壓；在交叉耦合反相器的兩個輸出端各連接一個輸出緩沖器和輸入緩沖器，用來驅(qū)動輸出端負載，隔離輸入輸出信號，提高靈敏放大器的工作速度；利用兩個NMOS晶體管和兩個PMOS晶體管分別在讀出和寫入時改變電路的工作模式。
2.根據(jù)權利要求1所述的電流靈敏放大器，其特征在于所述位線箝位電路由兩個NMOS晶體管M11和M12組成；M11和M12的漏極分別接在兩根位線BL1和BL2上，柵極接電源電壓Vdd，源極都連接在參考電壓Vref上。
3.根據(jù)權利要求1所述的電流靈敏放大器，其特征在于一對交叉耦合反相器由NMOS晶體管M1、M2、M5、M6和PMOS晶體管M3、M4、M7、M8構成；PMOS晶體管M3、M4的源極通過PMOS管M9接電源電壓Vdd，柵極分別接交叉耦合反相器的輸出b、a兩點，漏極分別接在a、b兩點；PMOS晶體管M7、M8的源極分別接在兩根位線BL1和BL2上，柵極都連接在經(jīng)過反相的控制信號ENA上，漏極分別接在PMOS管M3、M4的源極；NMOS晶體管M1、M2的源極分別接兩根位線BL1、BL2，柵極分別接交叉耦合反相器的輸出b、a兩點，漏極分別接NMOS晶體管M5、M6兩管的源極；NMOS晶體管M5、M6的源極分別接M1、M2的漏極，柵極分別接在經(jīng)過反相的ENA信號并受其控制，漏極分別接在放大器的輸出端a、b兩點。
4.根據(jù)權利要求1所述的電流靈敏放大器，其特征在于用兩個受控的NMOS管分別實現(xiàn)對位線BL1、BL2和靈敏放大器輸出端a、b兩點的均衡，其中，采用NMOS管M9實現(xiàn)對位線BL1、BL2的均衡，M9的漏極接位線BL1，源極接位線BL2，柵極受輸入信號EQ控制；采用NMOS晶體管M10實現(xiàn)對靈敏放大器輸出端的均衡，M10的漏極接端點a，源極接端點b，柵極受輸入信號EQ控制。
5.根據(jù)權利要求1所述的電流靈敏放大器，其特征在于利用兩個NMOS管M15、M16和兩個PMOS管M13、M14在放大器處于讀出和寫入時改變電路的工作模式電路處于讀出狀態(tài)時，M13、M14都導通，將M3、M4的源極連接電源，而此時M15、M16關斷；電路處于寫入狀態(tài)時M15、M16導通，將M1、M2的漏極接地，而此時M13、M14關斷。
6.根據(jù)權利要求1所述的電流靈敏放大器，其特征在于在兩個輸出端a、b各連接了一個輸入驅(qū)動緩沖器和一個輸出驅(qū)動緩沖器；緩沖器采用兩個串連的反相器構成，用來驅(qū)動輸出端負載、隔離輸入輸出信號。
全文摘要
本發(fā)明屬于集成電路技術領域，具體為一種針對嵌入式靜態(tài)隨機存儲器(Embedded SRAM)的電流靈敏放大器(Current－mode Sense Amplifier)。主要由位線箝位電路、交叉耦合反相器、均衡電路以及輸入輸出緩沖器構成。該靈敏放大器既可以實現(xiàn)對SRAM單元的讀操作，也可以實現(xiàn)寫操作，且在讀寫過程中均利用差分電流信號，而非傳統(tǒng)的差分電壓信號，因此在工作過程中位線的電壓擺幅很小，有效地降低了存儲器的讀出、寫入功耗。仿真結果表明，靈敏放大器的延時對位線電容變化不敏感。
文檔編號G11C7/00GK1716448SQ20051002640
公開日2006年1月4日 申請日期2005年6月2日 優(yōu)先權日2005年6月2日
發(fā)明者朱賀飛, 顧滄海, 周電, 周曉方 申請人:復旦大學