專利名稱：讀出電阻存儲器時(shí)降低功耗的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲裝置，更具體地說，涉及用于讀出電阻存儲單元邏輯狀態(tài)的讀出電路。
背景技術(shù)：
基于電阻的存儲器陣列200，比如圖1所示的，一般包含交叉的行線210和列線220，它們在行線和列線的交叉點(diǎn)上通過電阻存儲單元230互連。磁性隨機(jī)存取存儲器(MRAM)是包括如圖1所示布置的電阻存儲單元的存儲裝置的一個(gè)實(shí)例。
圖1示出電阻存儲裝置的一部分。該裝置包括磁性隨機(jī)存取存儲器(MRAM)單元陣列200、多個(gè)導(dǎo)電行線210以及多個(gè)導(dǎo)電列線220。每個(gè)行線通過各自MRAM電阻單元230連接到多個(gè)列線中的每個(gè)列線。如果電阻存儲器陣列包括1024行和1024列，即大約1百萬個(gè)單元，并且每個(gè)單元具有1.2MΩ或800KΩ的阻抗，這取決于其邏輯狀態(tài)，則當(dāng)所有行和所有列、除與被選單元有關(guān)的那些行和列之外分別短路在一起時(shí)，總的阻抗將大約是1KΩ。一般在讀過程期間，電壓施加在被選行或單元上，導(dǎo)致節(jié)點(diǎn)“A”處的電壓，該電壓由電流流過連接到節(jié)點(diǎn)“A”的存儲單元130導(dǎo)致。
多個(gè)開關(guān)240分別可切換地連接在一個(gè)行線和第一恒定電位源(地)250之間。開關(guān)可以實(shí)現(xiàn)為晶體管，或者可以是本領(lǐng)域已知的其它可編程開關(guān)的形式。多個(gè)讀出電路260分別連接到多個(gè)列線220。每一讀出電路260包括一個(gè)施加到各個(gè)列線的恒定電位源(VA)。多個(gè)上拉電壓源215、供電電壓VA分別連接到多個(gè)行線210中的每一個(gè)。
在操作中，開關(guān)240諸如與特定行線280相關(guān)的開關(guān)270閉合，以便將該行線拉到地電位，并讀出一個(gè)特定列線，例如320，以讀取特定電阻器310的阻抗值。
圖2顯示所得到的在行280接地時(shí)用于存儲器陣列相關(guān)部分300的電路。如圖所示，要讀出的存儲單元310連接在接地的行線280和特定列線320之間。也連接到列線320的是多個(gè)其它電阻存儲單元(如單元330、340、350、360、370)，它們中的每一個(gè)在其另一端通過各自行線210連接到上拉電壓源VA215。此外，讀出電路400連接到列線320。讀出電路400包括供電電壓(未顯示)，該供電電壓將列線320保持在電壓源VA的電位。
其它電阻存儲單元(束縛在未接地的行線的那些)330、340、350、360、370形成稱為潛行電阻的等效電阻。潛行電阻的有效電阻小。潛行電阻的典型值可以是1KΩ。然而，因?yàn)槊總€(gè)未接地的單元320、340、350、360、370的兩端都理想地保持在與列線320相同的電位(例如VA)，因此流過潛行電阻的凈電流理想上接近零。
相反，一個(gè)可測量的電流流過接地的電阻存儲單元310。這個(gè)可測量的電流使讀出電路400可以通過讀出電路400計(jì)算存儲單元310的阻抗。由于在讀出存儲單元的值時(shí)，有效電流可流入電阻存儲器陣列，因此在存儲器陣列上提取持續(xù)功率將需要從電源提取相對大的電流。

發(fā)明內(nèi)容
本發(fā)明提供一種用于降低電阻存儲器陣列所需電源的大小的方法和設(shè)備，并提供一種用于讀出該陣列的電阻存儲單元阻抗的簡化且可靠的方法。利用電壓讀出電路，其中要讀出的阻抗配置在分壓器中，該分壓器由讀出單元的阻抗和未被選單元的潛通路阻抗構(gòu)成。已知的電壓施加在分壓器上，并在陣列的位線上檢測所得到的讀出阻抗上的電壓降。根據(jù)本發(fā)明，外加電壓僅在一部分讀周期有效，并存儲得到的位線電壓，用于在另一部分讀周期期間進(jìn)行處理。通過限制外加電壓有效的時(shí)間間隔，顯著降低了存儲裝置內(nèi)的功耗。
在參考附圖閱讀如下本發(fā)明的優(yōu)選實(shí)施例的詳細(xì)說明后，本發(fā)明的上述及其它特性變得更加顯而易見。


圖1圖示典型的基于電阻的存儲單元陣列，包括阻抗讀出電路；圖2圖示典型的包括讀出電路和潛行電阻的基于電阻的存儲單元陣列的一部分；圖3圖示一種電阻存儲器陣列，其中根據(jù)本發(fā)明的第一示例性實(shí)施例構(gòu)造電壓讀出；圖4圖示沿位線的電流通路；圖5說明根據(jù)本發(fā)明第一實(shí)施例的示例性電壓讀出電路；圖6圖示采樣周期，其中電壓加在電阻存儲器陣列節(jié)點(diǎn)上；圖7圖示讀出放大器的輸入與輸出；以及圖8圖示本發(fā)明的第二示例性實(shí)施例，其中運(yùn)算放大器利用采樣電壓來平均讀出操作。
具體實(shí)施例方式
本發(fā)明將如圖3-8所示的示例性實(shí)施例中闡述的進(jìn)行描述。在不背離本發(fā)明的精神和范圍的前提下，可以實(shí)現(xiàn)其它實(shí)施例，并可對公開的實(shí)施例進(jìn)行其它改變。
圖3圖示一種用于根據(jù)本發(fā)明第一示例性實(shí)施例的電阻存儲器陣列的電壓讀出電路。圖示了存儲器陣列450，其中陣列450具有列線(或者“位”線)433和行線434。顯示了行解碼器423，用于在讀操作期間選擇行線434之一，而列解碼器424用于選擇列線433之一以便讀出。通過向被選線施加讀出電壓(VA)來選擇字線和列線。通常，所有行/列線將設(shè)置到地，并且被選行將具有施加到該行的電壓VA。
每個(gè)存儲單元430具有兩個(gè)可能的阻抗?fàn)顟B(tài)，其中一個(gè)對應(yīng)于邏輯值‘0’，而另一個(gè)對應(yīng)于邏輯值‘1’。對于MRAM單元，被選存儲單元430的阻抗?fàn)顟B(tài)可以通過向被選存儲單元施加磁場來設(shè)置。這樣做的方式是本領(lǐng)域眾所周知的，因此不在本文重復(fù)。圖4圖示了等效電阻302，它表示連接到同一列線、形成到地的潛通路的未被選電阻元件的電阻值。電阻302的值比讀出單元301的阻抗小得多，因?yàn)檫B接到被選列(位)線的其余單元是并聯(lián)的。
當(dāng)外加讀出電壓VA施加在行線305上時(shí)，得到的讀出電流IA通過電阻存儲單元301沿被選行線305流過，并進(jìn)入電阻302的第一端，電阻302的第二端連接到地。然后，得到的位線電壓VBL施加在節(jié)點(diǎn)“A”上，該節(jié)點(diǎn)為電阻301和電阻302所共用。隨后讀出電壓VBL。在本實(shí)例中假定存儲單元301的等效電阻是1MΩ，并且電阻302的等效電阻是8kΩ，則大約500mV的讀出電壓(VA)將在位線中產(chǎn)生大約0.5μA的讀出電流(IA)。因此，例如包含2000列的陣列可具有1mA(2000×0.5μA)的總電流。對于1000個(gè)陣列同時(shí)有效的情況，總的芯片電流可達(dá)1安培(1000×1mA)，這對于集成電路器件是相當(dāng)大的電流。
再參考圖3，圖示的本發(fā)明實(shí)施例還包含多個(gè)采樣保持電路425。每一采樣保持電路425包含各自的開關(guān)405...409，這些開關(guān)配置為與各自的列(位)線433串聯(lián)。開關(guān)一般實(shí)施為晶體管。另外，多個(gè)電容器415-419分別連接在每一位線433和地電位之間。電容器415-419可以是分立元件，或者也可以是各個(gè)讀出放大器410...414的寄生電容，讀出放大器是采樣保持電路425的一部分，或者這些電容器可以是各個(gè)位線433的寄生電容。
在開始讀操作之前，電容器415...419通過在每一電容器415...419上施加已知電壓來均衡。這可通過臨時(shí)閉合各個(gè)開關(guān)405...409并向每個(gè)位線433施加預(yù)充電電壓來進(jìn)行。在電容器415...419預(yù)充電之后，所有的開關(guān)405...409斷開。隨后，在讀操作期間，被選行線設(shè)置為電壓Va，并且被選列線的電壓通過閉合開關(guān)405...409中相應(yīng)的一個(gè)來采樣，并將采樣電壓存儲在各個(gè)電容器415...419上。每一電容器415...419的輸出還連接到各個(gè)讀出放大器410-414。因此，存儲在電容器上的電壓可在讀出操作期間在其各自讀出放大器的輸入上獲得。
參考圖5，公開了等效電路，顯示了連接到被選存儲單元列線的一部分的采樣保持電路425。首先，在將電壓Va提供給被選行時(shí)，在圖6中圖示為T1，在讀/讀出周期的開始期間，開關(guān)405斷開。在T1之后的預(yù)定時(shí)段，開關(guān)405閉合一個(gè)短的時(shí)段T2，然后斷開，在斷開的時(shí)間點(diǎn)，電容器415通過位線讀出電壓充電。從圖6可以看出，采樣時(shí)段T2是讀/讀出時(shí)段T1的一部分。一旦利用位線電壓充電，之后電容器就將采樣讀出電壓放電到讀出放大器410的輸入600。參考電壓610輸入到讀出放大器410的第二終端601。假定傳統(tǒng)的讀出周期T1持續(xù)10μs，則對100ns時(shí)段內(nèi)的電壓讀出的采樣將把陣列電流的功率降低大約99％。應(yīng)該理解，上述電路和方法同樣適用于電壓施加到列線而讀/讀出行線的相反情形。
在圖7中圖示了讀出放大器410的示例性實(shí)施例。讀出放大器410具有第一輸入線600，用于接收在被選的基于電阻的存儲單元440(圖3)的電阻301(圖4)上測量的采樣讀出電壓。第一輸入線600還可稱為“數(shù)位”線。讀出放大器410還具有第二輸入線601，用于接收參考電壓。第二輸入線601可以稱為“數(shù)位*”。讀出放大器410還具有兩個(gè)輸出線I/O 602和I/O*603。輸出線I/O 602和I/O*603提供互補(bǔ)輸出，該互補(bǔ)輸出取決于數(shù)位輸入線600上的電壓比數(shù)位*輸入線601上的電壓是高還是低。
上述采樣保持電路425可配置為與平均讀出放大器一起使用。這種電路的實(shí)例在2002年5月16日提交的、共同轉(zhuǎn)讓的、未決的美國專利申請No.10/147668、題為“存儲器件的噪聲電阻小信號讀出電路(NOISE RESISTANT SMALL SIGNAL SENSING CIRCUITFORMEMORY DEVICE)”中給出，該專利申請通過引用結(jié)合于本文中。
圖8圖示根據(jù)本發(fā)明能夠使用的“平均”讀出電路的實(shí)施例。圖示的讀出電路900包括積分器級906、開關(guān)電流源920以及鐘控比較器918。如將在下面更詳細(xì)說明的，讀出電路900的輸出信號UP(或者DOWN)被提供給UP/DOWN計(jì)算電路，如圖8所示，并且在一段時(shí)間上求平均，以確定存儲在電阻存儲單元901中的數(shù)據(jù)狀態(tài)。計(jì)算的平均值表示存儲單元的數(shù)據(jù)狀態(tài)。因此，讀出電路900輸出由電容器912、911的循環(huán)充電和放電引起的UP/DOWN脈沖流。邏輯″1″比特(或邏輯″0″比特)與比特總數(shù)的比率得到一個(gè)響應(yīng)于外加電壓對應(yīng)于通過諸如電阻存儲單元901的存儲單元的平均電流的數(shù)值。平均電流又用來確定電阻存儲單元901存儲的數(shù)據(jù)的邏輯狀態(tài)。沒有對用于執(zhí)行讀出電路900提供的脈沖流的平均操作的電路進(jìn)行非常詳細(xì)的描述，以免模糊對本發(fā)明的描述。對用于存儲單元讀出的電流平均的一些技術(shù)的更詳細(xì)說明在2001年8月27日提交的、共同轉(zhuǎn)讓的、未決的美國專利申請No.09/938617、題為“使用求平均的電阻存儲單元讀出(RESISTIVE MEMORY ELEMENT SENSINGUSING AVERAGING)”中提供，該專利申請通過引用結(jié)合于本文中。
現(xiàn)在一般地參考圖8來描述讀出電路900的操作。將電阻存儲單元901的電阻RCELL作為相對地的輸入電壓測量。在讀存儲單元時(shí)，被選行線或字線(WL)910被激勵(lì)，并將電壓VA施加在電阻分壓器901、902上。存儲器陣列中的所有其它字線接地。如圖9所示，被選WL 910的電壓電平降在單元電阻901和“潛行”電阻903上，“潛行”電阻903表示位線的其它電阻存儲單元的阻抗。
節(jié)點(diǎn)902連接到第一開關(guān)909，第一開關(guān)909連接到差動(dòng)放大器905的正極端子，并進(jìn)一步連接到電容器921。開關(guān)908連接到差動(dòng)放大器905的負(fù)極端子，并進(jìn)一步連接到電容器922，如圖8所示。開關(guān)909和908在T1期間的讀/讀出操作開始之后的采樣周期T2期間閉合和斷開(如上參考圖5和6所述的)，以將電荷從節(jié)點(diǎn)902傳送到電容器921。電容器921上的電壓在放大器905的正極端子被讀出。接地的開關(guān)908與開關(guān)909同時(shí)操作，以偏置可能在采樣周期期間傳送到放大器905的開關(guān)噪聲。施加于差動(dòng)放大器905的電壓引起放大器905向節(jié)點(diǎn)914或者913提供電流，并從另一個(gè)節(jié)點(diǎn)提取電流。類似于上述第一實(shí)施例，電容器921、922可以是分立元件，或者可以是差動(dòng)放大器或者所連接的輸入線的寄生電容。此外，在讀出操作之前，采樣電容器921、922還被拉到一個(gè)已知電壓，以消除可能存在于電容器中的殘留電荷。
因此，連接到差動(dòng)放大器905提供電流的節(jié)點(diǎn)的電容器(911或者912)將被充電，提高了節(jié)點(diǎn)的電壓。相反，連接到差動(dòng)放大器905提取電流的節(jié)點(diǎn)的電容器將被放電，降低了該節(jié)點(diǎn)的電壓。鐘控比較器917響應(yīng)于時(shí)鐘信號COMP CLK讀出節(jié)點(diǎn)914、913的相對電壓，并產(chǎn)生對應(yīng)的輸出信號UP。鐘控比較器917還產(chǎn)生互補(bǔ)輸出信號DOWN。如圖8所示，反相器919連接到鐘控比較器917的輸出，以產(chǎn)生DOWN信號。但是，應(yīng)該理解，鐘控比較器917是以實(shí)例方式提供的，并且適用于本發(fā)明的鐘控比較器可以按除了圖8所示方式以外的多種不同方式實(shí)施。
UP和DOWN信號被提供給開關(guān)電流源920，該開關(guān)電流源920具有第一電流源916和第二電流源915。各個(gè)電流源916、915根據(jù)UP和DOWN信號的狀態(tài)在連接到節(jié)點(diǎn)914、913之間切換。在一個(gè)狀態(tài)，電流源916連接到節(jié)點(diǎn)914，提供電流以正地對電容器912充電，并且電流源915連接到節(jié)點(diǎn)913，提供電流以負(fù)地對電容器911充電。在另一個(gè)狀態(tài)，電流源916連接到節(jié)點(diǎn)913，提供電流以正地對電容器911充電，并且電流源915連接到節(jié)點(diǎn)914，提供電流以負(fù)地對電容器912充電。因此，當(dāng)UP和DOWN信號切換狀態(tài)時(shí)，電流源916、915的連接也將切換。
例如，如圖8所示，UP和DOWN信號分別是低和高，引起電流源916連接到節(jié)點(diǎn)914并且電流源連接到節(jié)點(diǎn)913。在COMP CLK信號的下一個(gè)上升沿，節(jié)點(diǎn)914、913的電壓由鐘控比較器917讀出。節(jié)點(diǎn)914、913的電壓分別用信號INTOUTP和INTOUTM表示。在電流源916、915的連接使得在COMP_CLK信號周期上提供給電容器912、911的電流引起節(jié)點(diǎn)914、913的電壓從之前的COMP_CLK信號的上升沿改變時(shí)，鐘控比較器917的輸出改變邏輯狀態(tài)。這又引起電流源916、915的連接也切換節(jié)點(diǎn)。應(yīng)該理解，電流源916、915的連接將持續(xù)切換，直到差動(dòng)放大器905提供給電容器912、911之一的電流引起各個(gè)節(jié)點(diǎn)914、913的電壓大于電流源在COMP_CLK信號的一個(gè)周期上引起的電壓變化。當(dāng)這種情況發(fā)生時(shí)，UP和DOWN信號的邏輯狀態(tài)保持它們的當(dāng)前邏輯狀態(tài)，這引起讀出電路900的輸出信號的平均值改變。
圖9圖示了示例性處理系統(tǒng)1200，它利用諸如例如與圖3-8所述電路的降低功率讀出電路。處理系統(tǒng)1200包括連接到局部總線1204的一個(gè)或多個(gè)處理器1201。存儲控制器1202和主總線橋1203也連接局部總線1204。處理系統(tǒng)1200可包括多個(gè)存儲控制器1202和/或多個(gè)主總線橋1203。存儲控制器1202和主總線橋1203可以集成為單個(gè)裝置1206。
存儲控制器1202還連接到一個(gè)或多個(gè)存儲器總線1207。每一存儲器總線接受存儲器部件1208。存儲器部件1208可以是存儲卡或者存儲模塊。存儲器部件1208可包括一個(gè)或多個(gè)另外的裝置1209。例如，在SIMM或者DIMM中，另外的裝置1209可以是配置存儲器，比如串行狀態(tài)檢測(SPD)存儲器。存儲控制器1202還可連接到高速緩沖存儲器1205。高速緩沖存儲器1205可以是處理系統(tǒng)中唯一的高速緩沖存儲器。備選地，其它裝置，例如處理器1201，也可以包括高速緩沖存儲器，它可與高速緩沖存儲器1205形成高速緩沖分級結(jié)構(gòu)。如果處理系統(tǒng)1200包括是總線主控器或者支持直接存儲器存取(DMA)的外圍設(shè)備或者控制器，那么存儲控制器1202可實(shí)施高速緩存相關(guān)協(xié)議。如果存儲器控制器1202連接到多個(gè)存儲器總線1207，則每一存儲器總線1207可以并行操作，或者不同地址范圍可以映射到不同存儲器總線1207。
主總線橋1203連接到至少一個(gè)外圍總線1210。各種裝置，比如外圍設(shè)備或者另外的總線橋，可以連接到外圍總線1210。這些裝置可包括存儲控制器1211、各種I/O裝置1214、輔助總線橋1215、多媒體處理器1218以及傳統(tǒng)設(shè)備接口1220。主總線橋1203還可連接到一個(gè)或多個(gè)專用高速端口1222。例如在個(gè)人計(jì)算機(jī)中，專用端口可以是加速圖形端口(AGP)，用于將高性能視頻卡連接到處理系統(tǒng)1200。
存儲控制器1211經(jīng)存儲總線1212將一個(gè)或多個(gè)存儲裝置1213連接到外圍總線1210。例如，存儲控制器1211可以是SCSI控制器，并且存儲裝置1213可以是SCSI盤。I/O裝置1214可以是任何類型的外圍設(shè)備。例如，I/O裝置1214可以是局域網(wǎng)接口，比如以太網(wǎng)卡。輔助總線橋可用于經(jīng)另一總線將另外的裝置對接到處理系統(tǒng)。例如，輔助總線橋可以是通用串行端口(USB)控制器，用于連接USB裝置1217到處理系統(tǒng)1200。多媒體處理器1218可以是聲卡、視頻捕獲卡或者任何其它類型的媒體接口，它還可以連接到一個(gè)另外的裝置，比如揚(yáng)聲器1219。傳統(tǒng)設(shè)備接口1220用來將傳統(tǒng)裝置例如老式鍵盤和鼠標(biāo)連接到處理系統(tǒng)1200。
圖9圖示的處理系統(tǒng)1200僅僅是本發(fā)明可用的一種示例性處理系統(tǒng)。盡管圖9圖示了特別適合于諸如個(gè)人計(jì)算機(jī)的通用計(jì)算機(jī)或者工作站的處理結(jié)構(gòu)，但應(yīng)該理解，可以進(jìn)行眾所周知的修改，以配置處理系統(tǒng)1200，使其變得更適用于各種應(yīng)用。例如，需要處理的許多電子裝置可以利用依賴于連接到存儲器部件1208和/或存儲裝置1209的CPU 1201的更簡單結(jié)構(gòu)來實(shí)施。修改例如可以包括去掉不必要的部件、添加專用裝置或電路和/或集成多個(gè)裝置。
雖然已參照優(yōu)選實(shí)施例詳細(xì)描述了本發(fā)明，但應(yīng)該容易理解，本發(fā)明并不局限于公開的實(shí)施例。相反，可以修改本發(fā)明以結(jié)合許多以上未描述但與本發(fā)明的精神和范圍相當(dāng)?shù)淖兓?、變更、置換或等效配置。例如，盡管已經(jīng)在MRAM環(huán)境中描述了本發(fā)明，但本發(fā)明可用于讀出其它基于電阻的存儲單元的電阻狀態(tài)，甚至可用于功耗是關(guān)鍵因素的任何電壓讀出系統(tǒng)。此外，雖然電流、電壓、電容以及電阻的特定值已經(jīng)用于描述圖示的實(shí)施例，但在不背離所述實(shí)施例范圍的情況下，顯然也可使用不同的值。因此，本發(fā)明不限于以上描述和附圖，而僅僅由所附權(quán)利要求書的范圍限定。
權(quán)利要求
1.一種用于電阻存儲單元的讀出設(shè)備，包括電阻存儲單元陣列，每個(gè)單元連接到行線和位線；開關(guān)電路，用于選擇性地將與存儲單元有關(guān)的行線和列線中的至少一個(gè)連接到預(yù)定電位，以建立電阻分壓器節(jié)點(diǎn)處的電壓，所述電阻分壓器包括被選單元的阻抗；以及采樣保持電路，用于對所述電壓采樣。
2.如權(quán)利要求1所述的設(shè)備，其中當(dāng)位線在第二時(shí)段承載與所述被選存儲單元有關(guān)的電壓信號時(shí)，所述開關(guān)電路在第一時(shí)段斷開和閉合，所述第二時(shí)段比所述第一時(shí)段長。
3.如權(quán)利要求2所述的設(shè)備，其中所述開關(guān)電路包括晶體管。
4.如權(quán)利要求2所述的設(shè)備，其中所述開關(guān)電路包括可編程開關(guān)。
5.如權(quán)利要求3所述的設(shè)備，其中所述采樣保持電路在所述第一時(shí)段終止時(shí)對所述電壓采樣。
6.如權(quán)利要求1所述的設(shè)備，其中所述電阻存儲單元是磁性存儲單元。
7.如權(quán)利要求1所述的設(shè)備，其中所述采樣保持電路還包括用于保持所述電壓的電容元件。
8.如權(quán)利要求7所述的設(shè)備，其中所述電容元件還接到。
9.如權(quán)利要求7所述的設(shè)備，其中所述電容元件包括分立電容器。
10.如權(quán)利要求7所述的設(shè)備，其中所述電容元件包括所述位線的寄生電容。
11.如權(quán)利要求8所述的設(shè)備，其中所述采樣保持電路還包括連接到所述電容元件的讀出電路。
12.如權(quán)利要求11所述的設(shè)備，其中所述電容元件是所述讀出電路的寄生電容。
13.如權(quán)利要求10所述的設(shè)備，其中所述讀出電路是讀出放大器，所述讀出放大器具有第一和第二輸入端，所述電容元件連接到所述第一輸入端，并且參考信號連接到所述第二輸入端。
14.如權(quán)利要求8所述的設(shè)備，其中所述讀出電路包括用于比較第一輸入端的信號和第二輸入端的信號的比較器。
15.一種用于讀電阻存儲器的方法，包括選擇電阻存儲單元；對所述被選存儲單元產(chǎn)生的電壓信號進(jìn)行采樣，其中所述采樣發(fā)生在比所述電壓信號的持續(xù)期間短的時(shí)間段；以及利用所述采樣電壓來確定所述單元的阻抗代表的邏輯狀態(tài)。
16.如權(quán)利要求15所述的方法，其中采樣動(dòng)作包括從連接到所述被選存儲單元的位線向電容元件傳送電壓信號。
17.如權(quán)利要求15所述的方法，其中確定邏輯狀態(tài)的動(dòng)作包括對采樣的電壓與參考電壓進(jìn)行比較。
18.一種用于在讀出電阻存儲單元時(shí)降低功耗的方法，包括接收在連接到所述存儲單元的位線上傳送的電壓信號，其中所述電壓信號存在于第一時(shí)段；在第二時(shí)段對所述電壓信號采樣，所述第二時(shí)段小于所述第一時(shí)段；以及讀出所述采樣電壓，以確定所述存儲單元的阻抗。
19.如權(quán)利要求18所述的方法，其中在所述第二時(shí)段的采樣動(dòng)作包括閉合和斷開從所述位線到讀出電路的連接。
20.如權(quán)利要求19所述的方法，其中所述采樣動(dòng)作還包括將所述電壓信號存儲在電容元件上。
21.一種存儲單元讀出設(shè)備，包括開關(guān)部件，連接到位線，所述位線連接到被選電阻存儲單元；電容部件，連接在所述開關(guān)部件和所述讀出部件之間，其中當(dāng)所述位線在第二時(shí)段承載與所述存儲單元有關(guān)的電壓信號時(shí)，所述開關(guān)部件在第一時(shí)段閉合和斷開，所述第二時(shí)段比所述第一時(shí)段長，并且其中所述電壓信號存儲在所述電容部件中；以及讀出部件，連接到所述電容器，用于讀出所述電容器存儲的電壓并確定所述存儲單元的邏輯狀態(tài)。
22.如權(quán)利要求21所述的設(shè)備，其中所述電容部件是寄生電容。
23.如權(quán)利要求21所述的設(shè)備，其中所述讀出部件是讀出放大器。
24.如權(quán)利要求23所述的設(shè)備，其中所述電容部件將存儲的與所述存儲裝置有關(guān)的電壓信號放電到所述讀出放大器的第一輸入。
25.如權(quán)利要求24所述的設(shè)備，其中所述讀出放大器的第二輸入端接收參考電壓輸入。
26.一種用于降低讀出裝置中功率的設(shè)備，連接到存儲裝置，所述設(shè)備包括第一開關(guān)，連接在第一電壓節(jié)點(diǎn)和讀出電路的第一輸入端之間；第二開關(guān)，連接在第二電壓節(jié)點(diǎn)和所述讀出電路的第二輸入端之間；第一電容元件，連接到所述第一開關(guān)；以及第二電容元件，連接到所述第二開關(guān)，其中所述第一和第二開關(guān)在讀出操作期間閉合和斷開，以分別在所述第一和第二電容元件中存儲采樣電壓和參考電壓，并且其中所述讀出電路在所述讀出操作期間讀出所述采樣電壓。
27.如權(quán)利要求26所述的設(shè)備，其中所述電容元件是寄生電容。
28.如權(quán)利要求26所述的設(shè)備，其中所述電容元件是分立電容器。
29.如權(quán)利要求26所述的設(shè)備，其中所述讀出電路是差動(dòng)放大器。
30.一種設(shè)備，包括布置在陣列中的多個(gè)行線和位線，所述行線和位線通過在每個(gè)行線和位線的交叉點(diǎn)處的電阻存儲單元互連；多個(gè)開關(guān)，所述多個(gè)開關(guān)中的每個(gè)開關(guān)的一端連接到各自的位線，并且第二端連接到讀出裝置；多個(gè)存儲裝置，所述多個(gè)存儲裝置中的每個(gè)都連接到位于各個(gè)開關(guān)第二端的各自的節(jié)點(diǎn)；以及電壓源，其中所述電壓源沿至少一個(gè)位線并在至少一個(gè)字線上施加電壓，其中連接到所述至少一個(gè)位線的所述開關(guān)閉合和斷開，以采樣和存儲各自存儲裝置上的電壓，其中所述采樣電壓由所述讀出裝置讀出。
31.如權(quán)利要求30所述的設(shè)備，其中所述存儲裝置是分立電容器。
32.如權(quán)利要求30所述的設(shè)備，其中所述存儲裝置是所述讀出裝置的寄生電容。
33.如權(quán)利要求30所述的設(shè)備，其中所述存儲裝置是所述位線的寄生電容。
34.如權(quán)利要求30所述的設(shè)備，其中所述讀出裝置是具有第一和第二輸入端的讀出放大器，所述第一輸入端連接到所述開關(guān)的第二端，并且所述第二端連接到參考電壓源。
35.一種方法，包括將已知電壓施加到多個(gè)位線中的至少一個(gè)；將已知電壓施加到多個(gè)行線中的至少一個(gè)，所述行線和位線由在各行線和位線的交叉點(diǎn)處的電阻存儲單元互連；對所述位線上的電壓采樣；以及讀出采樣電壓。
36.一種處理系統(tǒng)，包括處理裝置；讀出設(shè)備，用于連接到所述處理裝置的電阻存儲單元，所述讀出設(shè)備包括電阻存儲單元陣列，每個(gè)單元連接到行線和位線；開關(guān)電路，用于選擇性地將與存儲單元有關(guān)的行線和列線中的至少一個(gè)連接到預(yù)定電位，以建立電阻分壓器節(jié)點(diǎn)處的電壓，所述電阻分壓器包括被選單元的阻抗；以及采樣保持電路，用于對所述電壓采樣。
37.如權(quán)利要求36所述的處理系統(tǒng)，其中當(dāng)位線在第二時(shí)段承載與所述被選存儲單元有關(guān)的電壓信號時(shí)，所述開關(guān)電路在第一時(shí)段斷開和閉合，所述第二時(shí)段比所述第一時(shí)段長。
38.如權(quán)利要求37所述的處理系統(tǒng)，其中所述開關(guān)電路包括晶體管。
39.如權(quán)利要求37所述的處理系統(tǒng)，其中所述開關(guān)電路包括可編程開關(guān)。
40.如權(quán)利要求38所述的處理系統(tǒng)，其中所述采樣保持電路在所述第一時(shí)段終止時(shí)對所述電壓采樣。
41.如權(quán)利要求36所述的處理系統(tǒng)，其中所述電阻存儲單元是磁性存儲單元。
42.如權(quán)利要求36所述的處理系統(tǒng)，其中所述采樣保持電路還包括用于保持所述電壓的電容元件。
43.如權(quán)利要求42所述的處理系統(tǒng)，其中所述電容元件還接地。
44.如權(quán)利要求42所述的處理系統(tǒng)，其中所述電容元件包括分立電容器。
45.如權(quán)利要求42所述的處理系統(tǒng)，其中所述電容元件包括所述位線的寄生電容。
46.如權(quán)利要求43所述的處理系統(tǒng)，其中所述采樣保持電路還包括連接到所述電容元件的讀出電路。
47.如權(quán)利要求46所述的處理系統(tǒng)，其中所述電容元件是所述讀出電路的寄生電容。
48.如權(quán)利要求46所述的處理系統(tǒng)，其中所述讀出電路是具有第一和第二輸入端的讀出放大器，所述電容元件連接到所述第一輸入端，并且參考信號連接到所述第二輸入端。
49.如權(quán)利要求46所述的處理系統(tǒng)，其中所述讀出電路包括比較器，所述比較器用于比較第一輸入端的信號和第二輸入端的信號。
全文摘要
公開了一種用于在讀出電阻存儲器時(shí)降低功耗的設(shè)備和方法。開關(guān)(405)的一端在一個(gè)節(jié)點(diǎn)處連接到電容元件(415)的終端，該開關(guān)的另一端連接到電阻存儲器陣列(450)的位線。讀出裝置(425)也連接到該節(jié)點(diǎn)，其中開關(guān)閉合和斷開以采樣在位線上傳送的電壓信號，并將其存儲在電容元件中。采樣信號然后被傳送到讀出設(shè)備(414)，該讀出設(shè)備對信號執(zhí)行讀出操作。
文檔編號G11C11/02GK1795508SQ200480014327
公開日2006年6月28日 申請日期2004年3月18日 優(yōu)先權(quán)日2003年3月28日
發(fā)明者J·R·貝克 申請人:微米技術(shù)有限公司