專利名稱：芯片輸入端上拉電阻的靜態(tài)功耗消除電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及集成電路領(lǐng)域，特別涉及一種消除芯片的輸入端帶有上拉電阻靜態(tài)功耗的電路。
背景技術(shù)：
在一些集成電路中，需要將某些輸入端加上上拉電阻，以便確定這些輸入端在工作時(shí)的初始狀態(tài)，或減少外部的干擾。在實(shí)際應(yīng)用時(shí)，普通的上拉電阻結(jié)構(gòu)會(huì)消耗一定的靜態(tài)功耗。首先，當(dāng)外部驅(qū)動(dòng)電路給輸入管腳加低電平時(shí)會(huì)形成片內(nèi)電源、上拉電阻到地的直流通路，因而在上拉電阻上消耗一定的靜態(tài)功耗；其次，即使外部驅(qū)動(dòng)電路給輸入管腳加高電平，而當(dāng)其電壓值與片內(nèi)的電源電壓不一致時(shí)，也會(huì)在上拉電阻上存在靜態(tài)電流。通常上拉電阻的阻值在IK至幾十K歐姆之間。假設(shè)電源電壓為5V，那么每個(gè)管腳上的上拉電阻的電流最高可近達(dá)5mA。如果一個(gè)芯片有多個(gè)帶上拉電阻的輸入端，且都由外部低電平驅(qū)動(dòng)時(shí)，消耗的功耗將非常大，這在一些要求低功耗應(yīng)用的系統(tǒng)，尤其在電池供電的情況下是難以接受的。
發(fā)明內(nèi)容針對(duì)上述現(xiàn)有技術(shù)的不足，本實(shí)用新型要解決的技術(shù)問題是可消除上拉電阻靜態(tài)功耗的電路。為解決上述技術(shù)問題，本實(shí)用新型采用如下技術(shù)方案一種芯片輸入端上拉電阻的靜態(tài)功耗消除電路，其包括一作為上拉電阻的NMOS 管，所述NMOS管串聯(lián)在芯片內(nèi)電源及芯片輸入端口之間，所述NMOS管的柵極與一控制電路的輸出端連接，所述芯片輸入端口與控制電路的一個(gè)或多個(gè)輸入端連接，所述控制電路還設(shè)有一與芯片內(nèi)上電復(fù)位信號(hào)連接的輸入端，當(dāng)所述上電復(fù)位信號(hào)為低電平時(shí)，所述控制電路控制所述NMOS管導(dǎo)通，當(dāng)所述芯片輸入端口為低電平時(shí)，所述控制電路控制所述NMOS 管截止。優(yōu)選的，所述NMOS管還與一電阻串聯(lián)，所述NMOS管及所述電阻串聯(lián)在芯片內(nèi)電源及芯片輸入端口之間。優(yōu)選的，所述控制電路包括一 RS觸發(fā)器和一反向器，所述RS觸發(fā)器由第一與非門和第二與非門構(gòu)成，所述第一與非門一個(gè)為三端輸入與非門，所述第二與非門為兩端輸入與非門，兩個(gè)與非門的輸出交叉連接至對(duì)方的一個(gè)輸入端，所述第一與非門的另兩個(gè)輸入端一個(gè)與芯片內(nèi)上電復(fù)位信號(hào)連接，另一個(gè)通過所述反向器與所述芯片輸入端口連接，所述第二與非門的另一個(gè)輸入端與所述芯片輸入端口連接。優(yōu)選的，所述NMOS管的溝道長(zhǎng)度大于溝道的寬度。上述技術(shù)方案具有如下有益效果采用該電路無論外部驅(qū)動(dòng)電路施加給芯片輸入端口上的電平狀態(tài)無論如何變化，上拉電阻都不會(huì)流過靜態(tài)電流，因此也不會(huì)發(fā)生靜功耗； 另外，當(dāng)外部電路施加的高電平與片內(nèi)電源電壓存在電壓差時(shí)，該電路利用NMOS管的特性，通過設(shè)定合適關(guān)系的柵源電壓、柵漏電壓，控制適當(dāng)?shù)臇偶?jí)上高電平的電位，使存在電壓差的NMOS管的源漏自動(dòng)隔離，從而消除流過上拉電阻上的直流電流。上述說明僅是本實(shí)用新型技術(shù)方案的概述，為了能夠更清楚了解本實(shí)用新型的技術(shù)手段，并可依照說明書的內(nèi)容予以實(shí)施，以下以本實(shí)用新型的較佳實(shí)施例并配合附圖詳細(xì)說明如后。本實(shí)用新型的具體實(shí)施方式
由以下實(shí)施例及其附圖詳細(xì)給出。

圖1為本實(shí)用新型實(shí)施例的結(jié)構(gòu)示意圖。圖2為本實(shí)用新型實(shí)施例與外部電路連接時(shí)的結(jié)構(gòu)示意圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型的優(yōu)選實(shí)施例進(jìn)行詳細(xì)介紹。如圖1所示，該芯片輸入端上拉電阻的靜態(tài)功耗消除電路包括一 NMOS管和一電阻 R,NM0S管及電阻R串聯(lián)在芯片內(nèi)電源Vral及芯片輸入端口 P之間，NMOS管的柵極與一控制電路的輸出端連接，芯片輸入端口與控制電路的一個(gè)或多個(gè)輸入端連接，從而形成一閉環(huán)電路結(jié)構(gòu)?？刂齐娐钒ㄒ?RS觸發(fā)器和一反向器3，RS觸發(fā)器由第一與非門1和第二與非門2構(gòu)成，第一與非門1為一個(gè)三端輸入與非門，第二與非門2為兩端輸入與非門，兩個(gè)與非門的輸出交叉連接至對(duì)方的一個(gè)輸入端，第一與非門1的另兩個(gè)輸入端中，一個(gè)輸入端g與芯片內(nèi)上電復(fù)位信號(hào)_連接，另一個(gè)輸入端通過反向器3與芯片輸入端口 P連接，第二與非門2的另一個(gè)輸入端R與芯片輸入端口 P連接。在實(shí)際應(yīng)用中，電阻R可以用NMOS管的內(nèi)阻替代，替代后的NMOS管和電阻R的串聯(lián)結(jié)構(gòu)可以由單個(gè)NMOS管替代，此時(shí)NMOS管的溝道長(zhǎng)度大于溝道的寬度。如圖2所示，當(dāng)該電路與外部驅(qū)動(dòng)電路相連時(shí)，存在以下四種情況1)當(dāng)外部電路沒有正常工作其輸出為高阻時(shí)，根據(jù)片內(nèi)電源電壓Vra和外部驅(qū)動(dòng)電路的高電平Vh的高低，先確定控制電路所采用的RS觸發(fā)器的電源電壓Vks，應(yīng)滿足Vks不高于Vh和Veei。實(shí)施例中Veei設(shè)為5V，外部驅(qū)動(dòng)電路的高電平Vh設(shè)為3V時(shí)，Vks可設(shè)定為2V， 即NMOS管的柵極電位Va的高電平約為2V。在芯片上電完成過程中，上電復(fù)位信號(hào)^先低后高?！鲩_始時(shí)的低電平將RS觸發(fā)器置位，即三輸入端與非門1的輸出為高電平(約 2V)，使NMOS管導(dǎo)通，輸入端口 P上升至1. 5V左右(設(shè)NMOS管的閾值電壓Vt約為0. 5V)后不再繼續(xù)上升，通過本實(shí)用新型的閉環(huán)結(jié)構(gòu)，將RS觸發(fā)器的狀態(tài)保持在輸出為高電平的狀態(tài)；M轉(zhuǎn)為高后，@與非門1的端保持低，而不會(huì)影響±述的狀態(tài)。此過程中，沒有形成從電源經(jīng)電阻R到地的直流通路，因此不會(huì)消耗靜態(tài)功耗。2)芯片上電完成后，芯片輸入端口 P被上拉至1.5V左右，通過本實(shí)用新型的閉環(huán)電路結(jié)構(gòu)保持此狀態(tài)直到通過外部將其改變。當(dāng)外部電路給芯片輸入管腳(即芯片輸入端口 P)施加低電平時(shí)，芯片輸入端口 P被拉至低電平，RS觸發(fā)器的R端被接低，使RS觸發(fā)器復(fù)位至低電平，并使NMOS管截止，從而阻斷內(nèi)部電源經(jīng)電阻到地的直流通路。3)芯片上電完成后，當(dāng)外部電路施加給芯片輸入管腳為高電平時(shí)，RS觸發(fā)器狀態(tài)不會(huì)改變。并且當(dāng)此外部高電平高于1. 5V時(shí)，NMOS管截止，自動(dòng)隔斷其源漏，芯片輸入端口 P仍可以被外部充電至3V左右，但也不會(huì)在上拉電阻上產(chǎn)生靜態(tài)電流。4)上電完成后，當(dāng)外部電路給輸入端口先施加低電平，然后施加高電平時(shí)，RS觸發(fā)器會(huì)由清零狀態(tài)轉(zhuǎn)為置“1”，使NMOS由截止轉(zhuǎn)為導(dǎo)通，使管腳電位上升；當(dāng)此外部高電平高于1.5V時(shí)，NMOS管再度截止，自動(dòng)隔斷其源漏，輸入端口 P仍可以被外部充電至3V左右， 但也不會(huì)在上拉電阻上產(chǎn)生靜態(tài)電流。從上面的描述中可以看出，本實(shí)用新型的技術(shù)方案很好地消除了上拉電阻上的靜態(tài)功耗，非常適合低功耗特別是電池供電等應(yīng)用場(chǎng)合。該技術(shù)方案尤其適合在那些帶有 Enable管腳的電路中使用。在本實(shí)用新型的技術(shù)方案內(nèi)，電阻R即可作為上拉電阻，也可作為下拉電阻，因此本實(shí)用新型技術(shù)方案也可用于對(duì)下拉電阻的靜態(tài)功耗的消除。如采用這樣稍加變動(dòng)的方式進(jìn)行應(yīng)用，也應(yīng)視作本實(shí)用新型的保護(hù)范圍之內(nèi)。以上對(duì)本實(shí)用新型實(shí)施例所提供的一種芯片輸入端上拉電阻的靜態(tài)功耗消除電路進(jìn)行了詳細(xì)介紹，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本實(shí)用新型實(shí)施例的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對(duì)本實(shí)用新型的限制，凡依本實(shí)用新型設(shè)計(jì)思想所做的任何改變都在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種芯片輸入端上拉電阻的靜態(tài)功耗消除電路，其特征在于其包括一作為上拉電阻的NMOS管，所述NMOS管串聯(lián)在芯片內(nèi)電源及芯片輸入端口之間，所述NMOS管的柵極與一控制電路的輸出端連接，所述芯片輸入端口與控制電路的一個(gè)或多個(gè)輸入端連接，所述控制電路還設(shè)有一與芯片內(nèi)上電復(fù)位信號(hào)連接的輸入端，當(dāng)所述上電復(fù)位信號(hào)為低電平時(shí)，所述控制電路控制所述NMOS管導(dǎo)通，當(dāng)所述芯片輸入端口為低電平時(shí)，所述控制電路控制所述NMOS管截止。
2.根據(jù)權(quán)利要求1所述的芯片輸入端上拉電阻的靜態(tài)功耗消除電路，其特征在于所述NMOS管還與一電阻串聯(lián)，所述NMOS管及所述電阻串聯(lián)在芯片內(nèi)電源及芯片輸入端口之間。
3.根據(jù)權(quán)利要求1所述的芯片輸入端上拉電阻的靜態(tài)功耗消除電路，其特征在于所述控制電路包括一 RS觸發(fā)器和一反向器，所述RS觸發(fā)器由第一與非門和第二與非門構(gòu)成， 所述第一與非門一個(gè)為三端輸入與非門，所述第二與非門為兩端輸入與非門，兩個(gè)與非門的輸出交叉連接至對(duì)方的一個(gè)輸入端，所述第一與非門的另兩個(gè)輸入端一個(gè)與芯片內(nèi)上電復(fù)位信號(hào)連接，另一個(gè)通過所述反向器與所述芯片輸入端口連接，所述第二與非門的另一個(gè)輸入端與所述芯片輸入端口連接。
4.根據(jù)權(quán)利要求1所述的芯片輸入端上拉電阻的靜態(tài)功耗消除電路，其特征在于所述NMOS管的溝道長(zhǎng)度大于溝道的寬度。
專利摘要本實(shí)用新型公開了一種芯片輸入端上拉電阻的靜態(tài)功耗消除電路，其包括一作為上拉電阻的NMOS管，所述NMOS管串聯(lián)在芯片內(nèi)電源及芯片輸入端口之間，所述NMOS管的柵極與一控制電路的輸出端連接，所述芯片輸入端口與控制電路的一個(gè)或多個(gè)輸入端連接，所述控制電路還設(shè)有一與芯片內(nèi)上電復(fù)位信號(hào)連接的輸入端，當(dāng)所述上電復(fù)位信號(hào)為低電平時(shí)，所述控制電路控制所述NMOS管導(dǎo)通，當(dāng)所述芯片輸入端口為低電平時(shí)，所述控制電路控制所述NMOS管截止。采用該電路無論外部驅(qū)動(dòng)電路施加給芯片輸入端口上的電平狀態(tài)如何變化上拉電阻都不會(huì)流過靜態(tài)電流，因此也不會(huì)發(fā)生靜功耗。
文檔編號(hào)H03K17/78GK202034959SQ20112002194
公開日2011年11月9日 申請(qǐng)日期2011年1月24日 優(yōu)先權(quán)日2011年1月24日
發(fā)明者韓興成, 韓雨亭 申請(qǐng)人:蘇州聚元微電子有限公司